CN103401218B - 一种基于cpld的移相全桥过流自保护电路及其控制方法 - Google Patents

Abstract

本发明公开了一种基于CPLD的移相全桥过流自保护电路，包括:DSP控制器、CPLD可编程控制器、电流采样及其比较电路。所述的DSP控制器产生4路带有死区时间且两两互补的PWM信号；所述的CPLD可编程逻辑器的5个I/O口分别与DSP控制器输出的4路PWM信号、电流采样及其比较电路的输出连接，并通过4个I/O口输出4路具有过流保护且带有死区时间且两两互补的PWM信号。本发明的周期自保护电路简单实用，以最少的PWM信号实现过流故障保护，节约设计成本，同时消除由于连续故障保护产生的变压器偏磁现象。

Description

一种基于CPLD的移相全桥过流自保护电路及其控制方法

技术领域

本发明涉及移相全桥开关电源技术领域，具体涉及一种基于CPLD的移相全桥过流自保护电路及其控制方法。

背景技术

移相全桥电路作为一个比较成熟的软开关电路，常用于中大功率电源电路。全桥电路常用IGBT作为开关管，当出现过流故障，IGBT所能承受的瞬间过电流的时间一般不多于10us，若仅通过DSP控制器处理过流故障势必烧毁IGBT。同时驱动IGBT的四路PWM一般由DSP控制器产生，由于DSP控制器输出的4路PWM信号是两两互补的，所以在出现过流故障时，无法使IGBT全部同时关断，无法满足实际工作要求。再则常用过流周期保护在电路工作在连续过流故障时会引起电压偏磁现象，影响器件寿命。

发明内容

针对现有技术存在的不足，本发明公开一种基于CPLD的移相全桥过流自保护电路及其控制方法，当出现过流故障时，能以最少PWM信号实现开关管的全关断并消除在出现连续过流故障时变压器产生的偏磁现象，提高DSP控制器利用率，节约成本，此控制方法可靠、电路简单、易于实现。

本发明为达到上述目的，所采用的技术方案如下:

一种基于CPLD的移相全桥过流自保护电路，包括:DSP控制器、CPLD可编程控制器、电流采样及其比较电路；所述的DSP控制器产生4路带有死区时间且两两互补的PWM信号：第一输入PWM信号、第二输入PWM信号、第三输入PWM信号、第四输入PWM信号；所述的CPLD可编程逻辑器的5个I/O口分别与DSP控制器输出的4路PWM信号、电流采样及其比较电路的输出连接，并通过其4个I/O口输出4路具有过流保护且带有死区时间且两两互补的PWM信号：第一输出PWM信号、第二输出PWM信号、第三输出PWM信号、第四输出PWM信号。

所述的第一输入PWM信号、第二输入PWM信号、第三输入PWM信号（PWM3）、第四输入PWM信号组成4路移相全桥PWM信号，其中第二输入PWM信号由第一输入PWM信号反向得到，第四输入PWM信号由第三输入PWM信号（PWM3）反向得到。

作为优选，所述的DSP处理器选用德州仪器公司2000系列DSP控制器。

作为优选，所述的CPLD可编程控制器选用Altera公司的MAX7000系列CPLD可编程控制器。

所述的电流采样及其比较电路，包括：霍尔电流传感器P、16个电阻R₁-R₁₆、7个电容C₁-C₇、4个二极管D₁-D₄和2个运算放大器U₁和U₂；所述的电流采样及其比较电路采样的电流信号为流过IGBT的电流，当IGBT出现过流时，电流采样及其比较电路1的输出端的输出为低电平；相反当IGBT电流正常时电流采样及其比较电路1的输出端的输出为高电平。

所述的一种基于CPLD的移相全桥过流自保护电路的控制方法是：当电路出现过流故障时，电流采样及其比较电路1的输出端的输出为低电平，CPLD可编程逻辑器检测到此低电平时立即输出4路均为低电平的PWM信号：第一输出PWM信号、第二输出PWM信号、第三输出PWM信号、第四输出PWM信号，从而关断全桥电路4个IGBT，并锁存故障发生时第一输入PWM信号的状态。

当IGBT的电流恢复正常时，如果发生过流故障时CPLD可编程逻辑器锁存的第一输入PWM信号为低电平，则在第一输入PWM信号为高电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号、第二输出PWM信号、第三输出PWM信号、第四输出PWM信号，此时第一输出PWM信号与第一输入PWM信号一样、第二输出PWM信号与第二输入PWM信号一样、第三输出PWM信号与第三输入PWM信号一样、第四输出PWM信号与第四输入PWM信号一样；而如果发生故障时CPLD可编程逻辑器锁存的第一输入PWM信号为高电平，则在第一输入PWM信号为低电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号、第二输出PWM信号、第三输出PWM信号、第四输出PWM信号，此时第一输出PWM信号与第一输入PWM信号一样、第二输出PWM信号与第二输入PWM信号一样、第三输出PWM信号与第三输入PWM信号一样、第四输出PWM信号与第四输入PWM信号一样，避免过流故障连续发生在上半周期时，IGBT总是在上半周期关闭，从而消除变压器因只出现半波电流而产生的不对称电流，消除变压器偏磁现象。

与现有技术方案相比较，本发明具有以下优点和技术效果：

1、电路简单易实现，同时在电路出现过流故障时，四个IGBT可以同时关断；

2、通过移相全桥过流自保护控制方法，使电路工作在自保护状态，消除了当IGBT出现连续过流故障时所引起的变压器偏磁现象；

3、以最少的PWM信号实现全桥电路过流自保护，有利于多机并联控制，节约成本。

附图说明

图1为实施方式的一种基于CPLD的移相全桥过流自保护电路电路图；

图2为实施方式的电流采样及其比较电路图。

图3为实施方式的一种基于CPLD的移相全桥过流自保护控制的逻辑电路图；

图4为实施方式的有源晶振电路图；

图5为实施方式的一种基于CPLD的移相全桥过流自保护控制的时序逻辑图。

具体实施方式

以下结合附图对本发明的实施作进一步的详细叙述。

如图1所示，一种基于CPLD的移相全桥过流自保护电路，图中包括:DSP控制器、CPLD可编程控制器、电流采样及其比较电路1；所述的DSP控制器产生4路带有死区时间且两两互补的PWM信号：第一输入PWM信号PWM1、第二输入PWM信号PWM2、第三输入PWM信号PWM3、第四输入PWM信号PWM4；所述的CPLD可编程逻辑器的5个I/O口分别与DSP控制器输出的4路PWM信号、电流采样及其比较电路的输出连接，并通过其4个I/O口输出4路具有过流保护且带有死区时间且两两互补的PWM信号：第一输出PWM信号PWMA、第二输出PWM信号PWMB、第三输出PWM信号PWMC、第四输出PWM信号PWMD。

所述的第一输入PWM信号PWM1、第二输入PWM信号PWM2、第三输入PWM信号PWM3、第四输入PWM信号PWM4组成4路移相全桥PWM信号，其中第二输入PWM信号PWM2由第一输入PWM信号PWM1反向得到，第四输入PWM信号PWM4由第三输入PWM信号PWM3反向得到。

作为优选，所述的DSP处理器选用德州仪器公司2000系列DSP控制器。

作为优选，所述的CPLD可编程控制器选用Altera公司的MAX7000系列CPLD可编程控制器。

如图2所示，所述的电流采样及其比较电路1，图中包括：霍尔电流传感器P、16个电阻R₁-R₁₆、7个电容C₁-C₇、4个二极管D₁-D₄和2个运算放大器U₁和U₂；

所述的霍尔电流传感器P采用CSM300LT系列霍尔电流传感器，当流过IGBT的电流为正时，霍尔电流传感器CSM300LT输出正电流，第一电阻R₁上电压u₁为正电压信号u₁₊，第二二极管D₂导通，第一运算放大器u₁构成反相比例运算电路，其输出为

$u_2=-\frac{R_4}{R_2}{u}_{1+---\left(1\right)}$

当流过IGBT的电流为负时，霍尔电流传感器输出负电流，第一电阻R₁上电压u₁为负电压信号u_1-，第一二极管D₁导通，第一运算放大器u₁构成电压跟随器，此时第一运算放大器u₁输出因第二二极管D₂截止而不能输入后级电路。

由第二放大器u₂构成的反相求和运算电路将u1与u2求和，其输出电压为

$u_0=-R_8(\frac{u_1}{R_5}+\frac{u_2}{R_6})---\left(2\right)$

u₁＝u₁₊+u_1-（3）

将式（1）和（3）代入式（2）有

$u_0=-\frac{R_8}{R_5}{u}_{1-}+(\frac{R_4{R}_8}{R_2{R}_6}-\frac{R_8}{R_5})u_{1+---\left(4\right)}$

正12V电压经过第十二电阻R₁₂、第十三电阻R₁₃分压得到u_o*并与u_o与u_o*比较，其中

$u_{0*}=\frac{12*R_{12}}{R_{12}+R_{13}}---\left(5\right)$

当IGBT出现过流时u_o大于u_o*，此时第一比较器U₃输出低电平，即电流采样及其比较电路1的输出端的输出VI为低电平；相反当IGBT电流正常时u_o小于u_{o *}，第一比较器U₃输出高电平，即电流采样及其比较电路1的输出端的输出VI为高电平。

用于上述的一种基于CPLD的移相全桥过流自保护电路的控制方法是：当电路出现过流故障时，电流采样及其比较电路1的输出端的输出VI为低电平，CPLD可编程逻辑器检测到此低电平时立即输出4路均为低电平的PWM信号：第一输出PWM信号PWMA、第二输出PWM信号PWMB、第三输出PWM信号PWMC、第四输出PWM信号PWMD，从而关断全桥电路4个IGBT，并锁存故障发生时第一输入PWM信号PWM1的状态。

当IGBT的电流恢复正常时，如果发生过流故障时CPLD可编程逻辑器锁存的第一输入PWM信号PWM1为低电平，则在第一输入PWM信号PWM1为高电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号PWMA、第二输出PWM信号PWMB、第三输出PWM信号PWMC、第四输出PWM信号PWMD，此时第一输出PWM信号PWMA与第一输入PWM信号PWM1一样、第二输出PWM信号PWMB与第二输入PWM信号PWM2一样、第三输出PWM信号PWMC与第三输入PWM信号PWM3一样、第四输出PWM信号PWMD与第四输入PWM信号PWM4一样；而如果发生故障时CPLD可编程逻辑器锁存的第一输入PWM信号PWM1为高电平，则在第一输入PWM信号PWM1为低电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号PWMA、第二输出PWM信号PWMB、第三输出PWM信号PWMC、第四输出PWM信号PWMD，此时第一输出PWM信号PWMA与第一输入PWM信号PWM1一样、第二输出PWM信号PWMB与第二输入PWM信号PWM2一样、第三输出PWM信号PWMC与第三输入PWM信号PWM3一样、第四输出PWM信号PWMD与第四输入PWM信号PWM4一样，避免过流故障连续发生在上半周期时，IGBT总是在上半周期关闭，从而消除变压器因只出现半波电流而产生的不对称电流，消除变压器偏磁现象。

图3为一种基于CPLD的移相全桥过流自保护控制的逻辑电路图，图中包括:DSP控制器4个PWM输出端、电流采样及其比较电路1、有源晶振电路2、第一下降沿触发D触发器D1、第二下降沿触发D触发器D2、第一双输入或门OR1、第二双输入或门OR2、第一非门NOT1、第一双输入与门AND1、第二双输入与门AND2、第三双输入与门AND3、第四三输入与门AND4、第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8；所述的DSP控制器4个PWM输出端为：第一输入PWM信号输出端3、第二输入PWM信号输出端4、第三输入PWM信号输出端5、第四输入PWM信号输出端6；所述第一下降沿触发D触发器D1的D输入端与第一输入PWM信号输出端3连接，CLK输入端与第二双输入或门OR2的输出端连接；所述第一非门NOT1的输出端与第一输入PWM信号输出端3连接；所述第一双输入与门AND1的第一输入端与第一非门NOT1的输出端连接，第二输入端与第一下降沿触发D触发器D1的输出Q连接；所述第二双输入与门AND2的第一输入端与第一下降沿触发D触发器D1的输出Q非连接，第二输入端与第一输入PWM信号输出端3连接；所述第一双输入或门OR1的第一输入端与第一双输入与门AND1的输出端连接，第二输入端与第二双输入与门AND2的输出端连接；所述第二下降沿触发D触发器D2的D输入端与第二双输入或门OR2的输出端连接，CLK输入端与有源晶振电路2的输出端CLKIN连接；所述第三双输入与门AND3的第一输入端与电流采样及其比较电路1的输出端的输出VI连接，第二输入端与第二下降沿触发D触发器D2的输出端Q连接；所述第四三输入与门AND4的第一输入端与第二下降沿触发D触发器D2的输出端Q非连接，第二输入端与电流采样及其比较电路1的输出端的输出VI连接，第三输入端与第一双输入或门OR1的输出连接；所述的第二双输入或门OR2的第一输入端与第三双输入与门AND3的输出连接，第二输入端与第四三输入与门AND4的输出连接；所述的第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的第一输入端分别与第一输入PWM信号输出端3、第二输入PWM信号输出端4、第三输入PWM信号输出端5、第四输入PWM信号输出端6相连；所述第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的第二输入端均连在一起，并与第二双输入或门OR2输出端相连；所述第五双输入与门AND5、第六双输入与门AND6、第七双输入与门AND7、第八双输入与门AND8的输出用于控制电路两桥臂上4个开关管的开关。

如图4所示，所述的有源晶振电路2，包括：有源晶振OSC、第十七电阻R₁₇、2个电容（C₈和C₉）、第一电感L₁；所述的第一电感L₁的一端接正3.3V电源，另一端与第八电容C₈和第九电容C₉的一端连接，再与有源晶振OSC的VDD端连接；所述的第八电容C₈和第九电容C₉的另一端都接地；所述的第十七电阻R₁₇的一端与有源晶振OSC的OUT端连接，另一端为有源晶振电路2的输出端CLKIN；所述的有源晶振OSC的GND端接地，OE端悬空。

所述的一种基于CPLD实现移相全桥过流自保护控制的逻辑电路的控制方法为：

当IGBT出现过流时，包括如下步骤:

（S1）电流采样及其比较电路（1）的输出端的输出（VI）为低电平，使第三双输入与门（AND3）、第四三输入与门（AND4）输出低电平；

（S2）由于第三双输入与门（AND3）、第四三输入与门（AND4）的输出均为低电平，所以第二双输入或门（OR2）的输出（Y）为低电平；

（S3）第二双输入或门（OR2）的输出（Y）为低电平，使得第二下降沿触发D触发器（D2）输出端Q和Q非分别输出低电平和高电平，即第二下降沿触发D触发器（D2）输出端Q的输出（Y*）为低电平；同时使第五双输入与门（AND5）、第六双输入与门（AND6）、第七双输入与门（AND7）、第八双输入与门（AND8）输出低电平，关断电路中4个IGBT；

（S4）此时第二双输入或门（OR2）的输出（Y）由高电平下降为低电平，进而触发第一下降沿触发D触发器（D1），第一下降沿触发D触发器（D1）保存第一输入PWM信号（PWM1）的状态，即第一下降沿触发D触发器（D1）的输出端Q的输出（PWM1*）等于过流发生时第一输入PWM信号（PWM1）的值；

当流过IGBT的电流恢复正常时，包括如下步骤：

①若此时第一下降沿触发D触发器（D1）的输出端Q和Q非的输出分别为低电平和高电平，即表示发生过流时，第一输入PWM信号（PWM1）处于低电平，则当第一输入PWM信号（PWM1）为高电平时，由于第一下降沿触发D触发器（D1）的输出端Q非的输出（PWM1*）和第一输入PWM信号（PWM1）均为高电平，使得第二双输入与门（AND2）输出高电平；

②第二双输入与门（AND2）输出高电平，使得第一双输入或门（OR1）输出高电平；

③由于第一双输入或门、第二下降沿触发D触发器（D2）的输出端Q非和电流采样及其比较电路（1）的输出端的输出（VI）均为高电平，使得第四三输入与门（AND4）输出高电平；

④第四三输入与门（AND4）输出高电平，使第二双输入或门（OR2）的输出恢复为高电平，则四路PWM正常输出；

⑤第一下降沿触发D触发器（D1）的输出端Q和Q非的输出分别为高电平和低电平，即表示发生过流时，第一输入PWM信号（PWM1）处于高电平，则当第一输入PWM信号（PWM1）为低电平时，由于第一输入PWM信号（PWM1）为低电平，使得第一非门（NOT1）输出高电平；

⑥第一非门（NOT1）和第一下降沿触发D触发器（D1）的输出端Q的输出均为高电平，使得第一双输入与门（AND1）输出高电平；

⑦由于第一双输入与门（AND1）输出高电平，使得第一双输入或门（OR1）输出高电平；

⑧由于第一双输入或门（OR1）、第二下降沿触发D触发器（D2）的输出端Q非和电流采样及其比较电路（1）的输出端的输出（VI）均为高电平，则第四三输入与门（AND4）输出高电平；

⑨第四三输入与门（AND4）输出高电平，使第二双输入或门（OR2）的输出恢复为高电平，则四路PWM正常输出。

图5为实施方式的一种基于CPLD的移相全桥过流自保护控制的时序逻辑图，在t1时第一输入PWM信号PWM1和电流采样及其比较电路1的输出端的输出VI均为低电平，则此时第二双输入或门OR2的输出Y变为低电平，到t2时第一输入PWM信号PWM1和电流采样及其比较电路1的输出端的输出VI均变为高电平，则第二双输入或门OR2的输出Y恢复高电平；在t3时第一输入PWM信号PWM1为高电平且电流采样及其比较电路1的输出端的输出VI为低电平，则此时第二双输入或门OR2的输出Y变为低电平，到t4时第一输入PWM信号PWM1变为低电平并且电流采样及其比较电路1的输出端的输出VI为高电平，则第二双输入或门OR2的输出Y恢复高电平，使四路PWM信号正常输出，从而可以消除变压器偏磁现象。

表1为实施方式的一种基于CPLD的移相全桥过流自保护控制的真值表，表中状态Z1表示此时电流采样及其比较电路1的输出端的输出VI为低电平，则无论第一输入PWM信号PWM1为高电平还是低电平第二双输入或门OR2的输出Y都为低电平；状态Z2表示此时电流采样及其比较电路1的输出端的输出VI和第二下降沿触发D触发器D2输出端Q的输出Y*都为高电平，则无论第一输入PWM信号PWM1为高电平还是低电平第二双输入或门OR2的输出Y都为高电平；状态Z3表示此时电流采样及其比较电路1的输出端的输出VI为高电平、第二下降沿触发D触发器D2输出端Q的输出Y*和第一下降沿触发D触发器D1的输出端Q非的输出PWM1*都为低电平，则此时只有当第一输入PWM信号PWM1为高电平时，第二双输入或门OR2的输出Y才为高电平；状态Z4表示此时电流采样及其比较电路1的输出端的输出VI和第一下降沿触发D触发器D1的输出端Q非的输出PWM1*都为高电平、第二下降沿触发D触发器D2输出端Q的输出Y*为低电平，则此时只有当第一输入PWM信号PWM1为低电平时，第二双输入或门OR2的输出Y才为高电平。

表1

本领域技术人员可以在不违背本发明的原理和实质的前提下对本具体实施例做出各种修改或补充或者采用类似的方式替代，但是这些改动均落入本发明的保护范围。因此本发明技术范围不局限于上述实施例。

Claims (5)

1.一种基于CPLD的移相全桥过流自保护电路，其特征在于包括:DSP控制器、CPLD可编程控制器、电流采样及其比较电路（1）；所述的DSP控制器产生4路带有死区时间且两两互补的PWM信号：第一输入PWM信号（PWM1）、第二输入PWM信号（PWM2）、第三输入PWM信号（PWM3）、第四输入PWM信号（PWM4）；所述的CPLD可编程逻辑器的5个I/O口分别与DSP控制器输出的4路PWM信号、电流采样及其比较电路的输出连接，并通过其4个I/O口输出4路具有过流保护且带有死区时间且两两互补的PWM信号：第一输出PWM信号（PWMA）、第二输出PWM信号（PWMB）、第三输出PWM信号（PWMC）、第四输出PWM信号（PWMD）；所述的电流采样及其比较电路（1）包括：霍尔电流传感器P、16个电阻（R₁-R₁₆）、7个电容（C₁-C₇）、4个二极管（D₁-D₄）和2个运算放大器（U₁、U₂）；所述的电流采样及其比较电路（1）采样的电流信号为流过IGBT的电流，当IGBT出现过流时，电流采样及其比较电路（1）的输出端的输出（VI）为低电平；相反当IGBT电流正常时电流采样及其比较电路（1）的输出端的输出（VI）为高电平。

2.根据权利要求1所述的一种基于CPLD的移相全桥过流自保护电路，其特征在于所述的DSP处理器采用德州仪器公司2000系列DSP控制器。

3.根据权利要求1所述的一种基于CPLD的移相全桥过流自保护电路，其特征在于所述的CPLD可编程控制器采用Altera公司的MAX7000系列CPLD可编程控制器。

4.根据权利要求1所述的一种基于CPLD的移相全桥过流自保护电路，其特征在于所述的第一输入PWM信号（PWM1）、第二输入PWM信号（PWM2）、第三输入PWM信号（PWM3）、第四输入PWM信号（PWM4）组成4路移相全桥PWM信号，其中第二输入PWM信号（PWM2）由第一输入PWM信号（PWM1）反向得到，第四输入PWM信号（PWM4）由第三输入PWM信号（PWM3）反向得到。

5.用于权利要求1-4任一项所述的一种基于CPLD的移相全桥过流自保护电路的控制方法是：当电路出现过流故障时，电流采样及其比较电路（1）的输出端的输出（VI）为低电平，CPLD可编程逻辑器检测到此低电平时立即输出4路均为低电平的PWM信号：第一输出PWM信号（PWMA）、第二输出PWM信号（PWMB）、第三输出PWM信号（PWMC）、第四输出PWM信号（PWMD），从而关断全桥电路4个IGBT，并锁存故障发生时第一输入PWM信号（PWM1）的状态；

当IGBT的电流恢复正常时，如果发生过流故障时CPLD可编程逻辑器锁存的第一输入PWM信号（PWM1）为低电平，则在第一输入PWM信号（PWM1）为高电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号（PWMA）、第二输出PWM信号（PWMB）、第三输出PWM信号（PWMC）、第四输出PWM信号（PWMD），此时第一输出PWM信号（PWMA）与第一输入PWM信号（PWM1）一样、第二输出PWM信号（PWMB）与第二输入PWM信号（PWM2）一样、第三输出PWM信号（PWMC）与第三输入PWM信号（PWM3）一样、第四输出PWM信号（PWMD）与第四输入PWM信号（PWM4）一样；而如果发生故障时CPLD可编程逻辑器锁存的第一输入PWM信号（PWM1）为高电平，则在第一输入PWM信号（PWM1）为低电平时CPLD可编程逻辑器输出4路正常PWM信号：第一输出PWM信号（PWMA）、第二输出PWM信号（PWMB）、第三输出PWM信号（PWMC）、第四输出PWM信号（PWMD），此时第一输出PWM信号（PWMA）与第一输入PWM信号（PWM1）一样、第二输出PWM信号（PWMB）与第二输入PWM信号（PWM2）一样、第三输出PWM信号（PWMC）与第三输入PWM信号（PWM3）一样、第四输出PWM信号（PWMD）与第四输入PWM信号（PWM4）一样，避免过流故障连续发生在上半周期时，IGBT总是在上半周期关闭，从而消除变压器因只出现半波电流而产生的不对称电流，消除变压器偏磁现象。