CN103391407B

CN103391407B - 一种cmos图像传感器的像素结构及该图像传感器

Info

Publication number: CN103391407B
Application number: CN201310329255.8A
Authority: CN
Inventors: 郭同辉; 陈杰; 刘志碧; 唐冕; 旷章曲
Original assignee: Beijing Superpix Micro Technology Co Ltd
Current assignee: Beijing Superpix Micro Technology Co Ltd
Priority date: 2013-07-31
Filing date: 2013-07-31
Publication date: 2016-08-17
Anticipated expiration: 2033-07-31
Also published as: CN103391407A

Abstract

本发明公开了一种CMOS图像传感器的像素结构及该图像传感器，其中，该像素结构包括：四个像素，排列为三行两列阵列结构，第一列上端的像素与第二列下端的像素位于同一行中；该阵列结构中每一像素均设有一光电二极管与电荷传输晶体管，每一列的像素共享行选择晶体管、源跟随晶体管、复位晶体管及漂浮有源区；每一列共享的漂浮有源区分别与该列两个像素的电荷传输晶体管，以及该列的源跟随晶体管和复位晶体管相连；该列的行选择晶体管与该列的源跟随晶体管相连；该列的复位晶体管与该列的行选择晶体管通过该列像素的信号输出线相连。通过采用本发明公开的像素结构与图像传感器，可有效提高像素的金属窗口开口率及小面积像素图像传感器的图像品质。

Description

一种CMOS图像传感器的像素结构及该图像传感器

技术领域

本发明涉及半导体制作领域，尤其涉及一种CMOS图像传感器的像素结构及该图像传感器。

背景技术

图像传感器已经广泛应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。特别是CMOS（互补型金属氧化物半导体）图像传感器的快速发展，使人们对低功耗小尺寸高分辨率图像传感器有了更高的要求。

现有技术中的CMOS图像传感器像素结构由于依赖于像素本身的结构特征，其二维像素阵列一般需要行译码器控制金属线分别连接至电荷传输晶体管、行选择晶体管和复位晶体管的栅极，需要电源金属线和列像素信号输出金属线，以便控制像素阵列器件来实现采集光电信号的功能。但是，由于小尺寸像素图像传感器的感光面积小，灵敏度低，使得传递暗光下的信息不够清晰，尤其是像素阵列中使用了多条金属互连线，导致金属窗口开口率低，阻挡了部分光线入射到光电二极管中。

发明内容

本发明的目的是提供一种CMOS图像传感器的像素结构及该图像传感器，有效的提高了像素的金属窗口开口率，以及小面积像素图像传感器的图像品质。

本发明的目的是通过以下技术方案实现的：

一种CMOS图像传感器的像素结构，该像素结构包括：

四个像素，排列为三行两列阵列结构，第一列上端的像素与第二列下端的像素位于同一行中；该阵列结构中的每一像素均设有一光电二极管以及与该光电二极管连接的电荷传输晶体管，每一列的两个像素共享行选择晶体管、源跟随晶体管、复位晶体管及漂浮有源区；

其中，每一列共享的漂浮有源区分别与该列两个像素的电荷传输晶体管，以及该列的源跟随晶体管和复位晶体管相连；该列的行选择晶体管与该列的源跟随晶体管相连；该列的复位晶体管与该列的行选择晶体管通过该列像素的信号输出线相连。

一种CMOS图像传感器，该图像传感器包括：若干个前述的像素结构、列控制器、行译码器、信号读取器以及信号处理模块；

其中，若干个前述的像素结构排列为m×n像素阵列结构；所述行译码器设于该阵列结构的侧面，所述列控制器与信号读取器分别设于该阵列结构的上下两端；所述信号处理模块与所述信号读取器相连。

由上述本发明提供的技术方案可以看出，通过采用了交错式结构，在像素阵列中省去连接复位晶体管的时序控制金属线，以及将控制复位晶体管的列控制器控制线与列像素信号输出线共享一条列金属线，因此有效提高了像素的金属窗口开口率，并且降低了漂浮有源区的寄生电容；另一方面，基于上述结构能够提高小面积像素图像传感器的用光效率和光电转换增益，从而提高灵敏度，因此可以有效提高小面积像素图像传感器的图像品质。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例一提供的一种CMOS图像传感器的像素结构的示意图；

图2为本发明实施例二提供的一种CMOS图像传感器的示意图；

图3为本发明实施例二提供的CMOS图像传感器像素阵列的行译码器时序和列控制器时序示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

实施例一

本发明实施例一提供的一种CMOS图像传感器像素结构，该图像传感器的像素结构包括：

进一步的，所述信号输出线的制作工艺中使用金属1层。

进一步的，该像素结构还可以包括：

网格状电源线，该电源线分别与第一列、第二列中共享的复位晶体管相连，以及第一列、第二列中共享的源跟随晶体管相连。

进一步的，所述电源线的制作工艺中使用金属2层。

进一步的，该像素结构还可以包括：五根纵向排布的时序输出控制线；其中，控制线T1与第一列下端像素内部的电荷传输晶体管相连；控制线T2分别与第一列上端像素及第二列下端像素内部的电荷传输晶体管相连；控制线T3与第二列上端像素内部的电荷传输晶体管相连；控制线S1与第一列共享的行选择晶体管相连；控制线S2与第二列共享的行选择晶体管相连。

进一步的，所述时序输出控制线的制作工艺中使用金属0层。

为了便于理解上述像素结构，下面结合附图1做进一步说明，如图1所示，该像素结构包括：

像素11、像素21、像素22与像素32，其排列为三行两列阵列结构，第一列上端的像素21与第二列下端的像素22位于同一行中；像素11-像素32中分别设有一光电二极管（PD11-PD32），以及与该光电二极管连接的电荷传输晶体管（TX11-TX32）；第一列的两个像素（像素11与像素21）共享行选择晶体管SX1、源跟随晶体管SF1、复位晶体管RX1及漂浮有源区FD1；第二列的两个像素（像素22与像素32）共享行选择晶体管SX2、源跟随晶体管SF2、复位晶体管RX2及漂浮有源区FD2。

其中，漂浮有源区FD1分别与像素11与像素21的电荷传输晶体管TX11与TX21，以及源跟随晶体管SF1和复位晶体管RX1相连；行选择晶体管SX1与源跟随晶体管SF1相连；复位晶体管RX1与行选择晶体管SX1通过该列像素的信号输出线SC1相连。

同理，漂浮有源区FD2分别与像素22与像素32的电荷传输晶体管TX22与TX32，以及源跟随晶体管SF2和复位晶体管RX2相连；行选择晶体管SX2与源跟随晶体管SF2相连；复位晶体管RX2与行选择晶体管SX2通过该列像素的信号输出线SC2相连。

进一步的，该像素结构中还包括网格状电源线Vdd，该电源线分别与第一列、第二列中共享的复位晶体管（RX1与RX2）的漏极相连，以及第一列、第二列中共享的源跟随晶体管（SF1与SF2）的漏极相连。

进一步的，该像素结构还包括纵向排布的五根行译码器的时序输出控制线（T1、T2、T3、S1与S2），其中，控制线T1与像素11内部的电荷传输晶体管TX11的栅极相连；控制线T2分别与像素21与像素22内部的电荷传输晶体管（TX21与TX22）的栅极相连；控制线T3与像素32内部的电荷传输晶体管TX32的栅极相连；控制线S1与第一列共享的行选择晶体管SX1的栅极相连；控制线S2与第二列共享的行选择晶体管SX2的栅极相连。

基于上述连接关系，可知本发明实施例中第一列与第二列像素内部器件的布线方式与连接关系完全一致。

本发明实施例通过采用交错式结构，在像素阵列中省去连接复位晶体管的时序控制金属线，以及将控制复位晶体管的列控制器控制线与列像素信号输出线共享一条列金属线，因此有效提高了像素的金属窗口开口率，降低了漂浮有源区的寄生电容；并且网格状电源金属互连线解决了电源电压衰减问题；另一方面，基于上述结构能够提高小面积像素图像传感器的用光效率和光电转换增益，从而提高灵敏度，因此可以有效提高小面积像素图像传感器的图像品质。

实施例二

本发明实施例二提供的一种CMOS图像传感器，该图像传感器包括：若干个实施例一中所述的像素结构、列控制器、行译码器、信号读取器以及信号处理模块；

其中，所述若干个实施例一中所述的像素结构排列为m×n像素阵列结构；所述行译码器设于该阵列结构的侧面，所述列控制器与信号读取器分别设于该阵列结构的上下两端；所述信号处理模块与所述信号读取器相连。

进一步的，所述图像传感器中的行译码器与阵列结构像素中纵向排布的时序输出控制线相连。

进一步的，所述图像传感器中的列控制器与信号读取器分别与阵列结构像素中的信号输出线相连。

本实施例的图像传感器中像素结构排列为m×n，其中m与n可以为任意正整数，为了便于说明，本实施例将m与n的值均设为3，其结构示意图如图2所示：

图2中，PD00、PD02和PD04为第1行像素的光电二极管，PD10～PD15为第2行像素的光电二极管，PD20～PD25为第3行像素的光电二极管，PD30～PD35为第4行像素的光电二极管，PD40～PD45为第5行像素的光电二极管，PD50～PD55为第6行像素的光电二极管，PD61、PD63和PD65为第7行像素的光电二极管；TX00、TX02和TX04为第1行像素的电荷传输晶体管，TX10～TX15为第2行像素的电荷传输晶体管，TX20～TX25为第3行像素的电荷传输晶体管，TX30～TX35为第4行像素的电荷传输晶体管，TX40～TX45为第5行像素的电荷传输晶体管，TX50～TX55为第6行像素的电荷传输晶体管，TX61、TX63和TX65为第7行像素的电荷传输晶体管；SX10～SX14、SF10～SF14和RX10～RX14分别是位于第1行和第2行共享像素中的第1、3、5列像素的行选择晶体管、源跟随晶体管和复位晶体管；SX21～SX25、SF21～SF25和RX21～RX25分别是位于第2行和第3行共享像素中的第2、4、6列像素的行选择晶体管、源跟随晶体管和复位晶体管；SX30～SX34、SF30～SF34和RX30～RX34分别是位于第3行和第4行共享像素中的第1、3、5列像素的行选择晶体管、源跟随晶体管和复位晶体管；SX41～SX45、SF41～SF45和RX41～RX45分别是位于第4行和第5行共享像素中的第2、4、6列像素的行选择晶体管、源跟随晶体管和复位晶体管；SX50～SX54、SF50～SF54和RX50～RX54分别是位于第5行和第6行共享像素中的第1、3、5列像素的行选择晶体管、源跟随晶体管和复位晶体管；SX61～SX65、SF61～SF65和RX61～RX65分别是位于第6行和第7行共享像素中的第2、4、6列像素的行选择晶体管、源跟随晶体管和复位晶体管。

控制线T1与电荷传输晶体管TX00、TX02和TX04的栅极相连，控制线T2与电荷传输晶体管TX10～TX15的栅极相连，控制线T3与电荷传输晶体管TX20～TX25的栅极相连，控制线T4与电荷传输晶体管TX30～TX35的栅极相连，控制线T5与电荷传输晶体管TX40～TX45的栅极相连，控制线T6与电荷传输晶体管TX50～TX55的栅极相连，控制线T7与电荷传输晶体管TX61、TX63和TX65的栅极相连；控制线S1与行选择晶体管SX10～SX14的栅极相连，控制线S2与行选择晶体管SX21～SX25的栅极相连，控制线S3与行选择晶体管SX30～SX34的栅极相连，控制线S4与行选择晶体管SX41～SX45的栅极相连，控制线S5与行选择晶体管SX50～SX54的栅极相连，控制线S6与行选择晶体管SX61～SX65的栅极相连。

信号输出线SC1与第1列像素的行选择晶体管SX10～SX50的源极相连，并且与第1列像素的复位晶体管RX10～RX50的栅极相连；信号输出线SC2与第2列像素的行选择晶体管SX21～SX61的源极相连，并且与第2列像素的复位晶体管RX21～RX61的栅极相连；信号输出线SC3与第3列像素的行选择晶体管SX12～SX52的源极相连，并且与第3列像素的复位晶体管RX12～RX52的栅极相连；信号输出线SC4与第4列像素的行选择晶体管SX23～SX63的源极相连，并且与第4列像素的复位晶体管RX23～RX63的栅极相连；信号输出线SC5与第5列像素的行选择晶体管SX14～SX54的源极相连，并且与第5列像素的复位晶体管RX14～RX54的栅极相连；信号输出线SC6与第6列像素的行选择晶体管SX25～SX65的源极相连，并且与第6列像素的复位晶体管RX25～RX65的栅极相连。

各共享像素中的漂浮有源区FD分别与相应源跟随晶体管SF的栅极相互连接；Vdd为电源金属互连线，在像素阵列中形成网格状结构，分别与各共享像素中的SF晶体管和RX晶体管的漏极相互连接。

本实施例中的纵向排布的时序输出控制线T1～T7、S1-S6均为行译码器201（可设置在像素阵列的左侧或右侧）的控制线，在芯片制作工艺中使用第0层金属；列像素信号输出线SC1～SC6为列控制器202（可设置在像素阵列的上端或下端）的控制线，在芯片制作工艺中使用第1层金属；各共享像素中的漂浮有源区FD与相应源跟随晶体管SF的栅极相互连接的金属线在制作工艺中使用金属1层；网格状结构的电源金属互连线Vdd，在芯片制作工艺中使用第2层金属。

进一步的，图像传感器像素阵列光电信号被信号读取器203（可设置在像素阵列的上端或下端）通过列像素信号输出线读取并保存后，进入信号处理模块204做进一步处理。

以上为本发明提供的CMOS图像传感器的主要结构，下面结合附图3针对该图像传感器的工作原理及流程做进一步介绍。

如图3所示，为本发明的CMOS图像传感器像素阵列所采用的行译码器输出时序和列控制器时序示意图，本发明像素阵列中，全部采用N型晶体管，N型晶体管栅极置为高电平，即控制此晶体管栅极的时序线置为高电平，表示开启晶体管；N型晶体管栅极置为低电平，即控制此晶体管栅极的时序线置为低电平，表明关闭晶体管；N型晶体管开启时间长短，即控制此晶体管栅极的时序线置为高电平时间长短，由图像传感器工作具体情况而定；像素阵列底部的信号读取器件读取信号时，SC线由列控制器时序控制线转换为信号输出线，信号读取器件通过信号输出线读取信号。在图3中SC1～SC6时序为实线时表征SC线电位由列控制器件控制，其时序为虚线时表征SC线转换为列像素信号输出线；SHR和SHS为高电平时表征分别读取列像素复位信号1和光电信号2，像素真实光电信号＝复位信号1－光电信号2。

本发明CMOS图像传感器像素阵列正常工作时，采用行滚动式曝光方式，第1行像素首先开始曝光，然后第2行像素开始曝光，再然后是第3行、4行、5行、6行、7行；行与行像素之间的曝光结束的顺序与曝光开始的顺序相同；行与行像素之间的信号读取顺序也与行像素曝光开始的顺序相同。图像传感器采集同一帧像素阵列信号时，每行像素的曝光时间相等。

下面针对第3行像素的时序操作做详细说明。在像素曝光周期开始前SC1～SC6和T3时序同时做一高电平脉冲操作，把第3行像素光电二极管中的电荷全部清除，此行像素从T3脉冲下降沿开始曝光。在曝光结束前，时序SC1～SC6做一高电平脉冲操作，将像素中漂浮有源区FD做一复位操作，即将FD置为高电位，复位操作完成后，SC1～SC6由列控制器控制线转变为列像素信号输出线；随后，将S2和S3置为高电平，开启第3行像素的行选择晶体管；开启第3行像素的行选择晶体管后，SHR时序做一高电平脉冲操作，读取第3行像素FD中的复位电势，记作信号1；随后T3时序做一高电平脉冲操作，将第3行像素光电二极管中的光电电荷分别转移到各自像素的漂浮有源区FD中；光电电荷转移完毕后，SHS时序做一高电平脉冲操作，读取第3行像素FD中的光电电势，记作信号2；信号读取完毕后，将S2和S3恢复为低电平，并且SC1～SC6由列像素信号输出线转变为列控制器控制线，进行下一行像素的操作。

上述时序操作仅为像素阵列中其中1行像素的时序操作，像素阵列中所有行像素按顺序依次完成上述操作完毕后，称为图像传感器一帧信号读取完毕。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1.一种CMOS图像传感器的像素结构，其特征在于，该像素结构包括：

其中，每一列共享的漂浮有源区分别与该列两个像素的电荷传输晶体管，以及该列的源跟随晶体管和复位晶体管相连；该列的行选择晶体管与该列的源跟随晶体管相连；该列的复位晶体管的栅极与该列的行选择晶体的源极管通过该列像素的信号输出线相连。

2.根据权利要求1所述的像素结构，其特征在于，所述信号输出线的制作工艺中使用金属1层。

3.根据权利要求1所述的像素结构，其特征在于，该像素结构还包括：

4.根据权利要求3所述的像素结构，其特征在于，所述电源线的制作工艺中使用金属2层。

5.根据权利要求1所述的像素结构，其特征在于，该像素结构还包括：五根纵向排布的时序输出控制线；其中，控制线T1与第一列下端像素内部的电荷传输晶体管相连；控制线T2分别与第一列上端像素及第二列下端像素内部的电荷传输晶体管相连；控制线T3与第二列上端像素内部的电荷传输晶体管相连；控制线S1与第一列共享的行选择晶体管相连；控制线S2与第二列共享的行选择晶体管相连。

6.根据权利要求5所述的像素结构，其特征在于，所述时序输出控制线的制作工艺中使用金属0层。

7.一种CMOS图像传感器，其特征在于，该图像传感器包括：若干个权利要求1-6任一项所述的像素结构、列控制器、行译码器、信号读取器以及信号处理模块；

其中，所述若干个权利要求1-6任一项所述的像素结构排列为m×n像素阵列结构；所述行译码器设于该阵列结构的侧面，所述列控制器与信号读取器分别设于该阵列结构的上下两端；所述信号处理模块与所述信号读取器相连。

8.根据权利要求7所述的图像传感器，其特征在于，所述图像传感器中的行译码器与阵列结构像素中纵向排布的时序输出控制线相连。

9.根据权利要求7所述的图像传感器，其特征在于，所述图像传感器中的列控制器与信号读取器分别与阵列结构像素中的信号输出线相连。