CN103390641B - 一种绝缘栅双极型晶体管及其自对准制作方法 - Google Patents
一种绝缘栅双极型晶体管及其自对准制作方法 Download PDFInfo
- Publication number
- CN103390641B CN103390641B CN201310151900.1A CN201310151900A CN103390641B CN 103390641 B CN103390641 B CN 103390641B CN 201310151900 A CN201310151900 A CN 201310151900A CN 103390641 B CN103390641 B CN 103390641B
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- insulating barrier
- region
- bipolar transistor
- conducting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000013078 crystal Substances 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009828 non-uniform distribution Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 239000000796 flavoring agent Substances 0.000 claims description 3
- 235000019634 flavors Nutrition 0.000 claims description 3
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 39
- 239000000377 silicon dioxide Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000828883 Alope Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的涉及电力电子技术领域的半导体器件，具体为一种绝缘栅双极型晶体管及其制造方法，包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型基区，第二导电类型基区内设有第二导电类型深扩散区，第二导电类型基区内设有带有横向电子通路单元第一导电类型发射区，在减小器件窗口的设计下，电极孔刻蚀时由于光刻机的精度原因，有时候电极不能和发射极的一边接触，导致器件一半失效，而本发明横向的第二单元发射区的设置则能实现在任何情况下电极和两边发射极都能接触，这样增加了器件的可靠性。
Description
技术领域
本发明属于半导体器件领域，具体涉及一种绝缘栅双极型晶体管及其自对准制作方法，更具体涉及一种具有低JFET（JunctionField-EffectTransistor）电阻的平面型绝缘栅双极性晶体管及其自对准制作方法。
背景技术
IGBT（InsulatedGateBipolarTransistor，绝缘栅双极型晶体管）自20世纪80年代问世以来，目前已发展到第六代技术，相关产品广泛应用于逆变器、电动汽车、铁路、家电等领域。对于平面型IGBT（如图1所示），为提升其性能和市场竞争力，必须在发挥其制备相对简单、成本相对较低廉的优势基础上，实现高耐压、大电流和低功耗的目标。
IGBT的耐压取决于掺杂浓度、漂移区厚度以及载流子寿命；饱和电流密度主要受限于MOS饱和电流、双极型晶体管增益以及器件原胞密度等；功耗则主要受限于导通电阻、开关时间以及工作频率等。因此在耐压程度和电流密度得到保障的基础上，通过结构参数的调整来减小导通电阻显得尤为重要。
IGBT导通电阻主要由发射极接触电阻、沟道电阻、表面积累电阻、JFET电阻、体区漂移电阻、衬底接触电阻等部分组成，其中JFET电阻所占比例通常在50%以上，因此如何有效减小平面型IGBT的JFET电阻是IGBT设计制造的关键之一。
传统IGBT的MOS基区采用均匀离子注入的方式，经高温推阱后MOS基区两侧为圆柱型PN结，该圆柱结的存在不仅会增加电流汇聚作用，导致JFET电阻增大，增大导通压降，使得器件自身的功耗增加；同时还会导致击穿电压下降。
发明内容
发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种绝缘栅双极型晶体管及其自对准制作方法，该器件MOS基区两侧与漂移区所形成的PN结具有比传统器件更加平滑的特点，有利于减小JFET电阻，从而降低器件功耗。
技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种绝缘栅双极型晶体管，包括：第一导电类型的晶硅基区；所述晶硅基区上设有第一绝缘层；所述第一绝缘层上设有多晶硅栅极导电层，所述多晶硅栅极导电层中注入重粒子；在所述多晶硅栅极导电层上设有第二绝缘层；至少刻蚀多晶硅栅极导电层和第二绝缘层，形成具有第一倾斜侧壁2011和第二倾斜侧壁2012的窗口；所述晶硅基区至少设有与所述晶硅基区导电类型相反的第二扩散区、与所述晶硅基区导电类型相同的第三扩散区、与所述晶硅基区导电类型相反的第四扩散区以及与所述晶硅基区导电类型相反的第五扩散区，所述第五扩散区在所述晶硅基区下表面上形成且所述第五扩散区作为集电极区，在所述第五扩散区的下表面上设有集电极；至少在所述第一倾斜侧壁2011和第二倾斜侧壁2012上形成第三绝缘层；所述第二扩散区与所述第三扩散区、所述第四扩散区均相互接触，其中第三扩散区作为发射区，第四扩散区作为源区；所述第二绝缘层上，在所述窗口两侧分别设有第一开口和第二开口，露出多晶硅栅极导电层；还包括至少与所述多晶硅栅极导电层、第三扩散区和第四扩散区接触的金属层，所述金属层使得第三扩散区和第四扩散区短路，形成发射极；所述多晶硅栅极导电层以及与之接触的金属层形成栅极。
优选的，所述第二扩散区位于所述晶硅基区上表面的下方，所述第三扩散区位于所述第二扩散区内，所述第四扩散区位于第三扩散区的下方，在所述第三扩散区的中部设有一凹槽，所述金属层通过该凹槽与所述第四扩散区接触。
优选的，所述第二扩散区是由一非均匀扩散源推阱得到。更优选的，所述非均匀扩散源的浓度分布为：所述窗口内的浓度均匀，所述窗口外的浓度根据到窗口的距离由近到远递减。
优选的，所述第五扩散区和晶硅基区之间还设有与所述晶硅基区导电类型相同的第六扩散区。
优选的，所述第一绝缘层的厚度为500A-1500A；所述多晶硅栅极导电层的厚度为2000A-8000A；所述第二绝缘层和第三绝缘层的厚度均为2000A-20000A。
本发明采用的第二种技术方案为一种自对准制作如上所述绝缘栅双极型晶体管的制作方法，包括如下步骤：
（1）提供第一导电类型的晶硅衬底，所述晶硅衬底作为基区；
（2）在所述晶硅衬底的正面制作第一绝缘层；
（3）在所述第一绝缘层上沉积多晶硅栅极导电层，并在所述多晶硅栅极导电层中注入重粒子；
（4）在所述多晶硅栅极导电层上沉积第二绝缘层；
（5）刻蚀窗口图形：采用光刻胶掩膜至少刻蚀第二绝缘层和多晶硅栅极导电层，至多刻蚀第二绝缘层、多晶硅栅极导电层和第一绝缘层，形成具有第一倾斜侧壁2011和第二倾斜侧壁2012的窗口图形；
（6）以所述窗口图形为掩膜进行离子注入，形成非均匀分布的第一掺杂区1071，所述离子导电类型与第一导电类型相反；
（7）高温推阱，形成第二扩散区；
（8）以所述窗口图形为掩膜进行离子注入，形成第二掺杂区1091；
（9）在所述步骤（8）形成的器件的上表面沉积第三绝缘层；
（10）对所述第三绝缘层进行第一次倾斜刻蚀，所述刻蚀的方向与第一倾斜侧壁一致；
（11）对所述第三绝缘层进行第二次倾斜刻蚀，所述刻蚀的方向与第二倾斜侧壁一致，在所述窗口图形的侧壁上形成侧墙；
（12）以所述窗口图形和侧墙为掩膜进行离子注入，高温推阱后形成第三扩散区和第四扩散区，所述第三扩散区与所述晶硅基区导电类型相同，所述第四扩散区与所述晶硅基区导电类型相反；
（13）以所述窗口图形和侧墙为掩膜，对所述步骤（12）形成的器件进行刻蚀，所述刻蚀的深度不小于所述第三扩散区的厚度，且所述刻蚀的深度不大于所述第三扩散区和第四扩散区的厚度之和；
（14）腐蚀部分所述侧墙，暴露所述侧墙下的部分第三扩散区；
（15）在所述窗口两侧分别刻蚀部分所述多晶硅栅极导电层上的第二绝缘层，暴露部分所述多晶硅栅极导电层；
（16）在所述步骤（15）形成的器件的上表面沉积导电材料，使得所述第三扩散区和第四扩散区短路，形成发射极，所述多晶硅栅极导电层以及与之接触的导电材料形成栅极；
（17）刻蚀所述导电材料，分离所述栅极与所述发射极；
（18）在所述步骤（17）形成的器件的下表面进行离子注入，形成与所述晶硅基区导电类型相反的第五扩散区；
（19）在所述第五扩散区的下表面沉积导电材料，形成集电极。
优选的，所述窗口图形包括开口区和残留区，所述开口区与残留区相互隔离；所述开口区保留第一绝缘层，残留区保留第一绝缘层、多晶硅栅极导电层和第二绝缘层。更优选的，所述窗口图形包括开口区表面与残留区侧壁以及第二绝缘层表面所在平面之间的区域，所述窗口图形的宽度从第一绝缘层所在平面到第二绝缘层所在平面逐渐增大。
优选的，所述第一次倾斜刻蚀所刻蚀的厚度大致为所述第三绝缘层厚度的一半。
优选的，所述第二次倾斜刻蚀将不在所述侧壁上的第三绝缘层完全刻蚀掉。
优选的，所述步骤（18）中，在形成所述第五扩散区之前，在所述步骤（17）形成的器件的下表面进行离子注入，形成与所述晶硅基区导电类型相同的第六扩散区。
优选的，所述多晶硅栅极导电层中进行原味掺杂、扩散掺杂或离子注入掺杂，使得导电方阻为1-50Ω/□。
优选的，所述步骤（3）中，在所述多晶硅栅极导电层中注入As离子，注入能量为80kev-200kev，注入剂量为1e13/cm3-2e14cm3。
优选的，所述导电材料为导电金属。更优选的，所述导电金属的厚度为500nm-5μm。
有益效果：本发明的新型绝缘栅双极型晶体管的特点是：(1)平滑MOS基区，减小电场汇聚作用，提高击穿电压；(2)减小结型场效应（JFET）电阻,从而减小器件功耗。本发明还提供了一种制作该器件的全自对准工艺。所述工艺的特点是：(1)两步倾斜刻蚀制作窗口侧墙；(2)挖槽实现发射极自对准接触。所述工艺可以实现:(1)提高栅极宽度与窗口宽度之间的比值，进一步缓解JFET电阻；(2)减少严格对准的步骤，从而降低工艺难度和生产成本。
附图说明
图1为传统IGBT元胞的截面示意图；
图2为本发明的IGBT元胞的截面示意原理图；
图3为倾斜侧墙制备示意图，图4为以倾斜的窗口侧壁为掩膜进行离子注入示意图；
图5为进行高温推阱和N+离子注入示意图，图中虚线框围成的区域为MOS基区，图6为传统IGBT元胞的MOS基区结构示意图；
图7为第一次倾斜刻蚀示意图；
图8为第二次倾斜刻蚀示意图；
图9为P型源区离子注入示意图；
图10为垂直刻蚀发射极区示意图；
图11为湿法刻蚀窗口侧墙示意图；
图12为本发明的IGBT元胞的完整结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图1所示，传统IGBT元胞包括：集电极区，位于其上的载流子漂移区，位于所述漂移区中的MOS基区，位于MOS基区中的源区和发射区，源区和发射区短路；位于漂移区之上的栅极氧化层；位于栅极氧化层之上的多晶硅导电层。
栅极与多晶硅导电层相连；发射极与源区和发射区相连；集电极与集电极区相连。
漂移区、发射区为第一导电类型，集电极区、源区、MOS基区为第二导电类型；导电类型有两种，一种为P型，一种为N型。
如图2所示，本发明的IGBT元胞包括：集电极区102，位于其上的载流子漂移区103，位于所述漂移区中的MOS基区107，位于MOS基区中的P+源区108和N+发射区109，源区和发射区通过金属电极110短路接触；位于漂移区103之上的栅极氧化层104；位于栅极氧化层104之上的导电多晶硅105；
导电多晶硅105具有倾斜的侧壁201；MOS基区具有平滑的PN结202；
金属电极106与导电多晶硅105相连形成栅极；金属电极110将发射极与源区短路，形成发射极；金属电极101与集电极区102相连形成集电极。
下面结合图3至图12具体说明本发明绝缘栅双极型晶体管的自对准制作方法：
以N型硅片衬底为例。如图3所示，首先在硅片上采用热氧化的方法制作第一绝缘层氧化硅1041。氧化环境可以为：干氧或者湿氧，氧化硅厚度为：500A-1500A，氧化温度为：800℃-1000℃。
在所述氧化硅1041上沉积导电多晶硅105（即权利要求所述的多晶硅栅极导电层），方法可以采用化学气相沉积或者溅射，厚度可采用2000A-8000A；为使其具有良好的导电性，可进行原味掺杂、扩散掺杂或者离子注入掺杂，导电方阻为1-50Ω/□。
在所述导电多晶硅中进行重粒子注入，所述重粒子可选择As粒子、Ar粒子或者其他重粒子，形成重粒子注入区401，注入能量可选择80kev-200kev，注入剂量可选择1e13/cm3-2e14cm3。
在所述导电多晶硅105之上沉积第二绝缘层氧化硅1042，可采用化学气相沉积或者溅射的方式，厚度采用2000A-20000A。
在所述氧化硅1042中进行重粒子注入，所述重粒子可选择As粒子、Ar粒子或者其他重粒子，形成重粒子注入区402，注入能量可选择80kev-200kev，注入剂量可选择1e13/cm3-2e14cm3。需要说明的是，在所述氧化硅1042中也可不进行重粒子注入，这样在下面的刻蚀中，所述氧化硅1042还保持矩形，其截面的长度与所述导电多晶硅105的上底相同。
采用光刻胶掩膜403进行刻蚀，由于重粒子轰击作用可以改变水平方向和垂直方向的选择比，增加横向刻蚀速度，从而制作出如图4所示的具有倾斜侧壁2011和2012的窗口（或称“窗口图形”）。刻蚀深度不小于第二绝缘层氧化硅1042、导电多晶硅105厚度之和，但不大于第一绝缘层氧化硅1041、导电多晶硅105、第二绝缘层氧化硅1042厚度之和。
以所述窗口为掩膜进行P型离子注入，形成非均匀分布P型掺杂区1071（即权利要求所述第一掺杂区）。注入能量可选择60kev-100kev，注入剂量可选择1e13/cm3-1e14/cm3。
图3所示器件包括：N型漂移区1031；位于其上的第一绝缘层氧化硅1041；位于1041上的导电多晶硅105以及As注入区401；位于导电多晶硅105上的第二绝缘层氧化硅1042以及As注入区402；位于As注入区402之上的光刻胶掩膜403。
图4所示器件包括：N型漂移区1031；位于其上的第一绝缘层氧化硅1041；位于第一绝缘层氧化硅1041上的导电多晶硅105；位于导电多晶硅105上的第二绝缘层氧化硅1042；
窗口包括底边203、倾斜侧壁2011和2012；
P型离子注入后在窗口下形成非均匀分布P型掺杂区1071；
位于窗口底边203之下的区域为均匀掺杂，位于窗口倾斜侧壁2011和2012之下的区域为非均匀掺杂，形成掺杂边界2021和2022。
如图5所示，先进行高温P阱推进，推进温度可选择1000℃-1200℃，推进时间可选择1hour-3hour，形成具有平滑PN结2023和2024（是一个PN结，两个标号分别表示该PN结两个平滑的侧壁）的P型MOS基区（即为权利要求所述的第二扩散区），与如图6所示的传统的P型MOS基区的PN结形状2025和2026比较，具有更加平滑的特点。
然后进行N+离子注入，形成N+掺杂区1091（即权利要求所述第二掺杂区）。注入能量可选择35kev-80kev；注入剂量可选择1e15/cm3-1e17/cm3。
如图7所示，沉积第三绝缘层氧化硅111，沉积方式可采用化学气相沉积或者溅射，厚度可选择2000A-20000A。进行第一次倾斜干法刻蚀，刻蚀方向与窗口倾斜侧壁2011（即权利要求所述第一倾斜侧壁）一致，刻蚀深度为第三绝缘层氧化硅111厚度Hs的一半。
如图8所示，进行第二次倾斜干法刻蚀，刻蚀方向与窗口倾斜侧壁2012（即权利要求所述第二倾斜侧壁）一致，刻蚀深度为第三绝缘层氧化硅111厚度Hs的一半，露出将来的N+发射区（现在为N+掺杂区1091）。
如图9所示，残留的第三绝缘层氧化硅1111和1112的厚度约为Hs/2，其作为窗口的侧墙。以侧墙1111和1112为掩膜进行P+离子注入。高温推阱后形成P+源区108（即权利要求所述的第四扩散区）和N+发射区109（即权利要求所述的第三扩散区）。推阱温度为900℃-110℃，推阱时间为30mins-13mins。
如图10所示，以窗口和侧墙为掩膜，对硅衬底进行干法刻蚀，刻蚀深度不小于N+发射区109的厚度但不大于P+源区108的厚度，在P+源区108和N+发射极区109的中部形成凹槽301。
如图11所示，对窗口侧墙进行湿法腐蚀，腐蚀深度d小于Hs/2，腐蚀后N+发射区暴露局部2031、2032；窗口侧墙1111和1112的残留厚度约为Hs/2-d。
如图12所示，在第二绝缘层氧化硅1042上开口3021和3022，暴露导电多晶硅105；正面沉积导电金属使得N+发射极109和P+源区108短路，形成发射极110；刻孔3031和3032，以分离导电多晶硅和发射极区，形成栅极1061、1062，发射极110。导电金属的厚度可选择500nm-3um。
在N型漂移区1031下进行P+离子注入，形成P+集电极区102（即为权利要求所述的第五扩散区），注入能量为60kev-200kev，注入计量为2e13/cm3-2e16/cm3；在P+集电极区102下沉积导电金属形成集电极101。
至此，整个器件自对准制作完成。
需要指出的是，该实施例针对N型硅衬底（n型沟道）的NPT-IGBT(Non-PunchthroughIGBT)设计，其同样适用于PT-IGBT(Punchthrough-IGBT)：在形成所述第五扩散区之前，在N型漂移区1031下进行N+离子注入，形成与所述晶硅基区导电类型相同的第六扩散区（未图示）。同时适用于P型硅衬底（p型沟道）的IGBT。
Claims (18)
1.一种绝缘栅双极型晶体管，包括：第一导电类型的晶硅基区；所述晶硅基区上设有第一绝缘层；所述第一绝缘层上设有多晶硅栅极导电层，所述多晶硅栅极导电层中注入重粒子；在所述多晶硅栅极导电层上设有第二绝缘层；至少刻蚀多晶硅栅极导电层和第二绝缘层，形成具有第一倾斜侧壁和第二倾斜侧壁的窗口；所述晶硅基区至少设有与所述晶硅基区导电类型相反的第二扩散区、与所述晶硅基区导电类型相同的第三扩散区、与所述晶硅基区导电类型相反的第四扩散区以及与所述晶硅基区导电类型相反的第五扩散区，所述第五扩散区在所述晶硅基区下表面上形成且所述第五扩散区作为集电极区，在所述第五扩散区的下表面上设有集电极；至少在所述第一倾斜侧壁和第二倾斜侧壁上形成第三绝缘层；所述第二扩散区与所述第三扩散区、所述第四扩散区均相互接触，其中第三扩散区作为发射区，第四扩散区作为源区；所述第二绝缘层上，在所述窗口两侧分别设有第一开口和第二开口，露出多晶硅栅极导电层；还包括至少与所述多晶硅栅极导电层、第三扩散区和第四扩散区接触的金属层，所述金属层使得第三扩散区和第四扩散区短路，形成发射极；所述多晶硅栅极导电层以及与之接触的金属层形成栅极；
所述第二扩散区是由一非均匀扩散源推阱得到；所述非均匀扩散源的浓度分布为：窗口内的浓度均匀，所述窗口外的浓度根据到窗口的距离由近到远递减。
2.根据权利要求1所述一种绝缘栅双极型晶体管，其特征在于：所述第二扩散区位于所述晶硅基区上表面的下方，所述第三扩散区位于所述第二扩散区内，所述第四扩散区位于第三扩散区的下方，在所述第三扩散区的中部设有一凹槽，所述金属层通过该凹槽与所述第四扩散区接触。
3.根据权利要求1所述一种绝缘栅双极型晶体管，其特征在于：所述第二扩散区是由一非均匀扩散源推阱得到。
4.根据权利要求3所述一种绝缘栅双极型晶体管，其特征在于：所述非均匀扩散源的浓度分布为：所述窗口内的浓度均匀，所述窗口外的浓度根据到窗口的距离由近到远递减。
5.根据权利要求1所述一种绝缘栅双极型晶体管，其特征在于：所述第五扩散区和晶硅基区之间还设有与所述晶硅基区导电类型相同的第六扩散区。
6.根据权利要求1所述一种绝缘栅双极型晶体管，其特征在于：所述第一绝缘层的厚度为500A-1500A。
7.根据权利要求1所述一种绝缘栅双极型晶体管，其特征在于：所述多晶硅栅极导电层的厚度为2000A-8000A。
8.根据权利要求1所述绝缘栅双极型晶体管，其特征在于：所述第二绝缘层和第三绝缘层的厚度均为2000A-20000A。
9.一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，包括如下步骤：
（1）提供第一导电类型的晶硅衬底，所述晶硅衬底作为基区；
（2）在所述晶硅衬底的正面制作第一绝缘层；
（3）在所述第一绝缘层上沉积多晶硅栅极导电层，并在所述多晶硅栅极导电层中注入重粒子；
（4）在所述多晶硅栅极导电层上沉积第二绝缘层；
（5）刻蚀窗口图形：采用光刻胶掩膜至少刻蚀第二绝缘层和多晶硅栅极导电层，至多刻蚀第二绝缘层、多晶硅栅极导电层和第一绝缘层，形成具有第一倾斜侧壁和第二倾斜侧壁的窗口图形；
（6）以所述窗口图形为掩膜进行离子注入，形成非均匀分布的第一掺杂区（1071），所述离子导电类型与第一导电类型相反；
（7）高温推阱，形成第二扩散区；
（8）以所述窗口图形为掩膜进行离子注入，形成第二掺杂区；
（9）在所述步骤（8）形成的器件的上表面沉积第三绝缘层；
（10）对所述第三绝缘层进行第一次倾斜刻蚀，所述刻蚀的方向与第一倾斜侧壁一致；
（11）对所述第三绝缘层进行第二次倾斜刻蚀，所述刻蚀的方向与第二倾斜侧壁一致，在所述窗口图形的侧壁上形成侧墙；
（12）以所述窗口图形和侧墙为掩膜进行离子注入，高温推阱后形成第三扩散区和第四扩散区，所述第三扩散区与所述晶硅基区导电类型相同，所述第四扩散区与所述晶硅基区导电类型相反；
（13）以所述窗口图形和侧墙为掩膜，对所述步骤（12）形成的器件进行刻蚀，所述刻蚀的深度不小于所述第三扩散区的厚度，且所述刻蚀的深度不大于所述第三扩散区和第四扩散区的厚度之和；
（14）腐蚀部分所述侧墙，暴露所述侧墙下的部分第三扩散区；
（15）在所述窗口两侧分别刻蚀部分所述多晶硅栅极导电层上的第二绝缘层，暴露部分所述多晶硅栅极导电层；
（16）在所述步骤（15）形成的器件的上表面沉积导电材料，使得所述第三扩散区和第四扩散区短路，形成发射极，所述多晶硅栅极导电层以及与之接触的导电材料形成栅极；
（17）刻蚀所述导电材料，分离所述栅极与所述发射极；
（18）在所述步骤（17）形成的器件的下表面进行离子注入，形成与所述晶硅基区导电类型相反的第五扩散区；
（19）在所述第五扩散区的下表面沉积导电材料，形成集电极。
10.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述窗口图形包括开口区和残留区，所述开口区与残留区相互隔离；所述开口区保留第一绝缘层，残留区保留第一绝缘层、多晶硅栅极导电层和第二绝缘层。
11.根据权利要求10所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述窗口图形包括开口区表面与残留区侧壁以及第二绝缘层表面所在平面之间的区域，所述窗口图形的宽度从第一绝缘层所在平面到第二绝缘层所在平面逐渐增大。
12.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述第一次倾斜刻蚀所刻蚀的厚度大致为所述第三绝缘层厚度的一半。
13.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述第二次倾斜刻蚀将不在所述侧壁上的第三绝缘层完全刻蚀掉。
14.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述步骤（18）中，在形成所述第五扩散区之前，在所述步骤（17）形成的器件的下表面进行离子注入，形成与所述晶硅基区导电类型相同的第六扩散区。
15.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述多晶硅栅极导电层中进行原味掺杂、扩散掺杂或离子注入掺杂，使得导电方阻为1-50Ω/□。
16.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述步骤（3）中，在所述多晶硅栅极导电层中注入重粒子，注入能量为80kev-200kev，注入剂量为1e13/cm3-2e14cm3。
17.根据权利要求9所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述导电材料为导电金属。
18.根据权利要求17所述一种自对准制作如权利要求1所述绝缘栅双极型晶体管的制作方法，其特征在于：所述导电金属的厚度为500nm-5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151900.1A CN103390641B (zh) | 2013-04-27 | 2013-04-27 | 一种绝缘栅双极型晶体管及其自对准制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151900.1A CN103390641B (zh) | 2013-04-27 | 2013-04-27 | 一种绝缘栅双极型晶体管及其自对准制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390641A CN103390641A (zh) | 2013-11-13 |
| CN103390641B true CN103390641B (zh) | 2016-02-03 |
Family
ID=49534861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310151900.1A Active CN103390641B (zh) | 2013-04-27 | 2013-04-27 | 一种绝缘栅双极型晶体管及其自对准制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103390641B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784222A (zh) * | 2017-01-05 | 2017-05-31 | 宗仁科技(平潭)有限公司 | 一种改进型功率半导体器件及其制备方法 |
| CN111370477B (zh) * | 2018-12-25 | 2022-05-17 | 上海睿驱微电子科技有限公司 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN203521423U (zh) * | 2013-04-27 | 2014-04-02 | 中国东方电气集团有限公司 | 一种绝缘栅双极型晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354733B2 (en) * | 2011-03-04 | 2013-01-15 | International Rectifier Corporation | IGBT power semiconductor package having a conductive clip |
-
2013
- 2013-04-27 CN CN201310151900.1A patent/CN103390641B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN203521423U (zh) * | 2013-04-27 | 2014-04-02 | 中国东方电气集团有限公司 | 一种绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390641A (zh) | 2013-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN102569373B (zh) | 一种具有低导通饱和压降的igbt及其制造方法 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN103219237A (zh) | 一种自对准绝缘栅双极型晶体管的制作方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN103762230A (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103219238B (zh) | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 | |
| CN103390641B (zh) | 一种绝缘栅双极型晶体管及其自对准制作方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN103730506A (zh) | 一种低栅极电荷功率器件及其制备方法 | |
| CN103367413B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN203312299U (zh) | 一种超势垒整流器件 | |
| CN108336133A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN203521423U (zh) | 一种绝缘栅双极型晶体管 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN102544083B (zh) | 一种mos型功率器件及其制造方法 | |
| CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN203242631U (zh) | 一种全自对准的绝缘栅双极晶体管器件 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN105702720A (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |