CN103377912A

CN103377912A - 浅沟槽隔离化学机械平坦化方法

Info

Publication number: CN103377912A
Application number: CN2012101220372A
Authority: CN
Inventors: 何卫; 朱慧珑
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2012-04-23
Filing date: 2012-04-23
Publication date: 2013-10-30
Anticipated expiration: 2032-04-23
Also published as: CN103377912B

Abstract

本发明公开了一种浅沟槽隔离化学机械平坦化方法，包括：在衬底上形成硬掩膜层；光刻/刻蚀硬掩膜层形成硬掩膜图形；以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽；在硬掩膜层上以及浅沟槽内沉积绝缘层，其中不同区域内的绝缘层顶部存在高度差；在绝缘层上形成共形的保护层；化学机械平坦化绝缘层以及保护层，直至露出硬掩膜层。依照本发明的浅沟槽隔离化学机械平坦化方法，通过在氧化物顶部额外施加的保护层，防止了浅沟槽区域内处于谷部的氧化物被过度移除，从而有效地提高了台阶高度的均匀性。

Description

浅沟槽隔离化学机械平坦化方法

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种能改善台阶高度均匀性的浅沟槽隔离化学机械平坦化方法。

背景技术

随着电路集成度大幅提升，集成电路中各个器件之间的间距逐步减小，使得寄生效应、电磁干扰等等极大阻碍了器件性能的提高。先前的大尺寸工艺中，相邻器件之间采用局部场氧化层来提供隔离绝缘。然而器件尺寸缩减之后，氧化层绝缘性能下降，并且难以提供精确的图形。而从0.25μm技术节点引入浅沟槽隔离(STI)技术以来，使得器件高密度隔离成为可能。并且随技术节点不断缩小，为提高器件密度和隔离效果，浅沟槽本身的纵深此(aspect ratio，简称AR)随之不断增加。

高密度等离子体化学气相沉积(HDP-CVD)是当前填充浅沟槽的主流技术。对应的STI制造方法通常是先在硅衬底上形成氧化层和氮化层叠层构成的硬掩膜层，然后光刻/刻蚀硬掩膜层形成硬掩膜图形，以硬掩膜图形为掩膜继续刻蚀衬底形成浅沟槽，然后采用上述HDPCVD在浅沟槽中沉积氧化物，例如氧化硅。该技术通过边淀积边刻蚀的循环工艺，克服了沟槽顶部可能存在的封口难题，完成对大AR沟槽结构的填充。

然而，随浅沟槽纵深此的不断增大，在HDP-CVD后，浅沟槽隔离区内与非浅沟槽隔离区(激活区或有源区)上方的氧化硅厚度落差变得越来越大，这为下一步浅沟槽隔离化学机械平坦化(STI CMP)工艺对晶圆芯片内部均匀性的控制提出了很大挑战。由于存在大的氧化硅厚度落差(例如为

)，在STI CMP工艺中，CMP磨料不仅会抛光、磨除顶部或峰部的氧化物，同时也会除去底部或谷部的氧化物，使得这种厚度落差无法直接通过CMP工艺消除，并会一直遗传到CMP工艺结束。这就造成浅沟槽内部分氧化硅磨掉，形成凹陷(dishing)缺陷，使得器件电学性能下降，甚至良率的降低。

总而言之，当前的STI制作方法中，较大的氧化硅厚度差使得CMP均匀性降低，造成器件缺陷。

发明内容

本发明目的在于克服上述缺陷，提高STI CMP的均匀性。

为此，本发明提供了一种浅沟槽隔离化学机械平坦化方法，包括：在衬底上形成硬掩膜层；光刻/刻蚀硬掩膜层形成硬掩膜图形；以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽；在硬掩膜层上以及浅沟槽内沉积绝缘层，其中不同区域内的绝缘层顶部存在高度差；在绝缘层上形成共形的保护层；化学机械平坦化绝缘层以及保护层，直至露出硬掩膜层。

其中，硬掩膜层包括第一硬掩膜层和第二硬掩膜层。其中，第一硬掩膜层包括氧化物，第二硬掩膜层包括氮化物、氮氧化物。其中，第二硬掩膜层用作化学机械平坦化的停止层。

其中，绝缘层包括氧化物、氮氧化物。

其中，沉积绝缘层的方法包括LPCVD、PECVD、HDPCVD。

其中，保护层包括氮化物。其中，形成保护层的方法包括，以LPCVD、PECVD、HDPCVD工艺在绝缘层上沉积氮化物。其中，形成保护层的方法包括，对绝缘层表面执行氮化、氮注入的表面处理工艺形成氮化物。

依照本发明的浅沟槽隔离化学机械平坦化方法，通过在氧化物顶部额外施加的保护层，防止了浅沟槽区域内处于谷部的氧化物被过度移除，从而有效地提高了台阶高度的均匀性。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1显示了依照本发明方法的工艺步骤剖面图，其中在衬底上形成硬掩膜层；

图2显示了依照本发明方法的工艺步骤剖面图，其中光刻/刻蚀硬掩膜层并且继续刻蚀衬底形成浅沟槽；

图3显示了依照本发明方法的工艺步骤剖面图，其中在硬掩膜层上以及浅沟槽内沉积绝缘层；

图4显示了依照本发明方法的工艺步骤剖面图，其中在绝缘层上形成保护层；

图5显示了依照本发明方法的工艺步骤剖面图，其中化学机械平坦化保护层以及绝缘层，浅沟槽区域的绝缘层的凹部受到保护；以及

图6显示了依照本发明方法的工艺步骤剖面图，其中化学机械平坦化保护层以及绝缘层直至露出硬掩膜层。

附图标记

1衬底

2第一硬掩膜层

3第二硬掩膜层

4浅沟槽

5绝缘层

6保护层

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能改善台阶高度均匀性的浅沟槽隔离化学机械平坦化方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。

首先，参照图1，在衬底上形成硬掩膜层。提供衬底1，例如是由体硅、绝缘体上硅(SOI)、体锗、绝缘体上锗(GeOl)、锗硅(GeSi)、砷化镓(GaAs)、氮化镓(GaN)、锑化铟(InSb)等常用半导体材料构成的晶片，或者是在这些晶片顶部键合、沉积有另外的半导体材料层。以LPCVD、PECVD等常规方法在衬底1上沉积形成硬掩膜层，硬掩膜层可以是单层也可以是多层。优选地，硬掩膜层为至少包括较薄的第一硬掩膜层2和较厚的第二硬掩模层3的层叠结构：第一硬掩膜层2例如包括氧化物特别是氧化硅(SiO₂)，这种垫氧化层可以改善衬底与硬掩膜层的界面缺陷；第二硬掩膜层3例如包括氮化物或氮氧化物，例如SiN_x、Si₃N₄、SiO_yN_z等等，其中x、y、z依照材料绝缘和化学性能需要而合理调整并不限于整数，例如x为1～2，y+z为1～2。

其次，参照图2，光刻/刻蚀硬掩膜层形成硬掩膜图形，并以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽。在硬掩膜层(2)上旋涂光刻胶(未示出)，曝光、显影之后形成光刻胶掩膜图形(未示出)，然后以光刻胶掩膜图形为掩膜，刻蚀硬掩膜层形成硬掩膜图形。刻蚀方法可以是湿法刻蚀，例如使用氢卤酸(HF、HCl等)与强氧化剂(H₂O₂、H₂SO₄、H₃PO₄等等)分别或混合刻蚀上述硬掩膜叠层；也可以是干法刻蚀，例如含氟气体(包括C_xH_yF_z、SF₆、NF₃)的等离子体干法刻蚀，刻蚀气体中可以加入Ar等惰性气体，还可以加入含O、Cl、Br的气体以提高刻蚀速率选择此。出于提高刻蚀精度的考虑，优选干法刻蚀。之后，采用类似于上述方法刻蚀衬底1，在衬底1未被硬掩膜图形覆盖的区域中形成浅沟槽4，浅沟槽4的深度小于衬底1的厚度。特别地，湿法刻蚀硅衬底1时可以采用TMAH，以减小环境污染、提高刻蚀效率。

然后，参照图3，在硬掩膜层上以及浅沟槽内沉积绝缘层。绝缘层5包括氧化物、氮氧化物，并优选SiO₂。沉积方法可以是LPCVD、PECVD、HDPCVD等等，并优选HDPCVD。如图所示，由于浅沟槽4的纵深此较大(例如大于等于5)，沉积的绝缘层填充完浅沟槽4的同时会在非浅沟槽区域上形成尖峰或突起并相应的在浅沟槽区域形成深谷或凹陷，相对高度例如为

这种非均匀性将影响后续CMP的平整度。

随后，参照图4，在绝缘层上形成共形的保护层。可以LPCVD、PECVD等常规方法，在绝缘层5上沉积共形的保护层6。保护层6包括氮化物(氮化硅)、氮氧化物(氮氧化硅)，并优选Si₃N₄。此外，还可以通过对绝缘层5执行表面处理来形成超薄的保护层6，表面处理工艺例如氮化、氮注入或其他离子注入等等，只要可以使得绝缘层5顶部形成刻蚀选择此高或者材料性质不同的保护层6，换言之，只要使得保护层6对于稍后的CMP速度小于绝缘层5的速度即可。

最后，参照图5以及图6，化学机械平坦化绝缘层以及保护层，直至露出硬掩膜层。采用旋转的抛光垫在研磨液作用下平坦化保护层6以及绝缘层5，直至露出作为CMP停止层的硬掩膜层(特别是第二硬掩膜层3)。CMP可采用硬抛光垫或者软抛光垫，例如0.08英寸厚的Rodel IC1000与0.05英寸厚的SUBA IV衬垫叠加，研磨盘转速约为25～90r/min，压力在3～8psi。CMP的研磨液可以是SiO₂基研磨液，也可以是CeO₂基研磨液，研磨液流量约为50～125mL/min，其中可加入KOH以软化氧化硅。其中，如图5所示，在研磨过程中，由于保护层6的研磨速度小于绝缘层5的研磨速度，在非浅沟槽区域上尖峰或突起被完全研磨去除时，浅沟槽区域内的谷部或凹陷受到保护层6的保护而没有完全研磨去除。因此，在后续进一步CMP时，谷部或凹陷处的绝缘层5会一直等待保护层6完全研磨去除，使得浅沟槽区域和非浅沟槽区域的绝缘层5最终同步平坦化，得到的最终结构消除了“凹陷”(dishing)现象，如图6所示，有效提高了台阶高度均匀性。

之后，可以采用传统工艺继续后期制造。以M OS器件制造为例，可以包括沉积栅绝缘层、沉积栅极(伪栅极)堆叠、注入形成轻掺杂源漏区、沉积并刻蚀形成侧墙、注入形成重掺杂源漏区、沉积层间绝缘层、刻蚀层间绝缘层形成源漏接触开孔、在开孔内沉积金属形成源漏接触等。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims

1.一种浅沟槽隔离化学机械平坦化方法，包括：

在衬底上形成硬掩膜层；

光刻/刻蚀硬掩膜层形成硬掩膜图形；

以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽；

在硬掩膜层上以及浅沟槽内沉积绝缘层，其中不同区域内的绝缘层顶部存在高度差；

在绝缘层上形成共形的保护层；

化学机械平坦化绝缘层以及保护层，直至露出硬掩膜层。

2.根据权利要求1所述的方法，其中，硬掩膜层包括第一硬掩膜层和第二硬掩膜层。

3.根据权利要求2所述的方法，其中，第一硬掩膜层包括氧化物，第二硬掩膜层包括氮化物、氮氧化物。

4.根据权利要求2所述的方法，其中，第二硬掩膜层用作化学机械平坦化的停止层。

5.根据权利要求1所述的方法，其中，绝缘层包括氧化物、氮氧化物。

6.根据权利要求1所述的方法，其中，沉积绝缘层的方法包括LPCVD、PECVD、HDPCVD。

7.根据权利要求1所述的方法，其中，保护层包括氮化物。

8.根据权利要求7所述的方法，其中，形成保护层的方法包括，以LPCVD、PECVD、HDPCVD工艺在绝缘层上沉积氮化物。

9.根据权利要求7所述的方法，其中，形成保护层的方法包括，对绝缘层表面执行氮化、氮注入的表面处理工艺形成氮化物。