CN103346862B - 一种分级保护的片上网络数据传输装置及方法 - Google Patents

Abstract

本发明公开了一种分级保护的片上网络数据传输装置及方法，属于多核芯片技术领域。本发明的装置包括：数据编码单元，用于实现对数据包的全部数据进行容错编码；头保护单元，用于实现对头片的跳到跳保护；数据解码单元，用于实现对数据包的解码，并在错误数量超出所采用编码的纠错能力时请求端到端重传，从而实现对数据包的端到端保护。本发明同时公开了一种分级保护的片上网络数据传输方法，在数据包和片两个级别上进行可靠性保护，即分别对数据包进行端到端的保护和对头片进行跳到跳的保护，该方法可由前述装置实现。本发明在保证片上网络可靠性同时，实现了低功耗小延迟的数据传输。

Description

一种分级保护的片上网络数据传输装置及方法

技术领域

本发明涉及多核芯片技术领域,特别是一种分级保护的片上网络数据传输装置及方法。

背景技术

片上网络（Network-on-Chip,NoC）被广泛认为最有希望成为大规模多核芯片（multi-corechip）中的通信基础设施。

由于片上网络路由器缓存的限制，在片上网络中传输的包（packet）被分割成更小的单元----片（flit）进行传输。这些片又分为头片（headflit）和数据片（dataflit）。头片中包含该数据包的路由信息，即整个数据包的路由是由头片决定，数据片紧跟头片向目标节点移动。

然而各类软硬件错误（如单事件翻转即软错误、串扰等）可能导致片上网络的传输失败。例如，头片中的错误可能导致数据包无法到达正确的目标节点。因此，可靠性成为片上网络设计的关键技术之一。

通常做法主要分为两类：一种是依靠端到端（end-to-end）重传的解决方法，但是当错误率上升，重传带来的延迟开销将大大增加，严重影响片上网络的传输性能。另一种是对所有数据进行严格的跳到跳（hop-by-hop）保护，但是这种方法将导致路由器缓存开销大以及传输功耗的急剧上升。

发明内容

（一）要解决的技术问题

本发明所要解决的技术问题是，针对现有技术不足，提供一种分级保护的片上网络数据传输装置及方法，保证片上网络传输可靠性，同时降低传输功耗和延迟。

（二）技术方案

为解决上述技术问题，本发明所采用的技术方案是：一种分级保护的片上网络数据传输装置，包括网络接口和多个路由器，所述网络接口包括发送端网络接口和接收端网络接口，所述发送端网络接口内设有用于对数据包进行容错编码的数据编码单元和存储整个数据包以备端到端重传的重传缓存，所述数据编码单元输出端与所述重传缓存输入端连接；所述路由器包括交叉开关和用于对数据包的头片进行跳到跳保护的头保护单元，所述头保护单元的输出端与交叉开关输入端连接，所述交叉开关的输出端连接下一跳路由器或接收端网络接口的输入端；所述接收端网络接口内设有用于对编码后的数据包解码、并在错误数超出所采用编码所能容错的错误数时请求端到端重传的数据解码单元。

本发明的装置对数据包（packet）和片（flit）两级分别保护。对于数据包级别，实现所述发送端网络接口到所述接收端网络接口的端到端（end-to-end）保护；对于片级别，实现针对头片（headflit）的每一跳所述路由器或所述网络接口的跳到跳（hop-by-hop）保护。

所述发送端网络接口发送的数据包经路由器后传递到所述接收端网路接口，所述发送端网络接口内设有用于对数据包进行容错编码的数据编码单元和存储整个数据包以备端到端重传的重传缓存；所述路由器包括交叉开关和用于对编码后的数据包的头片进行跳到跳的保护、容忍传输线上串扰和存储器中软错误在头片中导致错误的头保护单元，所述头保护单元的输出端与交叉开关输入端连接，所述交叉开关的输出端连接下一跳路由器或接收端网络接口的输入端；所述接收端网络接口内设有用于对编码后的数据包解码、并在错误数超出所采用编码所能容错的错误数时请求端到端重传的数据解码单元。

所述数据编码单元对数据进行编码，并为数据包加入头片。在发送数据包到路由器的同时，将其保存至重传缓存以备端到端重传。

所述头保护单元包括三次采样模块、先进先出缓存和多数投票模块。所述三次采样模块包括三个寄存器、两个多路选择器、三次采样控制器，所述三个寄存器均与第一多路选择器连接，第一多路选择器与第二多路选择器连接，第一寄存器接收芯片的时钟信号，第二寄存器通过第一小时延元件接收芯片的时钟信号，第三寄存器通过所述第一小时延元件和第二小时延元件接收芯片的时钟信号；所述小时延元件由两个非门（反相器）串联而成。所述三次采样控制器的输出端与所述第一多路选择器、第二多路选择器连接并控制其选通路数。上一跳节点的数据包分为三路，第一路数据片传入第二多路选择器，第二路头片送入所述第一、第二、第三寄存器中，第三路所有片类型标志位送入所述三次采样控制器。所述第二多路选择器与所述先进先出缓存连接。所述多数投票模块包括三个寄存器、投票裁决比较器、第三多路选择器、多数投票控制器。第四寄存器接入投票裁决比较器，第五寄存器接入所述第四寄存器和投票裁决比较器之间，第六寄存器接入所述第五寄存器和投票裁决比较器之间。所述先进先出缓存传递的数据包分为三路：第一路为数据片直接传入第三多路选择器，第二路头片送入所述第四寄存器，第三路所有片的类型标志位送入所述多数投票控制器。所述第四寄存器、第五寄存器、第六寄存器、多数投票控制器的输入时钟信号均为所采用芯片的时钟信号。所述多数投票控制器与所述第三多路选择器连接并控制其选通路数；所述第三多路选择器的输出和所述多数投票控制器输出的使能信号接入交叉开关；其中所述上一跳节点为发送端网络接口或路由器。

所述数据解码单元为数据解码器，实现对数据包的解码与纠错。

利用所述传输装置对片上网络数据传输的分级保护方法为：

1）发送端网络接口接收到发送端芯核需要发送的数据包后，对数据包进行容错编码，并将编码后的数据包切分为多个数据片；

2）为编码后的数据包加上包含整个数据包路由信息的头片；

3）发送端网络接口向下一跳节点请求发送加上头片的数据包，并在发送后将数据包暂存，以备端到端重传；

4）本节点路由器接收到上一跳节点（路由器或发送端网络接口）传输请求后，判断请求传输的数据片是否为头片，若是，进入5）；若否，则请求传输的数据片直接经第二多路选择器、先进先出缓存、第三多路选择器传输到下一跳节点，若下一跳节点为接收端网络接口，则跳到8）；

5）在三个连续时钟周期将本节点路由器三次采样模块的三个寄存器中的头片分别送入先进先出缓存；

6）本节点路由器在三个连续的时钟周期将上述三个头片备份分别读入多数投票模块的三个寄存器；

7）对多数投票模块的三个寄存器中的头片按位进行多数投票，裁决后的头片进入交叉开关进一步交换至下一跳节点，从而实现头片的跳到跳保护；

8）接收端网络接口接收到上一跳路由器传输的数据包后，对该数据包进行解码，若解码检测出的错误数在所采用容错编码的容错能力范围之内，则将纠错后的正确数据包传送给接收端芯核；若解码检测出的错误数超出了所用容错编码的容错能力，则请求发送端网络接口重传该数据包，从而实现数据包的端到端保护。

所述步骤1）中，采用循环冗余编码或汉明编码对数据包进行容错编码。

（三）有益效果

从上述技术方案可以看出，本发明所具有以下有益效果：

1、利用本发明提供的对数据包头片进行跳到跳（hop-by-hop）保护的装置及方法，能有效地容忍数据包头片在传输过程中出现的错误，保证数据包能够正确的路由至目标端，从而保证了片上网络的可靠性数据传输。

2、利用本发明提供的对数据包的数据包进行端到端（end-to-end）的保护装置及方法，大大降低了片上网络每跳保护所带来的延迟和功耗开销。

3、利用本发明提供的对传输数据包不同包片分级保护的装置和方法，在保证可靠性的前提下，减少对非头片的频繁操作，从而显著减少传输延迟和功耗开销，适用于未来多核芯片的通信基础设施。

附图说明

图1为本发明一实施例装置结构示意图，其中：→表示跳到跳头片保护；表示端到端数据包保护与重传；

图2为本发明头保护单元结构示意图；

图3为本发明所使用的头保护单元中，三次采样控制器的一种逻辑电路结构；

图4为本发明所使用的头保护单元中，三次采样控制器的方法流程图；

图5为本发明所使用的头保护单元中，多数投票控制器的一种逻辑电路结构；

图6为为本发明所使用的头保护单元中，多数投票控制器的方法流程图；

图7为本发明片上网络分级保护方法的流程图。

具体实施方式

如图1所示，本发明一实施例以Mesh2x2的网络拓扑结构为例进行说明。该装置实现的功能是：头片（headflit）的跳到跳（hop-by-hop）保护以及数据包端到端（end-to-end）保护。该装置包括数据编码单元、头保护单元和数据解码单元。其中，数据编码单元和数据解码单元分别位于发送端的网络接口和接收端的网络接口中，用于实现对数据包进行容错编码和解码，并在错误数超出容错编码的纠错能力时进行端到端重传数据包。重传数据包存储在发送端网络接口的重传缓存中。头保护单元位于片上网络的路由器中，用于实现对数据包头片在每个路由器以及路由器之间传输的保护。头保护单元位于路由器中的交叉开关之前，其输出由交叉开关连接到头片中路由信息所指定的下一个路由器入口或接收端网络接口。

图2为头保护单元结构图。头保护单元包括三次采样模块、先进先出缓存和多数投票模块，实现对数据包头片的保护：

所述三次采样模块包括三个寄存器（R1、R2、R3）,两个多路选择器（MUX1、MUX2）、三次采样控制器，所述三个寄存器R1、R2、R3都与第一多路选择器MUX1连接，第一多路选择器MUX1与第二多路选择器MUX2连接，第一寄存器R1直接采用芯片时钟信号clk，第二寄存器R2采用所述芯片时钟信号clk经过第一小时延元件（图2中的δ）之后的时钟信号，第三寄存器R3采用所述芯片时钟信号clk经过第一小时延元件和第二小时延元件之后的时钟信号。所述小时延元件由两个非门（即反相器）串联而成。所述三次采样控制器与所述第一多路选择器MUX1、第二多路选择器MUX2连接，控制所述第一多路选择器MUX1、第二多路选择器MUX2的选通路数；上一跳节点的数据包分为三路，第一路数据片传入第二多路选择器，第二路头片送入所述第一、第二、第三寄存器中，第三路所有片类型标志位送入所述三次采样控制器中。所述第二多路选择器与所述先进先出缓存连接。三次采样控制器控制数据片经过第二多路选择器MUX2旁路该三次采样模块。

所述先进先出缓存由一组寄存器组成，实现所有包片（flit）的先进先出存储与管理，并向多数投票模块产生发送请求。

所述多数投票模块包括三个寄存器（R4、R5、R6）、投票裁决比较器、第三多路选择器MUX3、多数投票控制器。第四寄存器R4接入投票裁决比较器，第五寄存器R5接入所述第四寄存器R4和投票裁决比较器之间，第六寄存器R6接入所述第五寄存器R5和投票裁决比较器之间；所述先进先出缓存传递的数据包分为三路：第一路数据片直接传入第三多路选择器MUX3，第二路头片送入所述第四寄存器R4，第三路所有片类型标志位送入所述多数投票控制器。所述第四寄存器R4、第五寄存器R5、第六寄存器R6接入芯片的时钟信号。将头片在先进先出缓存中的三个备份分别读入三个寄存器（R4、R5、R6）。所述多数投票控制器与所述第三多路选择器MUX3连接，控制所述第三多路选择器MUX3的选通路数；所述第三多路选择器的输出和所述多数投票控制器输出的使能信号enable接入交叉开关；对这三个寄存器中的内容进行投票裁决，投票裁决结果通过多路选择器MUX3传送至交叉开关。这些多路选择器和投票裁决由多数投票控制器控制。

所述三次采样控制器是一组逻辑电路，图3为其一种实现结构。其中flit类型标志位为分别用“1”、“0”表示头片和数据片，flit类型标志位与高电平（逻辑1）经第一与门AND1后控制第二多路选择器MUX2的选通，时钟脉冲计数部分经第二与门AND2和第三与门AND3后，与第一与门AND1的输出共同控制选择第一多路选择器MUX1。时钟脉冲计数在flit类型标志为“1”时开始计数，最大计数为二进制“11”，即第一个时钟脉冲时将头片读入第一、第二、第三寄存器R1、R2、R3，随后的三个时钟周期中，时钟脉冲计数输出为二进制“01”、“10”、“11”时，分别控制第一多路选择器MUX1选通第“0”“1”“2”路，即分别输出第一、第二、第三寄存器R1、R2、R3的头片。

所述三次采样控制器实现的方法流程如图4所示。当检测到上一跳节点（路由器或发送端网络接口）的连接控制线有发送请求时，根据flit类型标志位判断当前flit是否为头flit，如果不是则选通第二多路选择器MUX2的“0”路，将该数据flit直接传送至先进先出缓存。如果当前flit为头flit，则控制选通第二多路选择器MUX2的“1”路，并在随后的三个连续时钟周期（clk+1、clk+2、clk+3）将三个寄存器（R1、R2、R3）中的内容分别送入先进先出（FIFO）缓存。

所述多数投票控制器是一组逻辑电路，图5为其一种实现结构。其中flit类型标志为分别用“1”、“0”表示头片和数据片，flit类型标志与高电平（逻辑1）经第四与门AND4后控制第三多路选择器MUX3的选通；当flit类型标志为“1”时就触发时钟脉冲计数的计数，时钟脉冲计数经第五与门AND5输出为“11”即第三个时钟脉冲时，使能信号enble为高电平即逻辑“1”，第三多路选择器MUX3选择“1”路即输出投票裁决比较器的结果。

所述多数投票控制器的实现的方法流程如图6所示。当flit类型标志位为非头片时，多数投票控制器选通多路选择器MUX3的“0”路，将数据flit直接传送至交叉开关。若flit类型标志位为头flit时，多数投票控制器在三个连续的时钟周期让三个头片的备份分别读入三个寄存器（R4、R5、R6）。然后经过投票裁决比较器按位进行多数投票，得到最终裁决后的值。例如，假设R4、R5、R6中的值分别为10101010、11101010、10101000，投票裁决的结果则为10101010，即R5、R6中分别有一位出错了。最后，选通第三多路选择器MUX3的“1”路，让裁决后的头片进入交叉开关，进一步交换至下一跳节点（路由器或接收端网络接口）。

图3和图5分别是三次采样控制器和多数投票控制器一种实现结构，根据图4和图6的实现方法流程，三次采样控制器和多数投票控制器也可以采用其他结构形式的逻辑电路实现相应的功能。

图7为本发明的方法流程图。该方法使用了跳到跳保护和端到端保护策略对需要传输的数据包进行不同层次的保护。具体包括以下步骤：

步骤1：发送端网络接口接收到发送端芯核（core）需要发送的数据包（packet）后，（1）对该数据包进行容错编码，编码可选循环冗余编码或汉明编码等；（2）将数据包切分为多个数据片（dataflit）；（3）为数据包加上头片（headflit），头片包含整个数据包的路由等关键信息；（4）向所连接的路由器请求发送，并在发送后将数据暂存以备端到端重传。

步骤2：路由器接收到上一跳路由器或发送端网络接口传输请求后，（1）若请求传输的是头flit（根据每个flit中的类型标志位判断flit类型），则在路由器上进行三模冗余保护，所采用的保护方法包括：针对传输线串扰导致错误的三次采样、对先进先出缓存中可能的软错误共同进行的多数投票。从而实现头片的跳到跳保护；（2）若请求传输的是数据flit，则经旁路之间绕过路由器中上述保护过程。

步骤3：接收端网络接口接收到上一跳路由器传输的数据包后，对该数据包进行解码，（1）若解码检测出的错误数在所采用编码的纠错能力范围之内，则将纠错后的正确数据传送给接收端芯核；（2）若解码检测出的错误数超出了所采用编码的纠错能力，则请求发送端重传该数据包。从而实现数据包的端到端保护。

表1为本发明提供的片上网络的性能与开销结果。实验采用Mesh8x8网络拓扑，每比特数据在网络传输过程中出现错误的概率为0.1%。

表1本发明方法与其它方法的性能与开销的比较

从表1中可以看出，本发明方法的平均功耗只接近跳到跳方法的一半，而平均延迟只有端到端方法的一半。因此，在保证同样可靠性时，本发明方法的功耗和延迟均达到优化效果。

Claims (4)

1.一种分级保护的片上网络数据传输装置，包括网络接口和路由器，所述网络接口包括发送端网络接口和接收端网络接口，其特征在于，所述发送端网络接口内设有用于对数据包进行容错编码的数据编码单元和存储整个数据包以备端到端重传的重传缓存，所述数据编码单元输出端与所述重传缓存输入端连接；所述路由器包括交叉开关和用于对数据包的头片进行跳到跳保护的头保护单元，所述头保护单元的输出端与交叉开关输入端连接，所述交叉开关的输出端连接下一跳路由器或接收端网络接口的输入端；所述接收端网络接口内设有用于对编码后的数据包解码、并在错误数超出所采用编码所能容错的错误数时请求端到端重传的数据解码单元。

2.根据权利要求1所述的分级保护的片上网络数据传输装置，其特征在于，所述头保护单元包括三次采样模块、先进先出缓存和多数投票模块：

所述三次采样模块包括三个寄存器、两个多路选择器、一个三次采样控制器；所述三个寄存器均与第一多路选择器连接，第一寄存器的时钟信号为芯片时钟信号，所述芯片时钟信号通过第一小时延元件接入第二寄存器，所述芯片时钟信号依次通过第一小时延元件、第二小时延元件接入第三寄存器，小时延元件由做为第一小时延元件的一个非门和做为第二小时延元件的一个非门串联组成；所述三次采样控制器的输入为所述芯片时钟信号、包片的类型标志位，所述三次采样控制器的输出端与第一多路选择器、第二多路选择器连接；上一跳节点的数据包分为三路，第一路数据片传入第二多路选择器，第二路头片送入所述第一、第二、第三寄存器中，第三路所有包片的类型标志位接入所述三次采样控制器中；所述第二多路选择器的输出与所述先进先出缓存连接；其中所述上一跳节点为发送端网络接口或路由器；

所述多数投票模块包括三个寄存器、一个投票裁决比较器、第三多路选择器、多数投票控制器；所述先进先出缓存传送的数据包分为三路：第一路数据片直接传入所述第三多路选择器，第二路头片送入第四寄存器，第三路所有数据片的类型标志位接入所述多数投票控制器；第五寄存器接入所述第四寄存器和投票裁决比较器之间，第六寄存器接入所述第五寄存器和投票裁决比较器之间，所述第四寄存器、第五寄存器、第六寄存器、多数投票控制器的输入时钟信号为所述芯片时钟信号，所述第四寄存器、第五寄存器、第六寄存器的输出端均与投票裁决比较器相连；所述多数投票控制器与所述第三多路选择器连接，所述第三多路选择器的输出和所述多数投票控制器输出的使能信号接入交叉开关。

3.利用权利要求1或2所述的分级保护的片上网络数据传输装置对片上网络数据传输的保护方法，其特征在于，该方法为：

1)发送端网络接口接收到发送端芯核需要发送的数据包后，对数据包进行容错编码，并将编码后的数据包切分为多个数据片；

2)为编码后的数据包加上包含整个数据包路由信息的头片；

3)发送端网络接口向下一跳节点请求发送加上头片的数据包，并在发送完毕后将数据包暂存，以备端到端重传；

4)本节点路由器接收到上一跳节点传输请求后，判断请求传输的片是否为头片，若是，进入5)；若否，则请求传输的数据片直接经第二多路选择器、先进先出缓存、第三多路选择器传输到下一跳节点，若下一跳节点为接收端网络接口，则跳到8)；

5)在三个连续时钟周期将本节点路由器三次采样模块的三个寄存器中的头片分别送入先进先出缓存；

6)本节点路由器多数投票控制器在三个连续的时钟周期将存储在先进先出缓存中的三份头片分别读入多数投票模块的三个寄存器；

7)投票裁决比较器对多数投票模块的三个寄存器中的头片按位进行多数投票，裁决后的头片进入交叉开关进一步交换至下一跳节点，从而实现头片的跳到跳保护；

8)接收端网络接口接收到上一跳路由器传输的数据包后，对该数据包进行解码，若解码检测出的错误数在所采用容错编码的容错能力范围之内，则将纠错后的正确数据包传送给接收端芯核；若解码检测出的错误数超出了所用容错编码的容错能力，则请求发送端网络接口重传该数据包，从而实现数据包的端到端保护。

4.根据权利要求3所述的片上网络数据传输的保护方法，其特征在于，所述步骤1)中，采用循环冗余编码或汉明编码对数据包进行容错编码。