CN103325790A - 只读记忆体及其制造方法 - Google Patents
只读记忆体及其制造方法 Download PDFInfo
- Publication number
- CN103325790A CN103325790A CN2012100728382A CN201210072838A CN103325790A CN 103325790 A CN103325790 A CN 103325790A CN 2012100728382 A CN2012100728382 A CN 2012100728382A CN 201210072838 A CN201210072838 A CN 201210072838A CN 103325790 A CN103325790 A CN 103325790A
- Authority
- CN
- China
- Prior art keywords
- concentration district
- read
- substrate
- doping concentration
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000002019 doping agent Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 238000003860 storage Methods 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 49
- 238000004088 simulation Methods 0.000 description 29
- 238000002474 experimental method Methods 0.000 description 24
- 230000008859 change Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是有关于一种只读记忆体及其制造方法。该只读记忆体,包括基底、源极区与漏极区、电荷储存结构、栅极和局部极端掺杂区。上述源极区与漏极区设置于基底中、电荷储存结构位于源极区与漏极区之间的基底上、栅极则设置于电荷储存结构上。局部极端掺杂区是位于源极区与漏极区之间的基底内,且所述局部极端掺杂区包括一低掺杂浓度区以及至少一高掺杂浓度区。高掺杂浓度区设置于源极区与漏极区中之一与低掺杂浓度区之间,其中高掺杂浓度区的掺杂浓度要比低掺杂浓度区的掺杂浓度高3倍以上。本发明还提供了一种只读记忆体的制造方法。
Description
技术领域
本发明涉及一种只读记忆体,特别是涉及一种抑制第二位元效应(2ndbit effect)的只读记忆体及其制造方法。
背景技术
具有电荷储存结构作为资料储存型态的只读记忆体(read onlymemory)是目前常见的非挥发性记忆体。一个只读记忆体的结构包含一被储存甚至捕捉电荷特性的结构层,如ONO(oxide-nitride-oxide)层。如采用局部化的电荷捕捉结构来储存电荷,能允许每一个记忆胞中可以有两个分离的电荷位元,而形成所谓的单记忆胞二位元(2bits/cell)储存的记忆体。
为了判断一个二位元储存的记忆体两侧的实际上分离的电荷,而采用逆向读取。逆向读取代表借着将读取偏压施加于源极端,以感测在漏极侧接面上的电荷来完成读取操作;反之亦然。如果源极侧接面上有电荷,则读取偏压需要够高,才能够阻挡源极侧接面上的电荷的影响。
然而,在操作二位元储存的记忆体时,同一记忆胞的两个位元彼此仍然会互相影响而产生问题。因此,若是记忆胞的一侧已储存一位元,则在对记忆胞的另一侧进行读取时,使得原先应该为高电流的部分会有电流下降的情形,即所谓第二位元效应。也就是说,当对记忆胞进行读取操作时,原先已经存在的位元会对记忆胞造成影响,而使能障提高,并导致读取的临界电压(Vt)升高。在此情况下,就容易造成读取错误。
第二位元效应不仅会导致元件操作上的困难,甚至会造成元件的可靠度降低。并且,因为第二位元效应减少了读取感应裕度(sense margin)及操作左右位元的临界电压空间(Vt window),使得多阶记忆体的操作更加困难。
由此可见,上述现有的只读记忆体及其制造方法在产品结构、制造方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品及方法又没有适切的结构及方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的只读记忆体及其制造方法,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明目的在于,克服现有的只读记忆体存在的缺陷,而提供一种新的只读记忆体,所要解决的技术问题是使其能够降低第二位元效应,非常适于实用。
本发明的另一目的在于,克服现有的只读记忆体制造方法存在的缺陷,而提供一种新的只读记忆体的制造方法,所要解决的技术问题是使其能够制作受第二位元效应影响小的记忆体,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种只读记忆体,其包括基底、源极区与漏极区、电荷储存结构、栅极和局部极端掺杂区。上述源极区与漏极区设置于基底中、电荷储存结构位于源极区与漏极区之间的基底上、栅极则设置于电荷储存结构上。局部极端掺杂区是位于源极区与漏极区之间的基底内,且所述局部极端掺杂区包括一低掺杂浓度区以及至少一高掺杂浓度区。高掺杂浓度区设置于源极区与漏极区中之一与低掺杂浓度区之间,其中高掺杂浓度区的掺杂浓度要比低掺杂浓度区的掺杂浓度高3倍以上。上述高掺杂浓度区与低掺杂浓度区为同一导电型态。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的只读记忆体,其中所述的高掺杂浓度区的掺杂浓度要比低掺杂浓度区的掺杂浓度高10倍以下。
前述的只读记忆体,其中所述的基底的掺杂浓度比低掺杂浓度区的掺杂浓度高3倍至10倍。
前述的只读记忆体,其中所述的高掺杂浓度区包含两个掺杂区,分别位于源极区与低掺杂浓度区之间和漏极区与低掺杂浓度区之间。
前述的只读记忆体,其中所述的低掺杂浓度区与电荷储存结构直接接触。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种只读记忆体的制造方法,其包括在一基底内形成与其表面相隔一距离的井区,并在基底上形成一电荷储存结构,再在电荷储存结构上形成一栅极。然后,在电荷储存结构两侧的基底内形成一源极区与一漏极区。在源极区与漏极区之间的基底内形成一局部极端掺杂区,其中所述局部极端掺杂区至少包括一低掺杂浓度区和至少一高掺杂浓度区,且高掺杂浓度区的掺杂浓度要比低掺杂浓度区的掺杂浓度高3倍以上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的只读记忆体的制造方法,其中形成上述井区的方法包括对基底植入一掺质,使其位于上述距离以外的基底内;或者,形成上述井区的方法包括对基底进行掺杂,然后对基底进行逆掺杂,以降低上述距离以内的基底内的掺杂浓度。
前述的只读记忆体的制造方法,其中形成上述局部极端掺杂区的方法包括对源极区与漏极区的边缘进行碳离子共植入或低温离子植入搭配热还原工艺,以形成上窄下宽的高掺杂浓度区。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明只读记忆体及其制造方法至少具有下列优点及有益效果:本发明的只读记忆体在通道区采用局部极端掺杂区的结构,所以能藉由掺杂浓度差异大的通道来降低第二位元效应对于元件操作上的影响。
综上所述,本发明是有关于一种只读记忆体及其制造方法。该只读记忆体,包括基底、源极区与漏极区、电荷储存结构、栅极和局部极端掺杂区。上述源极区与漏极区设置于基底中、电荷储存结构位于源极区与漏极区之间的基底上、栅极则设置于电荷储存结构上。局部极端掺杂区是位于源极区与漏极区之间的基底内,且所述局部极端掺杂区包括一低掺杂浓度区以及至少一高掺杂浓度区。高掺杂浓度区设置于源极区与漏极区中之一与低掺杂浓度区之间,其中高掺杂浓度区的掺杂浓度要比低掺杂浓度区的掺杂浓度高3倍以上。本发明还提供了一种只读记忆体的制造方法。本发明在技术上有显著的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种只读记忆体的示意图。
图2是模拟实验一的只读记忆体的示意图。
图3A是显示模拟实验一的只读记忆体的源极区、通道及漏极区的掺杂浓度变化的示意图。
图3B是显示模拟实验一的第二位元效应变化图。
图4是模拟实验二的只读记忆体的示意图。
图5A是显示模拟实验二的只读记忆体的局部极端掺杂区中的低掺杂浓度区的掺杂浓度变化的示意图。
图5B是显示模拟实验二的第二位元效应变化图。
图6是显示模拟实验三的第二位元效应变化图。
图7是显示模拟实验四的第二位元效应变化图。
图8A是显示模拟实验五的只读记忆体的局部极端掺杂区中的低掺杂浓度区的厚度变化的示意图。
图8B是显示模拟实验五的第二位元效应变化图。
图9是模拟实验六的只读记忆体的示意图。
图10是显示模拟实验六的第二位元效应变化图。
图11是模拟实验七的只读记忆体的示意图。
图12A是显示模拟实验七的电荷储存区的边缘和低掺杂浓度区的边缘之间的距离变化的示意图。
图12B是显示模拟实验七的第二位元效应变化图。
图13A是显示模拟实验八的电荷储存区的边缘和低掺杂浓度区的边缘之间的距离变化的示意图。
图13B是显示模拟实验八的第二位元效应变化图。
图14A至图14C是模拟实验九的只读记忆体的示意图。
图15是显示模拟实验九的第二位元效应变化图。
图16A至图16D是依照本发明的第二实施例的一种只读记忆体的制造流程剖面示意图。
100、1600、406:基底 102a、408a、1608:源极区
102b、408b、1608:漏极区 104、1604:电荷储存结构
106、1606:栅极 108、1610:局部极端掺杂区
110、412、1612:低掺杂浓度区 112、1614、404:高掺杂浓度区
114、1602:井区 200、400:只读记忆体
202、402:ONO层 204:位置
410:电荷储存区 1600a:表面
1618:字元线 1616:绝缘层
d1、d2:距离 W:宽度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的只读记忆体及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
图1是依照本发明的第一实施例的一种只读记忆体的示意图。
在图1中,只读记忆体包括基底100、源极区102a与漏极区102b、电荷储存结构104、栅极106和局部极端掺杂区108。在本文中,所谓的“局部极端掺杂区”是指具有掺杂浓度差异大于3倍以上的多个掺杂区构成的区域。至于局部极端掺杂区108是位于源极区102a与漏极区102b之间的基底100内,且所述局部极端掺杂区108包括一低掺杂浓度区110以及至少一高掺杂浓度区112。上述由多个掺杂区构成的局部极端掺杂区108内的掺杂浓度差异如大于3倍以上,与只有低掺杂浓度区110的相比,其第二位元效应能降低约0.66倍;反之,如果上述掺杂浓度差异没有大于3倍时,其第二位元效应降低程度不明显。上述源极区102a与漏极区102b设置于基底100中、电荷储存结构104位于源极区102a与漏极区102b之间的基底100上、栅极106则设置于电荷储存结构104上。
高掺杂浓度区112可选择只设置于源极区102a与低掺杂浓度区110之间、只设置于漏极区102b与低掺杂浓度区110之间;或者如图1所示,分别设置在源极区102a以及漏极区102b与低掺杂浓度区110之间。高掺杂浓度区112的掺杂浓度需比低掺杂浓度区110的掺杂浓度高3倍以上;譬如3倍~20倍;较佳是3倍以上且10倍以下。上述电荷储存结构104可为ONO层或其他适合的电荷储存层。
在本实施例中,高掺杂浓度区110是上窄下宽的区域,且高掺杂浓度区112与低掺杂浓度区110是同一导电型态,譬如高掺杂浓度区112与低掺杂浓度区110都是p型,而源极区102a以及漏极区102b都是n型。至于基底100内一般有井区114,其掺杂浓度(即基底100的掺杂浓度)例如比低掺杂浓度区110的掺杂浓度高3倍至10倍;换言之,基底100的掺杂浓度可等于或接近高掺杂浓度区112的掺杂浓度。
以下列举几个模拟实验。
模拟实验一
请参阅图2、图3A及图3B所示,图2是模拟实验一的只读记忆体的示意图。图3A是显示模拟实验一的只读记忆体的源极区、通道及漏极区的掺杂浓度变化的示意图。图3B是显示模拟实验一的第二位元效应变化图。模拟对象分别是具有局部极端掺杂区的只读记忆体(如图2)和不具有局部极端掺杂区的传统只读记忆体(对照例),且在图3A显示其源极区、通道及漏极区的掺杂浓度变化。在图2的只读记忆体200中,在ONO层202右侧的位置204已注入电荷,故模拟的实验是对ONO层202的另一侧进行读取时,估算有无局部极端掺杂区的记忆体的第二位元效应变化,结果显示于图3B。
由图3B可知具有局部极端掺杂区的只读记忆体能大幅降低第二位元效应。
模拟实验二
请参阅图4、图5A及图5B所示,图4是模拟实验二的只读记忆体的示意图。图5A是显示模拟实验二的只读记忆体的局部极端掺杂区中的低掺杂浓度区的掺杂浓度变化的示意图。图5B是显示模拟实验二的第二位元效应变化图。模拟对象是具有局部极端掺杂区的只读记忆体400(如图4),其中固定的参数为:Lg=0.08μm;Leff=0.057μm;
高掺杂浓度区404的掺杂浓度=基底406的掺杂浓度=2e18cm-3;
源极区408a以及漏极区408b的掺杂浓度=1e20cm-3;
变数是局部极端掺杂区中的低掺杂浓度区412的掺杂浓度,请见图5A显示的掺杂浓度变化是由比高掺杂浓度区404的掺杂浓度大的3.0e18cm-3到比高掺杂浓度区404的掺杂浓度小的1.0e16cm-3。
模拟结果请见下表一与图5B。
表一
由表一可得知,当浓度差大于3倍时,第二位元效应只有均匀浓度(即低掺杂浓度区412的浓度为2.0e18)的0.66倍。如果高掺杂浓度区404的掺杂浓度比低掺杂浓度区412的掺杂浓度没有高于3倍时,虽然第二位元效应也有缩小的趋势,但效果并没有这么明显。
上述结果同样可自图5B得到,而且当高掺杂浓度区404的掺杂浓度比低掺杂浓度区412的掺杂浓度高10倍以上,第二位元效应的变化逐渐变小,所以即便高掺杂浓度区404与低掺杂浓度区412之间的掺杂浓度差异更大,对于降低第二位元效应对记忆体的影响将趋向一致。
模拟实验三
请参阅图6所示,图6是显示模拟实验三的第二位元效应变化图。模拟对象基本上与图4的只读记忆体400一样,其中固定的参数为:Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度固定为1e17cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3;
电荷储存区410的宽度为而其右侧边缘与漏极区408b的左边缘切齐。
变数是局部极端掺杂区中的高掺杂浓度区与基底的掺杂浓度,且分别模拟1e18cm-3、2e18cm-3、3e 18cm-3的结果如图6,其中显示高掺杂浓度区的掺杂浓度变化对于降低第二位元效应对记忆体的影响不大,但是较低的掺杂浓度会影响Vpt(punch-through voltage)。
模拟实验四
请参阅图7所示,图7是显示模拟实验四的第二位元效应变化图。模拟对象基本上与图4的只读记忆体400一样,其中固定的参数为:Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度固定为1e17cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3;
电荷储存区410的宽度为而其右侧边缘与漏极区408b的左边缘切齐。
局部极端掺杂区中的高掺杂浓度区的掺杂浓度都比低掺杂浓度区的掺杂浓度高10倍。
变数是高掺杂浓度区与低掺杂浓度区的掺杂浓度,且分别模拟高掺杂浓度区的掺杂浓度为1e18cm-3、2e18cm-3、3e18cm-3的情形,结果显示于图7。
由图7可知,只要维持高、低掺杂浓度区的掺杂浓度比,就能得到类似的结果。
模拟实验五
请参阅图8A及图8B所示,图8A是显示模拟实验五的只读记忆体的局部极端掺杂区中的低掺杂浓度区的厚度变化的示意图。图8B是显示模拟实验五的第二位元效应变化图。模拟对象基本上与图4的只读记忆体400一样,其中固定的参数为:Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度为1e17cm-3;
高掺杂浓度区和基底的掺杂浓度都是2e18cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3;
变数是低掺杂浓度区的厚度,请见图8A显示的厚度变化是由至 模拟结果显示于图8B。由图8B可知,低掺杂浓度区的厚度在 之间,就具有能降低第二位元效应的效果。而且,因为从模拟结果来看当低掺杂浓度区的厚度大于的改善程度增加有限,所以低掺杂浓度区的厚度较佳是在之间。
模拟实验六
请参阅图9及图10所示,图9是模拟实验六的只读记忆体的示意图。图10是显示模拟实验六的第二位元效应变化图。模拟对象如图9的只读记忆体,其中固定的参数为:
Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度为1e17cm-3;
高掺杂浓度区和基底的掺杂浓度都是2e18cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3;
模拟实验七
请参阅图11、图12A及图12B所示,图11是模拟实验七的只读记忆体的示意图。图12A是显示模拟实验七的电荷储存区的边缘和低掺杂浓度区的边缘之间的距离变化的示意图。图12B是显示模拟实验七的第二位元效应变化图。模拟对象如图11的只读记忆体,其中固定的参数为:
Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度为1e17cm-3;
高掺杂浓度区和基底的掺杂浓度都是2e18cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3。
由于Lg为0.08μm时,电荷储存区410的边缘和低掺杂浓度区的边缘之间的距离为0时所对应的宽度W为所以由图12B可知,当源极区408a或漏极区408b和低掺杂浓度区的边缘之间的距离小于对降低第二位元效应有帮助,而电荷储存区的边缘对准低掺杂浓度区的边缘可得到最佳效果。
模拟实验八
请参阅图13A及图13B所示,图13A是显示模拟实验八的电荷储存区的边缘和低掺杂浓度区的边缘之间的距离变化的示意图。图13B是显示模拟实验八的第二位元效应变化图。模拟对象如模拟实验七的只读记忆体,其中不同仅在Lg为0.07μm、Leff=0.043μm。
由于Lg为0.07μm时,电荷储存区的边缘和低掺杂浓度区的边缘之间的距离为0时所对应的宽度为所以由图13B可知,当源极区408a或漏极区408b和低掺杂浓度区的边缘之间的距离小于对降低第二位元效应有帮助,而电荷储存区的边缘对准低掺杂浓度区的边缘可得到最佳效果。这样的结果与模拟实验七一样。
模拟实验九
参阅图14A至图14C及图15所示,图14A至图14C是模拟实验九的只读记忆体的示意图。图15是显示模拟实验九的第二位元效应变化图。
模拟对象如图14A至图14C的只读记忆体,其中固定的参数为:
Lg=0.08μm;Leff=0.057μm;
低掺杂浓度区的掺杂浓度为1e17cm-3;
高掺杂浓度区和基底的掺杂浓度都是2e18cm-3;
源极区及漏极区的掺杂浓度=1e20cm-3;
变数是局部极端掺杂区中的高、低掺杂浓度区与电荷储存区的关系。图14A是低掺杂浓度区两边有对称的高掺杂浓度区;图14B是低掺杂浓度区只有一边有不对称的单一高掺杂浓度区,且高掺杂浓度区与电荷储存区位于同一侧;图14C同样是低掺杂浓度区只有一边有不对称的单一高掺杂浓度区,但高掺杂浓度区是与电荷储存区位于不同侧。模拟结果显示于图15。
由图15可知,图14C的结构具有较佳的抑制第二位元效应的效果。
以上关于模拟实验二~九的只读记忆体示意图,如无特别标示都可参照图4的内容。
图16A至图16D是依照本发明的第二实施例的一种只读记忆体的制造流程剖面示意图。
请参阅图16A所示,在一基底1600内形成与其表面1600a相隔一距离d2的井区1602,其中井区1602的掺杂浓度比基底1600本质掺杂浓度高10倍以上。
以上工艺是直接对基底1600植入一掺质,使其位于距离d2以外的基底1600内,还可配合一般离子植入后进行的热处理。在其他实施例中,形成井区1602的方式还可以是对基底1600进行掺杂后,再对基底1600进行一次逆掺杂,以降低距离d2以内的基底1600内的掺杂浓度。也就是说,可以先对基底1600进行p型离子植入,再在距离d2以内的基底1600内进行n型离子植入。
接着请参阅图16B所示,在基底1600上形成电荷储存结构1604,再在电荷储存结构1604上形成栅极1606。电荷储存结构1604例如ONO层,而栅极1606例如多晶硅层。
然后请参阅图16C所示,在电荷储存结构1604之间的基底1600内形成源极区/漏极区1608。之后,在源极区/漏极区1608之间的基底1600内形成一局部极端掺杂区1610,其中所述局部极端掺杂区1610至少包括一低掺杂浓度区1612和至少一高掺杂浓度区1614,且高掺杂浓度区1614的掺杂浓度要比低掺杂浓度区1612的掺杂浓度高3倍以上。而高掺杂浓度区1614的制作譬如是对源极区/漏极区1608的边缘进行口袋布植工艺,以形成上窄下宽的高掺杂浓度区1614,其中所述口袋布植工艺例如碳离子共植入(Carbon co-implantation)或低温离子植入(Low temperature ionimplantation)搭配热还原工艺(Thermal reduction),以精确得到所需的高掺杂浓度区1614的掺杂轮廓(doping profile)。此时,井区1602的掺杂浓度例如比低掺杂浓度区1612的掺杂浓度高3倍至10倍。
最后可选择性地进行图16D的工艺,在源极区/漏极区1608表面形成绝缘层1616,并在整个基底1600上形成连接栅极1606的字元线1618。
基于上述,本发明的设计概念在于将只读记忆体的通道区,以多个掺杂浓度差异大的掺杂区构成局部极端掺杂区,并藉此降低第二位元效应对于元件操作上的影响。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种只读记忆体,其特征在于其包括:
一基底;
一源极区与一漏极区,设置于该基底中;
一电荷储存结构,位于该源极区与该漏极区之间的该基底上;
一栅极,设置于该电荷储存结构上;以及
一局部极端掺杂区,位于该源极区与该漏极区之间的该基底内,且该局部极端掺杂区包括:
一低掺杂浓度区;及
至少一高掺杂浓度区,设置于该源极区与该漏极区中之一与该低掺杂浓度区之间,其中
该至少一高掺杂浓度区的掺杂浓度要比该低掺杂浓度区的掺杂浓度高3倍以上,且该至少一高掺杂浓度区与该低掺杂浓度区为同一导电型态。
2.根据权利要求1所述的只读记忆体,其特征在于其中所述的至少一高掺杂浓度区的掺杂浓度要比该低掺杂浓度区的掺杂浓度高10倍以下。
3.根据权利要求1所述的只读记忆体,其特征在于其中所述的基底的掺杂浓度比该低掺杂浓度区的掺杂浓度高3倍至10倍。
4.根据权利要求1所述的只读记忆体,其特征在于其中所述的至少一高掺杂浓度区包含两个掺杂区,分别位于该源极区与该低掺杂浓度区之间和该漏极区与该低掺杂浓度区之间。
6.根据权利要求1所述的只读记忆体,其特征在于其中所述的低掺杂浓度区与该电荷储存结构直接接触。
8.一种只读记忆体的制造方法,其特征在于其包括以下步骤:
在一基底内形成一井区,该井区与该基底的表面相隔一距离;
在该基底上形成一电荷储存结构;
在该电荷储存结构上形成一栅极;
在该电荷储存结构两侧的该基底内形成一源极区与一漏极区;以及
在该源极区与该漏极区之间的该基底内形成一局部极端掺杂区,其中该局部极端掺杂区至少包括一低掺杂浓度区和至少一高掺杂浓度区,且该至少一高掺杂浓度区的掺杂浓度要比该低掺杂浓度区的掺杂浓度高3倍以上。
9.根据权利要求8所述的只读记忆体的制造方法,其特征在于其中形成该井区的方法包括:对该基底植入一掺质,使其位于该距离以外的该基底内、或形成该井区的方法包括:
对该基底进行掺杂;以及
对该基底进行逆掺杂,以降低该距离以内的该基底内的掺杂浓度。
10.根据权利要求8所述的只读记忆体的制造方法,其特征在于其中形成该局部极端掺杂区的方法包括:对该源极区与该漏极区的边缘进行碳离子共植入或低温离子植入搭配热还原工艺,以形成上窄下宽的该高掺杂浓度区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210072838.2A CN103325790B (zh) | 2012-03-19 | 2012-03-19 | 只读记忆体及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210072838.2A CN103325790B (zh) | 2012-03-19 | 2012-03-19 | 只读记忆体及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103325790A true CN103325790A (zh) | 2013-09-25 |
CN103325790B CN103325790B (zh) | 2016-03-30 |
Family
ID=49194449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210072838.2A Expired - Fee Related CN103325790B (zh) | 2012-03-19 | 2012-03-19 | 只读记忆体及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103325790B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040016950A1 (en) * | 2002-07-25 | 2004-01-29 | Chindalore Gowrishankar L. | Multi-bit non-volatile memory cell and method therefor |
US20070040211A1 (en) * | 2005-08-22 | 2007-02-22 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
CN101083286A (zh) * | 2006-06-01 | 2007-12-05 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
CN101087003A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
-
2012
- 2012-03-19 CN CN201210072838.2A patent/CN103325790B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040016950A1 (en) * | 2002-07-25 | 2004-01-29 | Chindalore Gowrishankar L. | Multi-bit non-volatile memory cell and method therefor |
US20070040211A1 (en) * | 2005-08-22 | 2007-02-22 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
CN101083286A (zh) * | 2006-06-01 | 2007-12-05 | 株式会社半导体能源研究所 | 非易失性半导体存储装置 |
CN101087003A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103325790B (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4964378B2 (ja) | 不揮発性半導体メモリ装置 | |
KR101759814B1 (ko) | 낮은 누설, 낮은 임계 전압, 스플릿 게이트 플래시 셀 동작 | |
CN102088000B (zh) | Eeprom的存储单元及其制造方法 | |
TWI536504B (zh) | 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣 | |
CN102130128A (zh) | 具有垂直双极注入器的dram存储器单元 | |
TW200605272A (en) | Single transistor dram cell with reduced current leakage and method of manufacture | |
CN102208416A (zh) | 半导体存储元件 | |
TW201306180A (zh) | 記憶體結構之製造方法 | |
CN103325790A (zh) | 只读记忆体及其制造方法 | |
US9559297B2 (en) | Vertical transistor for resistive memory | |
CN106158874B (zh) | 降低电压差的eeprom的操作方法 | |
CN113113415B (zh) | 浮栅型分栅闪存器件结构及其制作工艺 | |
TWI453869B (zh) | 唯讀記憶體及其製造方法 | |
CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
US8243492B2 (en) | One time programmable memory device and manufacturing method of one time programmable memory device | |
CN103928468B (zh) | 闪存结构 | |
CN204243039U (zh) | 一种具有单层多晶的eeprom | |
CN102194823B (zh) | 记忆体元件及其制造方法 | |
CN102842581A (zh) | 记忆体结构及其制造方法 | |
CN103077948B (zh) | 记忆体结构及其制造方法 | |
CN105870067A (zh) | P沟道快闪存储器的制作方法 | |
CN105990365B (zh) | 存储元件及其制造方法 | |
CN109103191A (zh) | 改善闪存单元擦除相关失效的工艺集成方法 | |
CN101834185B (zh) | 氮化物非易失只读存储器 | |
TWI455248B (zh) | 具有摻質停止層的動態隨機存取記憶體及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160330 |
|
CF01 | Termination of patent right due to non-payment of annual fee |