CN103311214A - 一种用于叠层封装的基板 - Google Patents

一种用于叠层封装的基板 Download PDF

Info

Publication number
CN103311214A
CN103311214A CN2013101763689A CN201310176368A CN103311214A CN 103311214 A CN103311214 A CN 103311214A CN 2013101763689 A CN2013101763689 A CN 2013101763689A CN 201310176368 A CN201310176368 A CN 201310176368A CN 103311214 A CN103311214 A CN 103311214A
Authority
CN
China
Prior art keywords
substrate
cavity
stacked package
dam
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101763689A
Other languages
English (en)
Inventor
孙晓峰
万里兮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2013101763689A priority Critical patent/CN103311214A/zh
Publication of CN103311214A publication Critical patent/CN103311214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明披露了一种用于叠层封装的基板，所述基板的表面包含凹陷的腔体，所述腔体包含一个以上。本发明提供的用于叠层封装的基板，在基板的一侧或两侧设置有凹陷的腔体，该腔体用来组装芯片。由于腔体内部与基板边缘存在一定的高度差，互连焊球设置基板边缘上，可以允许采用窄节距、小直径的互连焊球，从而能够提高两层封装单元之间的互连密度。

Description

一种用于叠层封装的基板
技术领域
本发明涉及三维封装中叠层封装的技术领域，特别涉及用于叠层封装中的基板。
背景技术
三维封装作为一种顺应消费类电子朝着高集成度、多功能化、小型化发展的封装形式得到了深入的研究，出现了芯片堆叠技术(stacked die)、叠层封装技术(package-on-package，PoP)、内置封装技术(package-in-package，PiP)、硅通孔(through silicon via，TSV)等多种实现形式，三维封装可以有效提高封装密度，节省PCB上的组装空间，可以满足消费类电子外观尺寸变化不大的情况下集成更多功能的要求。叠层封装是由下层封装单元与上层封装单元在垂直方向上进行堆叠从而组成一个新的封装整体，各个封装单元之间相对比较独立，同时能对其上下层封装器件进行单独测试，满足已知合格芯片（know good die，KGD）需求，有较高的器件封装良品率，能够大幅降低成本，且可靠性高，因此在三维封装中应用很广。
叠层封装技术经过近十年的发展已经相当成熟，传统的叠层封装是通过焊球互连的方式将上层封装与下层封装在垂直方向上堆叠在一起，但是由于下层封装有一定的高度，因此上下层封装之间的互连焊球的直径和节距受到限制，也对整个叠层封装体的引脚数、整体厚度等带来了影响。为了提高上下层封装之间的互连密度，人们进行了大量的研究，也设计出了许多新型的结构。美国专利US20080157326在上下层封装之间增加了一层中介层来提高互连密度，增加中介层相应的增加了工艺复杂度，在可靠性方面也容易出现问题，成本较高；日本M.Ishihara等提出一种采用金属互连柱的下层封装结构，通过控制金属互连柱的直径提高互连密度，并且比传统的焊球较高的可靠性，但是金属互连柱与塑封料的热匹配问题、高度控制等同样增加了封装的成本。另外，美国Amkor公司发明了过模通孔结构，但是由于互连金属柱位于塑封孔中，在增加工艺难度的同时难以适应传统返修工艺。因此需要研究新的增加叠层封装互连密度的方法，以克服前面的问题。
发明内容
本发明所要解决的技术问题是提供一种用于叠层封装的基板，解决了传统叠层封装中上下层封装之间互连密度受限的问题。
为解决上述技术问题，本发明提供了一种用于叠层封装的基板，所述基板的表面包含凹陷的腔体，所述腔体包含一个以上。
进一步地，所述腔体设置在所述基板的一侧或两侧。
进一步地，所述腔体用来组装芯片。
进一步地，所述腔体包含封闭的坝或不封闭的坝，所述坝是所述腔体的边缘。
进一步地，所述坝上设置有互连焊球。
进一步地，所述基板包含有机基板或者陶瓷基板。
进一步地，所述腔体的阶数包含一阶以上。
进一步地，所述基板在芯片组装完成后即可得到叠层封装中的单层封装单元。
进一步地，所述的单层封装单元能够进行两层以上堆叠。
本发明提供的用于叠层封装的基板，在基板的一侧或两侧设置有凹陷的腔体，该腔体用来组装芯片。由于腔体内部与基板边缘存在一定的高度差，互连焊球设置基板边缘上，可以允许采用窄节距、小直径的互连焊球，从而能够提高两层封装单元之间的互连密度。
附图说明
图1是本发明实施例提供的用于叠层封装的基板一侧有一阶腔体的基板结构示意图；
图2是本发明实施例提供的用于叠层封装的基板两侧均有一阶腔体的基板结构示意图；
图3是本发明实施例提供的用于叠层封装的基板一侧有二阶腔体的基板结构示意图；
图4是本发明实施例提供的用于叠层封装的基板中坝封闭情形下的基板结构示意图；
图5是本发明实施例提供的用于叠层封装的基板中芯片组装完成后作为叠层封装上层封装单元的结构示意图；
图6是本发明实施例提供的用于叠层封装的基板中芯片组装完成后作为叠层封装下层封装单元的结构示意图；
图7是本发明实施例提供的用于叠层封装的基板中2层叠层封装；
图8是本发明实施例提供的用于叠层封装的基板中3层叠层封装。
具体实施方式
下面结合本发明实施例中的附图，主要以一侧有一阶腔体的基板为例对本发明实施例中的技术方案进行清楚、完整的表达，所描述的实施例仅仅是本发明的一部分实施例。
图1至3，是本发明实施例提供的用于叠层封装的基板几种结构形式，依次分别是基板一侧有一阶腔体，两侧均有一阶腔体和一侧有二阶腔体。图4是本发明实施例提供的用于叠层封装的基板中坝封闭情形下的基板结构示意图。
本发明实施例提供的用于叠层封装的基板，可以是有机基板或者陶瓷基板，在基板一侧或两侧设有凹陷的腔体，该腔体用来组装芯片。基板包括承载板1、坝2、基板内部线路3、芯片组装焊盘4、互连焊盘9和承载板上焊盘10，整个结构由基板工艺实现，是一个整体，各个部分的尺寸、内部线路及基板表面焊盘的分布等根据组装芯片的不同而不同。
参考图5，芯片组装焊盘4分布在基板两侧，通过互连焊盘4，芯片一5和芯片二7可以组装到基板1上。组装工艺是传统的倒装焊或者打线工艺，组装所需的温度、时间等条件根据芯片自身的BGA球材料或者所需金属线的材料和直径等来确定。
组装顺序一般是先组装芯片二7并做塑封保护8，然后组装芯片一5并做塑封保护6。芯片组装完成后，在互连焊盘9上用常规植球工艺植互连焊球11，植球所需的回流温度、时间等工艺条件根据互连焊球11的材料来确定。以上步骤完成后即可得到叠层封装中上层单层封装单元，通过互连焊球11可以组装到其他封装体上，实现叠层封装。
参考图6，互连焊盘9和互连焊盘10分布在基板两侧，芯片组装、塑封保护等工艺步骤与实施例一同理，在互连焊盘9上植互连焊球11，即可得到叠层封装中的下层封装单元，其他封装体可以通过互连焊盘10组装到其上，实现叠层封装。
参考图7和9，单层封装单元的工艺步骤与实施例二同理，多个这种结构的单层封装单元在垂直方向上进行堆叠，可以实现2层、3层及更多层的叠层封装。
本发明实施例提供的用于叠层封装的基板，这种基板的一侧或者两侧有凹陷的一阶或者多阶腔体；围成腔体的坝可以是封闭的，也可以是不封闭，坝上分布有互连焊盘用以互连相邻的两层封装单元；基板两侧都可以用倒装焊、打线等工艺组装芯片，每侧的芯片可以是单层分布，也可以是叠层分布；芯片组装并进行塑封保护后即可得到叠层封装中的单层封装单元；多个这种结构得到的单层封装单元进行垂直方向上的堆叠，可以实现多层叠层封装结构。由于腔体内部与作为基板边缘的坝存在一定的高度差，互连焊球设置坝上，可以允许采用窄节距、小直径的互连焊球，从而能够提高两层封装单元之间的互连密度。同时由于坝是整个基板的一部分，在基板制作时一体完成，封装时不会增加额外的工艺步骤，成本低，可靠性高。另外，叠层封装不同层芯片之间的互连可以在这层基板上完成而不必通过母板完成，从而增加整个叠层封装体的有效输入输出端口，多个这种结构的封装单元在垂直方向上进行堆叠容易实现2层以上的叠层封装。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种用于叠层封装的基板，其特征在于，所述基板的表面包含凹陷的腔体，所述腔体包含一个以上。
2.如权利要求1所述的基板，其特征在于，所述腔体设置在所述基板的一侧或两侧。
3.如权利要求1所述的基板，其特征在于，所述腔体用来组装芯片。
4.如权利要求1至3任一项所述的基板，其特征在于，所述腔体包含封闭的坝或不封闭的坝，所述坝是所述腔体的边缘。
5.如权利要求4所述的基板，其特征在于，所述坝上设置有互连焊球。
6.如权利要求5所述的基板，其特征在于，所述基板包含有机基板或者陶瓷基板。
7.如权利要求5所述的基板，其特征在于，所述腔体的阶数包含一阶以上。
8.如权利要求5所述的基板，其特征在于，所述基板在芯片组装完成后即可得到叠层封装中的单层封装单元。
9.如权利要求8所述的基板，其特征在于，所述的单层封装单元能够进行两层以上堆叠。
CN2013101763689A 2013-05-14 2013-05-14 一种用于叠层封装的基板 Pending CN103311214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101763689A CN103311214A (zh) 2013-05-14 2013-05-14 一种用于叠层封装的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101763689A CN103311214A (zh) 2013-05-14 2013-05-14 一种用于叠层封装的基板

Publications (1)

Publication Number Publication Date
CN103311214A true CN103311214A (zh) 2013-09-18

Family

ID=49136267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101763689A Pending CN103311214A (zh) 2013-05-14 2013-05-14 一种用于叠层封装的基板

Country Status (1)

Country Link
CN (1) CN103311214A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024854A1 (zh) * 2015-08-13 2017-02-16 上海航天电子通讯设备研究所 一种基于铝基板的三维封装用垂直互连结构及其制备方法
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微***的陶瓷双面三维集成架构及封装方法
WO2019024813A1 (zh) * 2017-07-31 2019-02-07 华为技术有限公司 一种嵌入式基板
CN111816577A (zh) * 2020-05-15 2020-10-23 甬矽电子(宁波)股份有限公司 基板双面封装芯片的方法和基板双面封装芯片的结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US6172423B1 (en) * 1997-11-15 2001-01-09 Hyundai Electronics Industries Co., Ltd. Layer-type ball grid array semiconductor package and fabrication method thereof
US20020047214A1 (en) * 2000-10-16 2002-04-25 Yuichi Morinaga Multi-chip package-type semiconductor device
CN101159259A (zh) * 2007-11-09 2008-04-09 中国科学院上海微***与信息技术研究所 三维多芯片封装模块和制作方法
CN101436571A (zh) * 2007-11-16 2009-05-20 英飞凌科技股份有限公司 电器件和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US6172423B1 (en) * 1997-11-15 2001-01-09 Hyundai Electronics Industries Co., Ltd. Layer-type ball grid array semiconductor package and fabrication method thereof
US20020047214A1 (en) * 2000-10-16 2002-04-25 Yuichi Morinaga Multi-chip package-type semiconductor device
CN101159259A (zh) * 2007-11-09 2008-04-09 中国科学院上海微***与信息技术研究所 三维多芯片封装模块和制作方法
CN101436571A (zh) * 2007-11-16 2009-05-20 英飞凌科技股份有限公司 电器件和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024854A1 (zh) * 2015-08-13 2017-02-16 上海航天电子通讯设备研究所 一种基于铝基板的三维封装用垂直互连结构及其制备方法
WO2019024813A1 (zh) * 2017-07-31 2019-02-07 华为技术有限公司 一种嵌入式基板
CN108428672A (zh) * 2018-04-17 2018-08-21 中国电子科技集团公司第二十九研究所 超宽带射频微***的陶瓷双面三维集成架构及封装方法
CN111816577A (zh) * 2020-05-15 2020-10-23 甬矽电子(宁波)股份有限公司 基板双面封装芯片的方法和基板双面封装芯片的结构

Similar Documents

Publication Publication Date Title
KR102167599B1 (ko) 칩 스택 임베디드 패키지
JP5153099B2 (ja) 半導体素子埋め込み支持板の積層構造
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
US11791252B2 (en) Package-on-package semiconductor assemblies and methods of manufacturing the same
CN104037167A (zh) 半导体器件
US20150357307A1 (en) Chip stacked package structure and electronic device
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
TWI626726B (zh) 高密度晶片對晶片連接技術
CN102064159B (zh) 一种多模块封装组件
CN103367169A (zh) 超薄包埋模模块及其制造方法
KR20150127162A (ko) 비아-인에이블 패키지-온-패키지
KR20210082030A (ko) 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
CN109360808B (zh) 多层封装集成电路芯片的叠层集成电路封装结构
CN103311214A (zh) 一种用于叠层封装的基板
CN110828431A (zh) 一种用于三维扇出型封装的塑封结构
CN110783210A (zh) 一种两面封装的存储类产品封装结构及制造方法
US10896877B1 (en) System in package with double side mounted board
KR20070038798A (ko) 확장형 적층 반도체 패키지 및 이의 제조 방법
US9508690B2 (en) Semiconductor TSV device package for circuit board connection
US9589913B1 (en) Flip chip stacking utilizing interposer
US7659608B2 (en) Stacked die semiconductor device having circuit tape
KR20110138788A (ko) 적층형 반도체 패키지
JP2007266540A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150228

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150228

Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences

RJ01 Rejection of invention patent application after publication

Application publication date: 20130918

RJ01 Rejection of invention patent application after publication