CN103311133B - 一种功率半导体模块焊接前倒装工艺 - Google Patents
一种功率半导体模块焊接前倒装工艺 Download PDFInfo
- Publication number
- CN103311133B CN103311133B CN201310188011.2A CN201310188011A CN103311133B CN 103311133 B CN103311133 B CN 103311133B CN 201310188011 A CN201310188011 A CN 201310188011A CN 103311133 B CN103311133 B CN 103311133B
- Authority
- CN
- China
- Prior art keywords
- electrode
- power semiconductor
- semiconductor modular
- installation process
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
本发明提供了一种功率半导体模块焊接前倒装工艺,属于电力设备半导体器件技术领域。它解决了现有的工艺制作的产品质量低和成本高的问题。本功率半导体模块焊接前倒装工艺,具体步骤如下:先在底层放置支架,其支架上设有安装槽,在安装槽的第一层放置引出电极,第二层放置内部互连电极,第三层放置管芯或芯片,第四层防止绝缘片或DBC基片,第五层放置底板,每层放置的部件分别通过支架进行定位、支撑和固定。本倒装工艺能够提高功率半导体模块的生产率,并且生产的产品质量更好,成本更低。
Description
技术领域
本发明属于电力设备半导体器件技术领域,涉及一种功率半导体模块焊接前倒装工艺。
背景技术
大功率半导体模块在封装前要将底板、管芯或芯片、引出电极进行焊接,在焊接前要对底板、管芯或芯片、引出电极进行组装和固定。
国内外现有技术中都是采用正(顺)装工艺方法(如图2所示)来实现,所谓正(顺)装工艺方法,就是将底板放在底层5,在底板上叠加放置管芯3,再在管芯上叠加放置引出电极1。为了使管芯与底板绝缘,在其间要增加绝缘片或半导体的覆铜陶瓷基板DBC(Direct-Bond Copper)基片4;为了使各层之间进行焊接,又要在各层间增加焊片6、7、8、9,从而形成了多达九层的的正(顺)装工艺,但是这种正(顺)装工艺存在以下问题,第一、固定支架制造复杂,且固定困难,拆御困难,几乎不能完成组装;第二、层与层之间焊接点对准位置的准确性很差,导致器件性能一致性很差,不良品极高;第三、组装支架的复杂性导致组装工艺复杂,增加了组装时间,劳动生产率低下,不能实现流水线生产;第四,引出电极不能与芯片进行直接焊接,因而又要引入金属细丝进行过渡连接,不能一次性完成组装。综上所述,功率半导体模块焊接前正(顺)装方法,不能很好地解决功率半导体模块的批量生产问题,也不能很好地控制产品的质量和产品成本。
发明内容
本发明的目的是针对现有的技术存在上述问题,提出了一种功率半导体模块焊接前倒装工艺,该倒装工艺能够提高功率半导体模块的生产率,并且生产的产品质量更好,成本更低。
本发明的目的可通过下列技术方案来实现:一种功率半导体模块焊接前倒装工艺,所述的功率半导体模块包括底板、绝缘片或DBC基片、管芯或芯片、内部互连电极和引出电极,其特征在于,该倒装工艺的具体步骤如下:
步骤一、制作一个具有安装槽并通过安装槽对功率半导体模块中各部件进行支撑和固定的支架;
步骤二、将引出电极放置在支架的安装槽内并进行定位固定,所述的引出电极包括用于连接外接电路的引出极和用于与功率半导体模块中其他部件连接的焊接极,其引出极朝下***支架的安装槽中,焊接极朝上;
步骤三、将内部互连电极放置在引出电极上并由支架进行定位固定,其内部互连电极通过焊接片与引出电极的焊接极相连;
步骤四、将管芯或芯片放置在内部互连电极上,管芯或芯片通过焊接片和钼片与内部互连电极相连;
步骤五、将绝缘片或DBC基片放置在管芯或芯片上,并通过支架定位固定,其绝缘片或DBC基片通过焊接片与管芯或芯片相连;
步骤六、在绝缘片或DBC基片上放置底板,其底板通过焊接片与绝缘片或DBC基片相接,并由支架进行固定、支撑和定位。
该功率半导体模块焊接前倒装工艺改变了现有的组装工艺方式,采用先在底层放置支架,其支架上设有安装槽,在安装槽的第一层放置引出电极,第二层放置内部互连电极,第三层放置管芯或芯片,第四层防止绝缘片或DBC基片,第五层放置底板,每层放置的部件分别通过支架进行定位、支撑和固定,其定位精准,解决了现有组装工艺中,先将底板放置底层,再叠加放置绝缘片、管芯等部件,然后通过支架进行固定,其固定过程中容易造成层与层之间焊接点对准位置的准确性较差的问题,而本发明有效地解决了上述问题,并提高了产品的质量和生产。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤一中,所述的支架根据功率半导体模块结构的不同进行制作,用来支撑、固定和定位底板、绝缘片或DBC基片、管芯或芯片、内部互连电极和引出电极。该支架在功率半导体模块焊接结束后可以拆卸,以便取出焊接后的功率半导体模块。制作此支架的材料是一种不随温度变化而变形的合金,外形为长方体,内部型腔的形状尺寸依据对应的功率半导体模块结构制作。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤一中,所述支架上设置的安装槽为两边对称的阶梯型结构,其阶梯型结构共有四个阶层,两边阶梯型结构的第一阶层相连接形成一个凹槽,所述的四个阶层分别用于定位和支撑功率半导体模块中的各部件。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤二中,所述的引出电极设置有若干个,所述的引出电极***上述凹槽内,引出电极的长度高于凹槽。***凹槽中的引出电极不易活动,定位精准,组装简单,有利于与内部互连电极稳定连接,减少虚焊、假焊,提高产品焊接的可靠性。在功率半导体模块中引出电极根据模块功能的不同可设置多个。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤三中,所述的内部互连电极放置在安装槽的第二阶层上,所述的内部互连电极包括若干个电极和连接部,所述的若干个电极通过两边成直角的连接条与连接部连接,若干个电极以连接部为轴两两对称,连接部与其连接部两边连接的连接条的一条直角边形成一个门的形状并可套接于高于凹槽的引出电极上,其第二阶层的高度等于在电极上放置了管芯或芯片后的高度。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤四中,在放置管芯或芯片前先在内部互连电极的电极上放置钼片,再放置焊接片。钼片表面的浸润性,对粘着力起重要的作用,浸润性越好,粘着力越大,封接件的质量越好。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤四中,在内部互连电极上可放置多个管芯或芯片。放置管芯或芯片的个数是根据半导体模块的功能和模块的功率决定的。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤五中,所述的绝缘片或DBC基片放置在安装槽的第三阶层上并通过第三阶层进行定位和支撑。在底板与管芯或芯片之间放置绝缘片或DBC基片,可使得底板与管芯或芯片可靠地绝缘,提高产品的可靠性和质量性能。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤五中,所述的DBC基片包括铜箔图形面和非铜箔图形面,在进行放置时,其铜箔图形面朝下,通过焊接片与管芯或芯片相连,非铜箔图形面朝上,通过焊接片与底板相连。
在上述的功率半导体模块焊接前倒装工艺中,在所述步骤六中,所述的底板放置在安装槽的第四阶层上并通过第四阶层进行定位和支撑。
与现有技术相比,本功率半导体模块焊接前倒装工艺具有以下优点:
1、本发明的组装工艺步骤与现有技术中正装工艺完全相反,通过特制支架对功率半导体模块中的个部件进行定位、支撑和固定,实现了一次性组装,提高了定位的精准度,使得产品性能一致性非常好;采用本发明的技术使得组装工艺简单,整个组装工艺流程可以一次性完成,有利于工业化大批量生产。
2、通过本发明对功率半导体模块进行组装后,可以实现一次性焊接,提高了产品的质量和可靠性。
附图说明
图1是本发明的工艺组装图。
图2是现有技术的工艺组装图。
图中,1、支架;1a、安装槽;2、引出电极;2a、引出极;2b、焊接极;3、内部互连电极;3a、连接部;3b、电极;3c、连接条;4、管芯或芯片;5、绝缘片或DBC基片;6、底板;7、焊接片。
具体实施方式
以下是本发明的具体实施例并结合附图,对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例。
如图1所示,本功率半导体模块焊接前倒装工艺,其功率半导体模块包括底板6、绝缘片或DBC基片5、管芯或芯片4、内部互连电极3和引出电极2,该倒装工艺的具体步骤如下:步骤一、制作一个具有安装槽1a且通过安装槽1a对功率半导体模块中各部件进行支撑和固定的支架1;步骤二、将引出电极2放置在支架1的安装槽1a内并进行定位固定,引出电极2包括用于连接外接电路的引出极2a和用于与功率半导体模块中其他部件连接的焊接极2b,其引出极2a朝下***支架1的安装槽1a中,焊接极2b朝上;步骤三、将内部互连电极3放置在引出电极2上并由支架1进行定位固定,其内部互连电极3通过焊接片7与引出电极2的焊接极2b相连;步骤四、将管芯或芯片4放置在内部互连电极3上,管芯或芯片4通过焊接片7和钼片与内部互连电极3相连;步骤五、将绝缘片或DBC基片5放置在管芯或芯片4上,并通过支架1定位固定,其绝缘片或DBC基片5通过焊接片7与管芯或芯片4相连;步骤六、在绝缘片或DBC基片5上放置底板6,其底板6通过焊接片7与绝缘片或DBC基片5相接,并由支架1进行固定、支撑和定位。
具体来说,在步骤一中,支架1的结构根据功率半导体模块结构的不同而不同,根据需要组装的功率半导体模块的结构选用特制的支架1,通过特制的支架1可对底板6、绝缘片或DBC基片5、管芯或芯片4、内部互连电极3和引出电极2进行支撑、固定和定位。该支架1在功率半导体模块焊接结束后可以活动、拆卸,以便取出焊接后的功率半导体模块。制作该支架的材料是一种不随温度变化而变形的合金,外形为长方体,内部型腔的形状尺寸依据对应的功率半导体模块结构制作。
在本实施例中,该支架是一种适用于大功率超快恢复二极管模块的支架,此制作的支架1内部设置有安装槽1a,该安装槽1a为两边对称的阶梯型结构,其阶梯型结构共有四个阶层,两边阶梯型结构的第一阶层相连接形成一个凹槽,安装槽1a内的四个阶层分别用于定位和支撑功率半导体模块中的各部件,其第一阶层形成的凹槽用于放置引出电极2,引出电极2放入凹槽中后,其长度高于凹槽的高度;第二阶层用于放置内部互连电极3,其第二阶层的高度等于内部互连电极3放置了管芯或芯片4后的高度;第三阶层用于放置绝缘片或DBC基片5,其第三阶层的长度略大于绝缘片或DBC基片5的长度,高度与绝缘片或DBC基片5的厚度基本相等;第四层用于放置底板6,其第四层的长度略大于底板6的长度,高度与底板6的厚度基本相等。
在步骤二中,引出电极2设置有若干个,引出电极2***凹槽内,引出电极2的长度高于凹槽。***凹槽中的引出电极2不易活动,定位精准,组装简单,有利于与内部互连电极3稳定连接,减少虚焊、假焊,提高产品焊接的可靠性。在功率半导体模块中引出电极2根据模块功能的不同可设置多个。
作为优选,引出电极2包括用于连接内部互连的电极3b的短直边和用于连接外接电路的长直边,短直边与长直边连为一体,长直边上具有一段弯曲呈弧形的弧形边,其短直边与长直边相互垂直呈L形。采用此结构的引出电极2能够在热胀冷缩时减少引出电极2对半导体芯片的多余应力,使得功率半导体模块的产品质量提高。
步骤三中,内部互连电极3放置在安装槽1a的第二阶层上,内部互连电极3包括若干个电极3b和连接部3a,若干个电极3b通过两边成直角的连接条3c与连接部3a连接,若干个电极3b以连接部3a为轴两两对称,连接部3a与其连接部3a两边连接的连接条3c的一条直角边形成一个门的形状并可套接于高于凹槽的引出电极2上,其第二阶层的高度等于在电极3b上放置了管芯或芯片4后的高度。
该内部互连电极3采用纯铜材料制成。使用纯铜做成的内部互连电极代替金属细丝引线,实现了内部芯片与引出电极互连,其导电性和导热性远高于金属细丝,提高了功率半导体模块的可靠性。
在步骤四中,在放置管芯或芯片4前先在内部互连电极3的电极3b上放置钼片,再放置焊接片7。钼片表面的浸润性,对粘着力起重要的作用,浸润性越好,粘着力越大,封接件的质量越好。
在步骤四中,在内部互连电极3上可放置多个管芯或芯片4。放置管芯或芯片4的个数是根据半导体模块的功能和模块的功率决定的。
在步骤五中,绝缘片或DBC基片5放置在安装槽1a的第三阶层上并通过第三阶层进行定位和支撑。在底板6与管芯或芯片4之间放置绝缘片或DBC基片5,可使得底板6与管芯或芯片4可靠地绝缘,提高产品的可靠性和质量性能。
在步骤五中,DBC基片包括铜箔图形面和非铜箔图形面,在进行放置时,其铜箔图形面朝下,通过焊接片7与管芯或芯片4相连,非铜箔图形面朝上,通过焊接片7与底板6相连。
在步骤六中,底板6放置在安装槽1a的第四阶层上并通过第四阶层进行定位和支撑。
该功率半导体模块焊接前倒装工艺改变了现有的组装工艺方式,其具体组装步骤为:
将根据模块结构制作的支架1放置在底层,其具有安装槽1a的一面朝上,先将引出电极2***安装槽1a中的凹槽内,其与外接电路连接的引出极2a朝下***凹槽,与功率半导体模块的其他部件连接的焊接极2b朝上,***凹槽后,其长度高于凹槽,再在安装槽1a的第二阶层放置内部互连电极3,其内部互连电极3的连接部3a与连接在连接部3a两边的连接条3c的一条直角边形成一个门的形状并正好套接在引出电极2上,其内部互连电极3与引出电极2连接的部位通过焊接片7进行连接,管芯或芯片4放置在内部互连电极3的电极3b上,其管芯或芯片4根据半导体模块的共阴或共阳等特性结构选择阴极朝下还是阳极朝下,朝下的一面通过焊接片7、钼片放置在内部互连电极3的电极3b上,在此过程中,先放置钼片,再放置焊接片7;安装槽1a的第三阶层放置绝缘片或DBC基片5,放置的绝缘片或DBC基片5正好通过焊接片7与管芯或芯片4连接,在底板6与管芯或芯片4之间放置绝缘片或DBC基片5,可使得底板6与管芯或芯片4可靠地绝缘,若选用DBC基片,是将DBC基片的铜箔图形面朝下,通过焊接片7与管芯或芯片4相连,DBC基片的非铜箔图形面朝上;安装槽1a的第四阶层放置底板6,放置的底板6正好与第三阶层放置的绝缘片或DBC基片5通过焊接片7连接,其每层放置的部件分别通过支架1进行定位、支撑和固定,其定位精准,解决了现有组装工艺中,先将底板6放置底层,再叠加放置绝缘片、管芯等部件,然后通过支架1进行固定,其固定过程中容易造成层与层之间焊接点对准位置的准确性较差的问题,而本发明有效地解决了上述问题,并提高了产品的质量和生产。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了支架1、安装槽1a、引出电极2、引出极2a、焊接极2b、内部互连电极3、连接部3a、电极3b、连接条3c、管芯或芯片4、绝缘片或DBC基片5、底板6、焊接片7等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质;把它们解释成任何一种附加的限制都是与本发明精神相违背的。
Claims (10)
1.一种功率半导体模块焊接前倒装工艺,所述的功率半导体模块包括底板(6)、绝缘片或DBC基片(5)、管芯或芯片(4)、内部互连电极(3)和引出电极(2),其特征在于,该倒装工艺的具体步骤如下:
步骤一、制作一个具有安装槽(1a)并通过安装槽(1a)对功率半导体模块中各部件进行支撑和固定的支架(1);
步骤二、将引出电极(2)放置在支架(1)的安装槽(1a)内并进行定位固定,所述的引出电极(2)包括用于连接外接电路的引出极(2a)和用于与功率半导体模块中其他部件连接的焊接极(2b),其引出极(2a)朝下***支架(1)的安装槽(1a)中,焊接极(2b)朝上;
步骤三、将内部互连电极(3)放置在引出电极(2)上并由支架(1)进行定位固定,其内部互连电极(3)通过焊接片(7)与引出电极(2)的焊接极(2b)相连;
步骤四、将管芯或芯片(4)放置在内部互连电极(3)上,管芯或芯片(4)通过焊接片(7)和钼片与内部互连电极(3)相连;
步骤五、将绝缘片或DBC基片(5)放置在管芯或芯片(4)上,并通过支架(1)定位固定,其绝缘片或DBC基片(5)通过焊接片(7)与管芯或芯片(4)相连;
步骤六、在绝缘片或DBC基片(5)上放置底板(6),其底板(6)通过焊接片(7)与绝缘片或DBC基片(5)相接,并由支架(1)进行固定、支撑和定位。
2.根据权利要求1所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤一中,所述的支架(1)根据功率半导体模块结构的不同进行制作,用来支撑、固定和定位底板(6)、绝缘片或DBC基片(5)、管芯或芯片(4)、内部互连电极(3)和引出电极(2)。
3.根据权利要求1或2所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤一中,所述支架(1)上设置的安装槽(1a)为两边对称的阶梯型结构,其阶梯型结构共有四个阶层,两边阶梯型结构的第一阶层相连接形成一个凹槽,所述的四个阶层分别用于定位和支撑功率半导体模块中的各部件。
4.根据权利要求3所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤二中,所述的引出电极(2)设置有若干个,所述的引出电极(2)***上述凹槽内,引出电极(2)的长度高于凹槽。
5.根据权利要求1所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤三中,所述的内部互连电极(3)放置在安装槽(1a)的第二阶层上,所述的内部互连电极(3)包括若干个电极(3b)和连接部(3a),所述的若干个电极(3b)通过两边成直角的连接条(3c)与连接部(3a)连接,若干个电极(3b)以连接部(3a)为轴两两对称,连接部(3a)与其连接部(3a)两边连接的连接条(3c)的一条直角边形成一个门的形状并可套接于高于凹槽的引出电极(2)上,其第二阶层的高度等于在电极(3b)上放置了管芯或芯片(4)后的高度。
6.根据权利要求1所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤四中,在放置管芯或芯片(4)前先在内部互连电极(3)的电极(3b)上放置钼片,再放置焊接片(7)。
7.根据权利要求1或6所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤四中,在内部互连电极(3)上可放置多个管芯或芯片(4)。
8.根据权利要求1所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤五中,所述的绝缘片或DBC基片(5)放置在安装槽(1a)的第三阶层上并通过第三阶层进行定位和支撑。
9.根据权利要求1或8所述的功率半导体模块焊接前倒装工艺,其特征在于,在所述步骤五中,所述的DBC基片包括铜箔图形面和非铜箔图形面,在进行放置时,其铜箔图形面朝下,通过焊接片(7)与管芯或芯片(4)相连,非铜箔图形面朝上,通过焊接片(7)与底板(6)相连。
10.根据权利要求1所述的功率半导体模块焊接前倒装工艺,其特征在于,其特征在于,在所述步骤六中,所述的底板(6)放置在安装槽(1a)的第四阶层上并通过第四阶层进行定位和支撑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310188011.2A CN103311133B (zh) | 2013-05-20 | 2013-05-20 | 一种功率半导体模块焊接前倒装工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310188011.2A CN103311133B (zh) | 2013-05-20 | 2013-05-20 | 一种功率半导体模块焊接前倒装工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103311133A CN103311133A (zh) | 2013-09-18 |
CN103311133B true CN103311133B (zh) | 2015-11-04 |
Family
ID=49136210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310188011.2A Active CN103311133B (zh) | 2013-05-20 | 2013-05-20 | 一种功率半导体模块焊接前倒装工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103311133B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597063B1 (en) * | 1997-12-08 | 2003-07-22 | Kabushiki Kaisha Toshiba | Package for semiconductor power device and method for assembling the same |
CN102104010A (zh) * | 2009-12-22 | 2011-06-22 | 陈志恭 | 一种能提升绝缘电压VISO又能降低结壳热阻Rthjc的模块结构件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893358A (ja) * | 1981-11-30 | 1983-06-03 | Mitsubishi Electric Corp | 半導体装置 |
-
2013
- 2013-05-20 CN CN201310188011.2A patent/CN103311133B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6597063B1 (en) * | 1997-12-08 | 2003-07-22 | Kabushiki Kaisha Toshiba | Package for semiconductor power device and method for assembling the same |
CN102104010A (zh) * | 2009-12-22 | 2011-06-22 | 陈志恭 | 一种能提升绝缘电压VISO又能降低结壳热阻Rthjc的模块结构件 |
Also Published As
Publication number | Publication date |
---|---|
CN103311133A (zh) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104170086B (zh) | 半导体装置及半导体装置的制造方法 | |
US9922911B1 (en) | Power module with double-sided cooling | |
CN201781448U (zh) | 一种薄膜温差发电装置 | |
CN102593111B (zh) | Igbt模块及其制作方法 | |
CN103457151B (zh) | 一种高温硬焊料准连续半导体激光器巴条叠阵封装方法 | |
CN102768999B (zh) | 大功率整晶圆igbt封装结构 | |
CN102237636A (zh) | 多管串联半导体激光模块及其制造方法 | |
CN201466022U (zh) | 微型贴片二极管封装的引线框架与芯片连接结构 | |
CN202695428U (zh) | 一种igbt功率模块 | |
CN108417501A (zh) | 功率模块及其制备方法 | |
CN100435304C (zh) | 基于金属球压接互连技术的电力电子集成模块的制备方法 | |
CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
CN204834594U (zh) | 一种功率半导体器件 | |
CN111370991A (zh) | 一种绝缘型热沉的半导体激光器、叠阵阵列和水平阵列 | |
CN103311133B (zh) | 一种功率半导体模块焊接前倒装工艺 | |
CN107660308A (zh) | 用于借助于开孔接触件的电镀式连接来使组件电接触的方法和相应的组件模块 | |
CN105405837B (zh) | 高功率电子模块以及制造这样的模块的方法 | |
CN208570526U (zh) | 一种新型igbt焊接工装 | |
CN113629045B (zh) | 三相逆变功率模块的增材制造工艺 | |
CN101582414A (zh) | 功率端子直接键合的功率模块 | |
CN111151838A (zh) | 一种功率半导体模块内部覆铜陶瓷基板的焊接工装及方法 | |
CN202013900U (zh) | 一种有基座的led封装结构 | |
CN115188722A (zh) | 一种用于半导体芯片封装的结构 | |
CN113871363A (zh) | 功率模块及封装功率模块的方法 | |
CN110391215B (zh) | 功率模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |