CN103296090A - 一种金属氧化物薄膜晶体管及其制备方法 - Google Patents
一种金属氧化物薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103296090A CN103296090A CN2013101652046A CN201310165204A CN103296090A CN 103296090 A CN103296090 A CN 103296090A CN 2013101652046 A CN2013101652046 A CN 2013101652046A CN 201310165204 A CN201310165204 A CN 201310165204A CN 103296090 A CN103296090 A CN 103296090A
- Authority
- CN
- China
- Prior art keywords
- grid
- metal oxide
- layer
- interlayer insulating
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明所述的金属氧化物薄膜晶体管及其制备方法，所述金属氧化物薄膜晶体管包括基板，及沿远离所述基板方向依次设置的栅极、栅极绝缘层、金属半导体氧化物层、源极/漏极导电层、层间绝缘层，所述层间绝缘层填充源极导电层和漏极导电层间的空隙形成沟道层；在所述层间绝缘层上表面形成阳极导电层及导电的上栅极；所述上栅极完全覆盖所述沟道层，且其材料的光反射率大于85%。上述结构通过设置光发射率大于85%的上栅极，可有效遮挡外界光线，防止外界光线对晶体管的性能造成影响，使得晶体管的阈值电压维持稳定的状态；并且由于其采用导电材料可以作为栅极使用，从而形成双栅结构，双栅结构可以使得晶体管的载流子迁移速度得到有效提高。
Description
技术领域
本发明涉及一种半导体结构及其制备方法，具体是一种金属氧化物薄膜晶体管的结构及其制备方法，属于半导体应用技术领域。
背景技术
金属氧化物薄膜晶体管具有许多非常优异的性能，例如较大的迁移率、较好的大尺寸均匀性以及较低的工艺温度等，应用范围越来越广泛。
金属氧化物薄膜晶体管分为底栅型和顶栅型两种类型。顶栅型金属氧化物薄膜晶体管的截面如图1所示，包括基板，以及沿远离基板方向依次设置的栅极、栅极绝缘层、金属氧化物半导体层，源极/漏极导电层、层间绝缘层和阳极导电层，其中层间绝缘层在源极和漏极之间的部分为通常所述的沟道层。在金属氧化物薄膜晶体管的实际应用时，不可避免的会受到外界光线的照射。当上述结构的金属氧化物薄膜晶体管应用于OLED器件中时，为了不影响OLED器件的开口率，金属氧化物薄膜晶体管最好做成完全透明的结构。这样，外界光线可以透过层间绝缘层，照射到金属氧化物半导体层上。作为本领域技术人员所公知的，由于金属氧化物半导体层自身的性质，在光照条件下会出现光激发缺陷。当金属氧化物薄膜晶体管外加电压之后，这些光激发缺陷会在外加电场的作用下扩散到背沟道区（IGZO上表面区域）上，使背沟道区受到影响，出现界面态（所谓的界面态是指半导体界面处位于禁带中的能级或能带，它们可在很短的时间内和半导体交换电荷），由此会引起阈值电压偏移，从而对晶体管的稳定性造成影响。
为了防止金属氧化物半导体在光照条件下出现的光激发缺陷，现有技术中通常采用的方法有两种：
一是在沟道层上生长保护层(ESL Or Passivation Layer)，例如SIO2、AL2O3、Y2O3等，来增加在光照条件下背沟道区产生光激发缺陷的势垒，从而降低光照对TFT性能的影响。但是，当光照能量较大时，光照能量依然会穿透上述保护层影响背沟道区，依然会影响金属氧化物半导体性能。
二是使用不透光的金属层或多层材料作为遮光层来遮盖半导体沟道区域以防止光照对半导体器件稳定性的影响：如果要附加遮光层的话需要通过额外的光罩来制作；这无疑会增加成本以及制备工艺的难度；或者直接使用OLED器件的阴极作为遮光层，因为OLED器件的阴极一般采用不透光的金属材料制备而成，而这种方式只适用于底发光器件模式，这样的话OLED器件发出的光经过阴极反射后透过OLED器件的各层以及金属氧化物半导体的各层结构之后出射出去，无疑大大降低了器件的开口率。
发明内容
本发明所要解决的技术问题是现有技术的金属氧化物薄膜晶体管为了防止外界光线对晶体管性能的影响增加了成本、加大了制备难度或者影响器件的开口率从而提供制备简单，可用于开口率较高的顶发光模式的金属氧化物薄膜晶体管及其制备方法。
为解决上述技术问题，本发明是通过以下技术方案实现的：
一种金属氧化物薄膜晶体管，包括基板，及沿远离所述基板方向依次设置的栅极、栅极绝缘层、金属半导体氧化物层、源极/漏极导电层、层间绝缘层，所述层间绝缘层填充源极导电层和漏极导电层间的空隙形成沟道层；
在所述层间绝缘层上表面形成阳极导电层及导电的上栅极；
所述上栅极完全覆盖所述沟道层，且其材料的光反射率大于85%。
所述上栅极的材料的功函数介于4.9ev-5.2ev之间。
所述上栅极的材料面电阻小于10Ω/□。
所述上栅极的材料包含以下任一组材料：ITO/Ag/ITO，ITO/Ag，ITO/Al/ITO，ITO/Al。
所述阳极导电层与所述上栅极材料相同。
所述金属氧化物半导体层为IGZO（Indium Gallium Zinc Oxide）层。
一种上述金属氧化物薄膜晶体管的制备方法，包括如下步骤：
S1、在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层、源极/漏极导电层和层间绝缘层，所述层间绝缘层填充源极导电层和漏极导电层间的空隙形成沟道层；
S2、在所述层间绝缘层上形成阳极导电层以及导电的上栅极，制备所述上栅极的材料的光反射率大于85%，且所述上栅极完全覆盖所述沟道层。
所述步骤S2中，制备所述上栅极的材料的功函数介于4.9ev-5.2ev之间。
所述步骤S2中，制备所述上栅极的材料的面电阻小于10Ω/□。
所述步骤S2中，制备所述上栅极的材料包含以下任一组材料：ITO/Ag/ITO，ITO/Ag，ITO/Al/ITO，ITO/Al。
所述步骤S2中，所述阳极导电层与所述上栅极采用相同的材料制备而成。
所述步骤S2还包括如下步骤：
S2_1、在所述层间绝缘层上光刻出阳极接触孔图案，刻蚀得到阳极接触孔，所述阳极接触孔贯穿所述层间绝缘层与所述金属氧化物半导体层联通；
S2_2、在所述层间绝缘层上沉积一层阳极导电材料，所述阳极导电材料填充所述阳极接触孔与所述金属氧化物半导体层接触；
S2_3、在所述阳极导电材料上光刻出上栅极图案以及阳极导电层图案；
S2_4、刻蚀掉所述栅极图案和所述阳极导电层之外的阳极导电材料，得到所述上栅极和所述阳极导电层。
所述步骤S2_2中，沉积所述阳极导电材料的方法包括：物理气相沉积法和蒸镀法。
所述步骤S1中，形成所述栅极的步骤如下：
S1_1、在所述基板上沉积一层栅极材料；
S1_2、在所述栅极材料上光刻出所述栅极图案；
S1_3、刻蚀掉所述栅极图案之外的栅极材料得到所述栅极。
所述步骤S1中，形成金属氧化物半导体层的步骤如下：
S1_4、在所述栅极绝缘层上沉积一层金属氧化物半导体材料；
S1_5、在所述金属氧化物半导体材料上光刻出金属氧化物半导体层图案；
S1_6、刻蚀掉所述金属氧化物半导体层图案之外的金属氧化物半导体材料得到金属氧化物半导体层。
所述步骤S1中，所述金属氧化物半导体层为IGZO层。
本发明的上述技术方案相比现有技术具有以下优点：
（1）本发明所述的金属氧化物薄膜晶体管，包括基板，及沿远离基板方向依次设置的栅极、栅极绝缘层、金属半导体氧化物层、源极/漏极导电层、层间绝缘层，所述层间绝缘层填充源极导电层和漏极导电层间的空隙形成沟道层；在所述层间绝缘层上表面形成阳极导电层及导电的上栅极；所述上栅极完全覆盖所述沟道层，且其材料的光反射率大于85%。上述结构通过设置光发射率大于85%的上栅极，可有效遮挡外界光线，防止外界光线对晶体管的性能造成影响，使得晶体管的阈值电压维持稳定的状态；并且由于其采用导电材料可以作为栅极使用，从而形成双栅结构，双栅结构可以使得晶体管的载流子迁移率得到有效提高，可以获得更大的源漏极电流，使得OLED显示效果更佳。
（2）本发明所述的金属氧化物薄膜晶体管，所述阳极导电层与所述上栅极采用相同的材料制备而成，在制备过程中采用一次光刻和刻蚀便能够同时形成上栅极和阳极导电层，制备工艺简单，容易实现。
附图说明
为了使本发明的内容更容易被清楚的理解，下面结合附图，对本发明作进一步详细的说明，其中，
图1为现有无遮光层的金属氧化物薄膜晶体管结构示意图。
图2为本发明的在制作阳极导电层时同时制作上栅极的金属氧化物TFT结构示意图。
图3A为栅极图案形成后的示意图；
图3B为沉积栅极绝缘层后的示意图；
图3C为金属氧化物半导体层图案形成后的示意图；
图3D为源极/漏极导电层图案形成后的示意图；
图3E为沉积层间绝缘层后的示意图；
图3F为形成阳极导电层和上栅极后的示意图；
图4为双栅结构与底栅结构和顶栅结构相比，源漏极电流比较关系图。
其中附图标记为：1-基板，2-栅极，3-栅极绝缘层，4-金属氧化物半导体层，5-源极/漏极导电层，6-层间绝缘层，7-阳极导电层，8-上栅极。
具体实施方式
实施例1
本实施例提供一种金属氧化物薄膜晶体管，如图2所示，包括基板1，及沿远离所述基板1方向依次设置的栅极2、栅极绝缘层3、金属半导体氧化物层4、源极/漏极导电层5、层间绝缘层6，所述层间绝缘层6填充源极导电层和漏极导电层间的空隙形成沟道层；在所述层间绝缘层6上表面形成阳极导电层7及导电的上栅极8；所述上栅极8完全覆盖所述沟道层，且其材料的光反射率大于85%。
本实施例还提供一种上述的金属氧化物薄膜晶体管的制备方法，如图3A至图3F所示，包括如下步骤：
S1、在基板1上依次形成栅极2、栅极绝缘层3、金属氧化物半导体层4、源极/漏极导电层5和层间绝缘层6，所述层间绝缘层6填充源极导电层和漏极导电层间的空隙形成沟道层；
其中，形成所述栅极2的步骤如下：
S1_1、在所述基板1上沉积一层栅极材料；
S1_2、在所述栅极材料上光刻出所述栅极图案；
S1_3、刻蚀掉所述栅极图案之外的栅极材料得到所述栅极2。
形成金属氧化物半导体层4的步骤如下：
S1_4、在所述栅极绝缘层3上沉积一层金属氧化物半导体材料；
S1_5、在所述金属氧化物半导体材料上光刻出金属氧化物半导体层图案；
S1_6、刻蚀掉所述金属氧化物半导体层图案之外的金属氧化物半导体材料得到金属氧化物半导体层4；所述金属氧化物半导体层4为IGZO层；
S2、在所述层间绝缘层6上形成阳极导电层7以及导电的上栅极8，制备所述上栅极8的材料的光反射率大于85%，且所述上栅极8完全覆盖所述沟道层；
上述结构通过设置光发射率大于85%的上栅极8，可有效遮挡外界光线，防止外界光线对晶体管的性能造成影响，使得晶体管的阈值电压维持稳定的状态；并且由于其采用导电材料可以作为栅极使用，从而形成双栅结构。双栅极结构的优点可以从图4（摘自2011年12月第12期第58卷的“IEEETRANSACTIONS ON ELECTRON DEVICES”上刊登的文章《Electrical Propertiesand Stability of Dual-Gate Coplanar Homojunction DC SputteredAmorphous Indium–Gallium–Zinc–Oxide Thin-Film Transistors and ItsApplication to AM-OLEDs》作者Gwanghyeon Baek,Katsumi Abe,Alex Kuo,Hideya Kumomi,and Jerzy Kanicki）中看出，双栅结构与顶栅结构和底栅结构相比，在相同的阈值电压条件下，双栅极结构的源漏极电流Ids明显要高于顶栅结构和底栅结构，显然双栅结构使得晶体管的载流子迁移率得到有效提高，使OLED器件具有更好的显示效果。
实施例2
本实施例作为实施例1的进一步改进，所述上栅极8的材料的功函数介于4.9ev-5.2ev之间；更为优选地，所述上栅极8的材料面电阻小于10Ω/□。
现有技术中，符合上述条件的材料较多，考虑到在OLED器件中应用较为成熟的材料，所述上栅极8的材料包含以下任一组材料：ITO/Ag/ITO，ITO/Ag，ITO/Al/ITO，ITO/Al。以上材料仅仅为本申请优选的实施例，还可以选择其他符合条件的材料。
实施例3
为了使得上述金属氧化物半导体薄膜晶体管在制备过程中工艺更为简单，所述阳极导电层7与所述上栅极8材料相同。
在制备所述金属氧化物薄膜晶体管的方法中，所述步骤S2还包括如下步骤：
S2_1、在所述层间绝缘层6上光刻出阳极接触孔图案，刻蚀得到阳极接触孔，所述阳极接触孔贯穿所述层间绝缘层6与所述金属氧化物半导体层4联通；
S2_2、在所述层间绝缘层6上沉积一层阳极导电材料，所述阳极导电材料填充所述阳极接触孔与所述金属氧化物半导体层4接触；沉积所述阳极导电材料的方法包括：物理气相沉积法和蒸镀法以及其他的沉积方法等；
S2_3、在所述阳极导电材料上光刻出上栅极图案以及阳极导电层图案；
S2_4、刻蚀掉所述栅极图案和所述阳极导电层之外的阳极导电材料，得到所述上栅极8和所述阳极导电层7。
由于所述上栅极8和所述阳极导电层选择相同的材料制备，在制备过程中采用一次光刻和刻蚀便能够同时形成上栅极和阳极导电层，制备工艺简单，容易实现。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种金属氧化物薄膜晶体管，包括基板（1），及沿远离所述基板（1）方向依次设置的栅极（2）、栅极绝缘层（3）、金属半导体氧化物层（4）、源极/漏极导电层（5）、层间绝缘层（6），所述层间绝缘层（6）填充源极导电层和漏极导电层间的空隙形成沟道层；其特征在于：
在所述层间绝缘层（6）上表面形成阳极导电层（7）及导电的上栅极（8）；
所述上栅极（8）完全覆盖所述沟道层，且其材料的光反射率大于85%。
2.根据权利要求1所述的金属氧化物薄膜晶体管，其特征在于：
所述上栅极（8）的材料的功函数介于4.9ev-5.2ev之间。
3.根据权利要求1或2所述的金属氧化物薄膜晶体管，其特征在于：
所述上栅极（8）的材料面电阻小于10Ω/□。根据权利要求3所述的金属氧化物薄膜晶体管，其特征在于：所述上栅极（8）的材料包含以下任一组材料：ITO/Ag/ITO，ITO/Ag，ITO/Al/ITO，ITO/Al。根据权利要求1-4任一所述的金属氧化物薄膜晶体管，其特征在于：所述阳极导电层（7）与所述上栅极（8）材料相同。根据权利要求1-5任一所述的金属氧化物薄膜晶体管，其特征在于：所述金属氧化物半导体层（4）为IGZO（Indium Gallium ZincOxide）层。
4.一种权利要求1所述的金属氧化物薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S1、在基板（1）上依次形成栅极（2）、栅极绝缘层（3）、金属氧化物半导体层（4）、源极/漏极导电层（5）和层间绝缘层（6），所述层间绝缘层（6）填充源极导电层和漏极导电层间的空隙形成沟道层；
S2、在所述层间绝缘层（6）上形成阳极导电层（7）以及导电的上栅极（8），制备所述上栅极（8）的材料的光反射率大于85%，且所述上栅极（8）完全覆盖所述沟道层。
5.根据权利要求7所述的制备方法，其特征在于，所述步骤S2中，制备所述上栅极（8）的材料的功函数介于4.9ev-5.2ev之间。
6.根据权利要求7或8所述的制备方法，其特征在于，所述步骤S2中，制备所述上栅极（8）的材料的面电阻小于10Ω/□。
7.根据权利要求9所述的制备方法，其特征在于，所述步骤S2中，制备所述上栅极（8）的材料包含以下任一组材料：ITO/Ag/ITO，ITO/Ag，ITO/Al/ITO，ITO/Al。
8.根据权利要求7-10任一所述的制备方法，其特征在于，所述步骤S2中，所述阳极导电层（7）与所述上栅极（8）采用相同的材料制备而成。根据权利要求11所述的制备方法，其特征在于：所述步骤S2还包括如下步骤：
S2_1、在所述层间绝缘层（6）上光刻出阳极接触孔图案，刻蚀得到阳极接触孔，所述阳极接触孔贯穿所述层间绝缘层（6）与所述金属氧化物半导体层（4）联通；
S2_2、在所述层间绝缘层（6）上沉积一层阳极导电材料，所述阳极导电材料填充所述阳极接触孔与所述金属氧化物半导体层（4）接触；
S2_3、在所述阳极导电材料上光刻出上栅极图案以及阳极导电层图案；
S2_4、刻蚀掉所述栅极图案和所述阳极导电层之外的阳极导电材料，得到所述上栅极（8）和所述阳极导电层（7）。
9.根据权利要求12所述的制备方法，其特征在于：
所述步骤S2_2中，沉积所述阳极导电材料的方法包括：物理气相沉积法和蒸镀法。根据权利要求12或13所述的制备方法，其特征在于：所述步骤S1中，形成所述栅极（2）的步骤如下：
S1_1、在所述基板（1）上沉积一层栅极材料；
S1_2、在所述栅极材料上光刻出所述栅极图案；
S1_3、刻蚀掉所述栅极图案之外的栅极材料得到所述栅极（2）。
10.根据权利要求14所述的制备方法，其特征在于：所述步骤S1中，形成金属氧化物半导体层（4）的步骤如下：
S1_4、在所述栅极绝缘层（3）上沉积一层金属氧化物半导体材料；
S1_5、在所述金属氧化物半导体材料上光刻出金属氧化物半导体层图案；
S1_6、刻蚀掉所述金属氧化物半导体层图案之外的金属氧化物半导体材料得到金属氧化物半导体层（4）。根据权利要求7-15任一所述的制备方法，其特征在于：所述步骤S1中，所述金属氧化物半导体层（4）为IGZO层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310165204.6A CN103296090B (zh) | 2012-12-28 | 2013-05-07 | 一种金属氧化物薄膜晶体管及其制备方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210586519 | 2012-12-28 | ||
| CN201210586519.3 | 2012-12-28 | ||
| CN201310165204.6A CN103296090B (zh) | 2012-12-28 | 2013-05-07 | 一种金属氧化物薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103296090A true CN103296090A (zh) | 2013-09-11 |
| CN103296090B CN103296090B (zh) | 2016-02-03 |
Family
ID=49096687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310165204.6A Active CN103296090B (zh) | 2012-12-28 | 2013-05-07 | 一种金属氧化物薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103296090B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105785635A (zh) * | 2016-01-29 | 2016-07-20 | 上海天马微电子有限公司 | 半反半透式阵列基板、制作方法、显示面板和显示装置 |
| WO2016161668A1 (zh) * | 2015-04-08 | 2016-10-13 | 深圳市华星光电技术有限公司 | 双栅极器件以及双栅极器件的制造方法 |
| CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
| CN107968110A (zh) * | 2017-11-21 | 2018-04-27 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
| CN109494230A (zh) * | 2018-10-18 | 2019-03-19 | 福建华佳彩有限公司 | 基于igzo技术的多路分配器的电路结构及其制作方法 |
| CN110071145A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| WO2020124855A1 (zh) * | 2018-12-21 | 2020-06-25 | 武汉华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏 |
| US11950456B2 (en) | 2020-10-27 | 2024-04-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770247A (zh) * | 2004-09-21 | 2006-05-10 | 卡西欧计算机株式会社 | 驱动电路及显示装置 |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| CN102147550A (zh) * | 2009-12-30 | 2011-08-10 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| US20120299074A1 (en) * | 2011-05-24 | 2012-11-29 | Sharp Kabushiki Kaisha | Semiconductor device |
-
2013
- 2013-05-07 CN CN201310165204.6A patent/CN103296090B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770247A (zh) * | 2004-09-21 | 2006-05-10 | 卡西欧计算机株式会社 | 驱动电路及显示装置 |
| CN102147550A (zh) * | 2009-12-30 | 2011-08-10 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| US20120299074A1 (en) * | 2011-05-24 | 2012-11-29 | Sharp Kabushiki Kaisha | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| GWANGBYEON BAEK 等: "Electrical properties and stability of dual-gate coplanar homojunction DC sputtered amorphous indium-gallium-zinc-oxide thin-film transistors and its application to AM-OLED", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 58, no. 12, 12 December 2011 (2011-12-12), pages 4344 - 4353, XP011369484, DOI: doi:10.1109/TED.2011.2168528 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016161668A1 (zh) * | 2015-04-08 | 2016-10-13 | 深圳市华星光电技术有限公司 | 双栅极器件以及双栅极器件的制造方法 |
| CN105785635A (zh) * | 2016-01-29 | 2016-07-20 | 上海天马微电子有限公司 | 半反半透式阵列基板、制作方法、显示面板和显示装置 |
| CN106098786A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
| WO2017215109A1 (zh) * | 2016-06-13 | 2017-12-21 | 武汉华星光电技术有限公司 | 双栅电极氧化物薄膜晶体管及其制备方法 |
| US10236388B2 (en) | 2016-06-13 | 2019-03-19 | Wuhan China Star Optoelectronics Technology Co., Ltd | Dual gate oxide thin-film transistor and manufacturing method for the same |
| CN107968110B (zh) * | 2017-11-21 | 2020-05-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
| CN107968110A (zh) * | 2017-11-21 | 2018-04-27 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
| US10720609B2 (en) | 2017-11-21 | 2020-07-21 | Boe Technology Group Co., Ltd. | Display substrate and manufacturing method thereof, display device and manufacturing method thereof |
| CN109494230A (zh) * | 2018-10-18 | 2019-03-19 | 福建华佳彩有限公司 | 基于igzo技术的多路分配器的电路结构及其制作方法 |
| WO2020124855A1 (zh) * | 2018-12-21 | 2020-06-25 | 武汉华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏 |
| US11955563B2 (en) | 2018-12-21 | 2024-04-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor, manufacturing method of thin film transistor, and liquid crystal display |
| CN110071145A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| US11950456B2 (en) | 2020-10-27 | 2024-04-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103296090B (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103296090A (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| US9882055B2 (en) | TFT substrate structure and manufacturing method thereof | |
| CN104064688B (zh) | 具有存储电容的tft基板的制作方法及该tft基板 | |
| CN109166896A (zh) | 显示面板及其制作方法 | |
| CN101794819B (zh) | 薄膜晶体管、其制备方法和包括它的平板显示装置 | |
| CN103730346B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103403873A (zh) | 偏移电极tft结构 | |
| CN103258968A (zh) | 一种主动式oled显示器件及其制备方法 | |
| KR20150076405A (ko) | 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 | |
| CN103299431A (zh) | 半导体装置 | |
| US20120175607A1 (en) | Thin film transistor structure and manufacturing method thereof | |
| US20130260497A1 (en) | Method for manufacturing a thin film transistor array panel | |
| US20210366943A1 (en) | Manufacturing method of thin film transistor substrate and thin film transistor substrate | |
| CN103247762A (zh) | 一种主动式oled显示器件及其制备方法 | |
| CN106229297A (zh) | Amoled像素驱动电路的制作方法 | |
| CN110071069A (zh) | 显示背板及其制作方法 | |
| CN104409415B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR20090041100A (ko) | 투명 박막 트랜지스터 및 그 제조방법 | |
| CN105742367A (zh) | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 | |
| CN102891163B (zh) | 有机电激发光显示装置 | |
| CN103531639B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US8889444B2 (en) | Method of manufacturing transistor, transistor, array substrate and display device | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN107170811A (zh) | 一种金属氧化物薄膜晶体管结构背板及其制备方法 | |
| KR100659756B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201214 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. |