CN103280963B

CN103280963B - 一种降低功率管导通功耗的pfc控制电路

Info

Publication number: CN103280963B
Application number: CN201310149510.0A
Authority: CN
Inventors: 孙伟锋; 张允武; 宋慧滨; 祝靖; 陆生礼; 时龙兴
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2013-04-26
Filing date: 2013-04-26
Publication date: 2016-01-06
Anticipated expiration: 2033-04-26
Also published as: CN103280963A

Abstract

本发明提供了一种降低功率管导通功耗的PFC控制电路，基于Boost升压电路的拓扑结构，包括电压环电路、功率管漏源电压V_DS谷底导通控制电路和逻辑控制与驱动电路，电压环电路用于稳定输出和产生功率管的关断信号，功率管漏源电压V_DS谷底导通控制电路用于检测功率管漏源V_DS并与谷底电压进行比较，产生功率管的导通控制信号，逻辑控制与驱动电路用于驱动控制功率管的开通和关断。通过检测V_DS的电压，确保在不同的输入电压情况下，功率管都能在其漏源电压V_DS处于谷底电压或者零电压时开启，从而降低了功率管导通时的损耗。

Description

一种降低功率管导通功耗的PFC控制电路

技术领域

本发明涉及开关电源领域的单相功率因素校正电路，特别涉及一种降低功率管导通功耗的PFC控制电路。

背景技术

目前，在图1所示的临界导通模式（CRM，CriticalConductionMode）的Boost型PFC中，传统的零电流检测导通方案，在功率管开启瞬间，功率管的源漏电压较大，导通功耗也较大，这是因为输入交流电压V_in的频率相对功率管M的开关频率来说很小，所以可以假设在一个功率管M的开关周期内输入电压的大小不变。假设输入交流电压V_in经全桥整流器输出电压为V_cin，当功率管M处于导通状态时，电感L两端电压V_L为V_cin，此时电感L两端电压V_L与电感电流i_L的关系为：

L \frac{{di}_{L}}{dt} = V_{L} = V_{cin}

公式1

由公式1可知，此时电感电流将线性增加，如果功率管M的导通时间为T_on，那么功率管M导通期间，电感电流i_L增加的大小△i_l(+)为：

{Δi}_{L} (+) = i_{L (peak)} = \frac{V_{cin}}{L} T_{on}

公式2

当功率管M处于关断状态时，假设关断时间为T_off，Boost电路的输出电压为V_o，此时电感L两端电压V_L与电感电流i_L的关系为：

L \frac{{di}_{L}}{dt} = V_{L} = V_{cin} - V_{o}

公式3

对于Boost升压电路，V_cin-V_o<0，所以功率管M关断期间，电感电流i_L将线性减小，且功率管M漏源电压V_DS等于输出电压V_o。对于传统的采用零电流检测的PFC控制电路，当检测到电感电流i_L降到0时，开启功率管，但是开启瞬间，功率管M漏源电压V_DS等于输出电压V_o，因此会产生严重的导通功耗。

现有技术中，为了降低导通功耗，一种被称为谷底导通（VS，ValleySwitching）或者零电压开关（ZVS，ZeroVoltageSwitching）的方法被广泛使用在CRM的PFC控制电路中。其主要原理是：当检测到Boost电路结构中的电感电流i_L下降到零时，功率管M延迟一定时间开启，Boost电路结构中的电感L与功率管的漏源寄生电容C_d将发生串联谐振，功率管的漏源寄生电容C_d开始通过电感放电，假设在谐振发生一段时间T_d后，功率管的漏源寄生电容C_d上的电压V_DS下降到谷底值或者0，如果恰好使得功率管延迟开启的时间也等于T_d，那么就实现了谷底导通或者零电压开关，降低了功率管的导通功耗。

现有技术中一种典型的降低功率管导通功耗的PFC控制电路如图2所示，它的工作原理是：通过在传统的CRM的PFC电感电流检测部分加入RC延时模块，使功率管延迟开启的时间等于谐振周期的一半，使得功率管恰好在功率管漏源电压V_DS下降到谷底值时导通，实现降低功率管导通功耗的目的。图2所示电路存在以下的问题：功率管的延迟导通时间与与输入电压有关，而且，对于不同的输入电压，Boost电路结构中的电感与功率管寄生电容将产生不同的串联谐振情况，所以通过加入RC延时模块实现谷底电压或者零电压导通，并不能满足不同大小的输入电压。

现有技术中，另一种典型的降低功率管导通功耗的PFC控制电路如图3所示，它利用检测电路确定谐振时几个重要时刻，再根据时谐振时互感电压两端的电压以输入电压为中心对称，便可以通过电路运算知道功率管漏源电压V_DS达到谷底电压的时刻。该电路还加入了栅驱动信号的延时，从而能够实现功率管的谷底开启，降低功率管导通功耗。该电路也不能满足不同大小的输入电压的情况，且该电路比较复杂，不易实现。

发明内容

为了克服现有技术实现V_DS谷底电压或者零电压导通时(降低功率管导通功耗)，不能满足不同大小的输入电压以及电路结构复杂、不易实现的情况，本发明提供了一种降低功率管导通功耗的PFC控制电路，通过引入功率管漏源电压谷底导通控制电路，在实现降低功率管导通功耗的同时又满足不同的输入电压。该电路结构简单、易于实现，通过检测V_DS的电压，确保在不同的输入电压情况下，功率管都能在其漏源电压V_DS处于谷底电压或者零电压时开启，从而降低功率管导通时的损耗。

本发明解决上述技术问题的技术方案如下：

一种降低功率管导通功耗的PFC控制电路，基于Boost型升压电路的拓扑结构，包括电感L、功率管M、二极管D，电感L的一端与全桥整流器的正输出端连接，电感L的另一端与功率管M的漏极、二极管D的阳极连接，功率管M的源极与全桥整流器的负输出端连接，二极管D的阴极连接负载的一端，负载的另一端连接功率管M的源极；

其特征在于：设有用于稳定输出和产生功率管M关断信号的电压环电路、用于检测功率管M漏源电压V_DS并与谷底电压进行比较，产生功率管M导通控制信号的功率管漏源电压V_DS谷底导通控制电路和用于驱动控制功率管M开通和关断的逻辑控制与驱动电路，其中：

电压环电路包括电阻R5、R6、补偿电容C_COM、误差放大器、参考电压源V_REF、锯齿波发生器及脉冲频率调制（PFM）比较器，电阻R5的一端与Boost型升压电路拓扑结构中二极管D的阴极连接，电阻R5另一端与误差放大器的反相输入端及电阻R6的一端连接，电阻R6的另一端接地，误差放大器的同相输入端与参考电压源连接，补偿电容C_COM的一端与误差放大器的输出端及脉冲频率调制比较器的反相输入端连接，补偿电容C_COM的另一端接地，脉冲频率调制比较器的同相输入端与锯齿波发生器的输出端连接；

功率管漏源电压V_DS谷底导通控制电路包括减法器、比较器、功率管漏源电压V_DS采样电路、经全桥整流器整流的Boost型升压电路拓扑结构的输入电压V_cin采样电路及Boost型升压电路拓扑结构的输出电压V_o采样电路，功率管漏源电压V_DS采样电路的输入端与Boost型升压电路拓扑结构中功率管M的漏极连接，功率管漏源电压V_DS采样电路的输出端与比较器的反相输入端连接，比较器的正向输入端与减法器的输出端连接，减法器的正向输入端与V_cin采样电路的输出端连接，V_cin采样电路的输入端与全桥整流器的正向输出端连接，减法器的反相输入端与V_o采样电路的输出端连接，V_o采样电路的输入端与Boost型升压电路拓扑结构中二极管D的阴极连接；

逻辑控制与驱动电路包括脉冲发生器、RS触发器及栅极驱动电路，脉冲发生器的输入端与功率管漏源电压V_DS谷底导通控制电路中比较器的输出端连接，脉冲发生器的输出端与RS触发器的置位输入端（S）连接，RS触发器的复位输入端（R）连接电压环电路中脉冲频率调制比较器的输出端，RS触发器的输出端与栅极驱动电路的输入端连接，栅极驱动电路的输出端连接Boost型升压电路拓扑结构中功率管M的栅极。

所述功率管漏源电压V_DS采样电路包括电阻R3和R4，电阻R3的一端作为功率管漏源电压V_DS采样电路的输入端与Boost升压型电路拓扑结构中功率管M的漏端连接，电阻R3的另一端与电阻R4的一端连接并作为功率管漏源电压V_DS采样电路的输出端与比较器的反相输入端连接，电阻R4的另一端接地；

所述Boost升压电路拓扑结构的输入电压V_cin采样电路包括电阻R1和R2，电阻R1的一端与全桥整流器的正输出端连接，电阻R1的另一端与电阻R2的一端连接并作为V_cin采样电路的输出端与减法器的正向输入端连接，电阻R2的另一端接地；

所述Boost升压电路拓扑结构的输出电压V_o采样电路包括电阻R7和R8，电阻R7的一端作为V_o采样电路的输入端与Boost升压型电路拓扑结构中二极管D的阴极连接，电阻R7的另一端与电阻R8一端连接并作为V_o采样电路的输出端与减法器的反相输入端连接。

所述功率管漏源电压V_DS谷底导通控制电路中的比较器是一个迟滞比较器。

所述的电阻R1与电阻R2的比值为99/1；电阻R3与电阻R4的比值为99/1，电阻R7与电阻R8的比值为102/1。

与现有技术相比，本发明的有益效果是：

本发明的PFC控制电路中，加入了漏源电压V_DS谷底导通控制电路，通过检测功率管漏源电压V_DS，实现了在更广的输入电压范围下实现功率管的谷底导通，降低了导通损耗和EMI干扰；当功率管的寄生电容与升压电感串联谐振时，功率管始终在V_DS的第一个谷底或者零电压导通，有效地限制因为串联谐振带来的输入电流总谐波失真（THD，TotalHarmonicDistribution）；电阻R1等于电阻R3，电阻R2等于电阻R4，电阻R1与电阻R2的比值大于电阻R7与电阻R8的比值，使得V_DS下降到稍大于谷底电压时，导通功率管，部分抵消由于功率管M的栅电容延时所造成的影响。

附图说明

图1是传统的临界导通模式（CRM）Boost型PFC控制电路；

图2是现有技术中的一种典型的降低功率管导通功耗的PFC控制电路；

图3是现有技术中的另一种典型的降低功率管导通功耗的PFC控制电路结构框图；

图4是本发明的能够在不同输入电压情况下降低功率管导通功耗的PFC控制电路原理图；

图5是图4的具体电路图；

图6是2V_cin>V_o时，本发明电路的相关波形图；

图7是2V_cin<V_o时，本发明电路的相关波形图；

图8是本发明电路的仿真波形图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。

实施例：

如图4，本发明电路基于Boost型升压电路的拓扑结构1，还包括用于稳定输出和产生功率管关断信号的电压环电路2、用于检测V_DS并与谷底电压进行比较，产生功率管导通控制信号的功率管漏源电压V_DS谷底导通控制电路3及用于驱动控制功率管开通和关断的逻辑控制与驱动电路4。其中Boost型升压电路的拓扑结构1与现有技术相同，包括电感L、功率管M、二极管D，电感L的一端与全桥整流器的正输出端连接，电感L的另一端与功率管M的漏极连接，功率管M的源极与全桥整流器的负输出端连接，功率管M的栅极与逻辑控制与驱动电路中栅极驱动（Driver）的输出端连接，电感L的另一端与二极管D的阳极连接，二极管D的阴极与负载连接。

如图5，电压环电路2包括电阻R5、电阻R6、补偿电容C_COM、误差放大器OTA、参考电压源V_REF、锯齿波发生器STG、脉冲频率调制（PFM）比较器PCOM，电阻R5的一端与Boost升压电路的拓扑结构中的二极管D的阴极连接，电阻R5另一端误差放大器的反相输入端连接，电阻R6的一端与误差放大器的反相输入端连接，电阻R6的另一端接地，误差放大器的同相输入端与参考电压源V_REF连接，补偿电容C_COM的一端与误差放大器的输出连接，补偿电容C_COM的另一端接地，误差放大器的输出与脉冲频率调制较器的反相输入端连接，脉冲频率调制比较器的同相输入端与锯齿波发生器输出连接，脉冲频率调制比较器的输出端与逻辑控制与驱动电路中RS触发器的R输入端连接。

功率管漏源电压V_DS谷底导通控制电路3包括减法器SUB、比较器COM、V_DS采样电路、V_cin采样电路、V_o采样电路，V_DS采样电路的输入端与Boost升压电路拓扑结构中功率管M的漏端连接，V_DS采样电路的另一端与比较器的反相输入端连接，比较器的输出端与逻辑控制与驱动电路4中脉冲发生器的输入端连接，比较器的正向输入端与减法器的输出端连接，减法器的正向输入端与V_cin采样电路的输出端连接，V_cin采样电路的输入端与全桥整流器的正向输出端连接，减法器的反相输入端与V_o采样电路的输出端连接，V_o采样电路的输入端与Boost升压电路拓扑结构中二极管D的阴极连接。

逻辑控制与驱动电路4包括脉冲发生器PUL、RS触发器TR、栅极驱动（Driver），脉冲发生器的输出端与RS触发器的S输入端连接，RS触发器的输出端与栅极驱动（Driver）的输入端连接。

V_DS采样电路包括电阻R3和电阻R4，电阻R3的一端与Boost升压电路拓扑结构中功率管M的漏端连接，电阻R3的另一端与电阻R4的一端连接，电阻R4的另一端接地，电阻R3与电阻R4的连接处为第一采样点a，与比较器的反相输入端连接。

V_cin采样电路包括电阻R1和电阻R2，电阻R1的一端与全桥整流器的正输出端连接，电阻R1的另一端与电阻R2的一端连接，电阻R2的另一端接地，阻R1与第二电阻R2的连接处为第二采样点b，与减法器的同相输入端连接。

V_o采样电路包括电阻R7和电阻R8，电阻R7的一端与Boost升压电路拓扑结构中二极管D的阴极连接，电阻R7的另一端与电阻R8一端连接，电阻R8的另一端接地，电阻R7与电阻R8的连接处为第三采样点c，与减法器的反相输入端连接。

在本实施例中，比较器是一个迟滞比较器，电阻R1与电阻R2的比值等于电阻R3与电阻R4的比值，都等于99/1，电阻R7与电阻R8的比值为102/1。

本发明的能够在不同输入电压情况下降低功率管导通功耗的PFC控制电路的工作原理是：

当功率管M处于关断状态时，电感上的电流i_L线性减小，如果当i_L减小为0时，功率管未及时开启，电感L和功率管的寄生电容C_d将发生串联谐振。对于不同的Boost升压电路拓扑结构的输入电压，其串联谐振情况也不一样。根据输入电压V_cin的不同主要有下面2种情况：

（1）2V_Cin>V_o

图6是这种情况下本发明提供的一种能够在不同输入电压情况下降低功率管导通功耗的PFC控制电路的相关波形图。在t₀～t₁期间，功率管M导通，电感L的电流线性增加，能量增加，当经过t_on时间后，功率管M关断，电感L开始向功率管等器件的寄生电容C_d充电，在t₁时刻C_d上的电压达到V_O，此时升压二极管D导通。在t₀～t₁期间，功率管M关断，电感L和V_Cin开始向负载释放能量，电感L电流线性下降，但输出保持在V_O不变，在t₂时刻，电感电流下降至零。在t₂～t₃期间，功率管M仍然关断，电感L和寄生电容C_d发生谐振，串联谐振的周期为：

T_{R} = 2 π \sqrt{{LC}_{d}}

公式4

寄生电容C_d开始向电感L放电，寄生电容C_d上的电压开始下降，电感电流反向增大，经过1/4个谐振周期后，电感L的电流i_L达到反向最大值，由公式1可得：电感L两端电压为0，所以此时功率管M漏源电压V_DS等于V_cin；再经过1/4个谐振周期到达t₃时，功率管M漏源电压V_DS将达到谷底值V_DS(valley)，为：

V_DS(valley)=V_o-²(V_o-V_cin)=²V_cin-V_o公式5

在t₀～t₃这段时间内的电感电流i_L和功率管源漏电压V_DS表达式为：

t_{0} ~ t_{1} : \{\begin{matrix} i_{L} = \frac{V_{Cin}}{L} (t - t_{0}) \\ V_{DS} = 0 \end{matrix}

t_{1} ~ t_{2} : \{\begin{matrix} i_{L} = \frac{V_{Cin}}{L} (t_{1} - t_{0}) + (- \frac{V_{Cin}}{L}) (t - t_{1}) \\ V_{DS} = V_{o} \end{matrix}

公式6

t_{2} ~ t_{3} : \{\begin{matrix} i_{L} = C_{d} \frac{{dV}_{ds}}{dt} = - C_{d} (V_{o} - V_{Cin}) \sin [w (t - t_{2})] \\ V_{DS} = (V_{o} - V_{Cin}) \cos [w (t - t_{2})] + V_{Cin} \end{matrix}, w = \sqrt{{LC}_{d}}

电阻R1与电阻R2的比值等于99/1，所以经V_cin采样电路采样到Boost型升压电路拓扑结构的输入电压为：

V_{b} = \frac{V_{cin}}{100}

公式7

电阻R7与电阻R8的比值等于102/1，经V_o采样电路采样到Boost型升压电路拓扑结构的输出电压为：

V_{c} = \frac{V_{o}}{103}

公式8

经减法器SUB的输出为：

V_{sub} = {2 V}_{b} - V_{c} = \frac{{2 V}_{cin}}{100} - \frac{V_{o}}{103}

公式9

电阻R3与电阻R4的比值为99/1，所以经V_DS采样电路采样到的功率管Ｍ的漏源电压为：

V_{a} = \frac{V_{DS}}{100}

公式10

到达t₃时刻时，功率管漏源电压到达谷底值V_DS(valley)，且V_a<V_sub，所以此时，功率管漏源电压V_DS谷底导通控制电路中的迟滞比较器输出低电平，经逻辑控制与驱动电路导通功率管M，实现了V_DS谷底导通，由于此时其漏源两端电压V_DS降到最低，所以导通功耗也显著下降。

（2）2V_Cin<V_o

图7是在这种情况下本发明提供的一种能够在不同输入电压情况下降低功率管导通功耗的PFC控制电路的相关波形图。在t₀～t₁、t₁～t₂期间，其电压和电流分析与第一种情况相同。但在t₂～t₃期间，由于2V_Cin<V_o，所以最后V_ds谷底电压变为负的，但由于功率管M的寄生二极管可能会导通，从而将其限制在-0.7V。由于这种情况下，2V_cin-V_o<0，减法器SUB的输出V_sub=0，所以当检测到功率管漏源电压V_DS下降到0时，迟滞比较器输出低电平，经逻辑控制与驱动电路导通功率管，实现了V_DS零电压导通。从而地降低了功率管M的导通功耗。

图8是本发明的能够在不同输入电压情况下降低功率管导通功耗的PFC控制电路对输入电压为220V，输出电压为400V的PFC***进行仿真的仿真波形图。在其纵坐标中，PFC是功率管M的栅驱动信号，V_DS是功率管Ｍ的漏源电压，i_L是电感L上的电流，V_cin是Boost升压电路拓扑结构的输入电压瞬态值，V_o是Boost升压电路拓扑结构的输出电压。在时间t=36.56μs时，V_cin=300V，功率管漏源电压V_DS降到谷底值V_DS(valley)，为200V。且此时2V_cin-V_o=200V，同时功率管的栅驱动信号变为高电平，功率管导通，从而实现了谷底导通，降低了功率管的导通功耗，验证了本发明的可行性。

以上所述仅为本发明的优选实例而已，并不限于本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种降低功率管导通功耗的PFC控制电路，基于Boost型升压电路的拓扑结构，包括电感L、功率管M、二极管D，电感L的一端与全桥整流器的正输出端连接，电感L的另一端与功率管M的漏极、二极管D的阳极连接，功率管M的源极与全桥整流器的负输出端连接，二极管D的阴极连接负载的一端，负载的另一端连接功率管M的源极；

电压环电路包括电阻R5、R6、补偿电容C_COM、误差放大器、参考电压源、锯齿波发生器及脉冲频率调制比较器，电阻R5的一端与Boost型升压电路拓扑结构中二极管D的阴极连接，电阻R5另一端与误差放大器的反相输入端及电阻R6的一端连接，电阻R6的另一端接地，误差放大器的同相输入端与参考电压源连接，补偿电容C_COM的一端与误差放大器的输出端及脉冲频率调制比较器的反相输入端连接，补偿电容C_COM的另一端接地，脉冲频率调制比较器的同相输入端与锯齿波发生器的输出端连接；

功率管漏源电压V_DS谷底导通控制电路包括减法器、比较器、功率管漏源电压V_DS采样电路、Boost型升压电路拓扑结构的输入电压V_cin采样电路及Boost型升压电路拓扑结构的输出电压V_o采样电路，功率管漏源电压V_DS采样电路的输入端与Boost型升压电路拓扑结构中功率管M的漏极连接，功率管漏源电压V_DS采样电路的输出端与比较器的反相输入端连接，比较器的正向输入端与减法器的输出端连接，减法器的正向输入端与Boost型升压电路拓扑结构输入电压V_cin采样电路的输出端连接，Boost型升压电路拓扑结构输入电压V_cin采样电路的输入端与全桥整流器的正向输出端连接，减法器的反相输入端与Boost型升压电路拓扑结构输出电压V_o采样电路的输出端连接，Boost型升压电路拓扑结构输出电压V_o采样电路的输入端与Boost型升压电路拓扑结构中二极管D的阴极连接；

逻辑控制与驱动电路包括脉冲发生器、RS触发器及栅极驱动电路，脉冲发生器的输入端与功率管漏源电压V_DS谷底导通控制电路中比较器的输出端连接，脉冲发生器的输出端与RS触发器的置位输入端S连接，RS触发器的复位输入端R连接电压环电路中脉冲频率调制比较器的输出端，RS触发器的输出端与栅极驱动电路的输入端连接，栅极驱动电路的输出端连接Boost型升压电路拓扑结构中功率管M的栅极；

所述Boost型升压电路拓扑结构输入电压V_cin采样电路包括电阻R1和R2，电阻R1的一端与全桥整流器的正输出端连接，电阻R1的另一端与电阻R2的一端连接并作为Boost型升压电路拓扑结构输入电压V_cin采样电路的输出端与减法器的正向输入端连接，电阻R2的另一端接地；

所述Boost型升压电路拓扑结构输出电压V_o采样电路包括电阻R7和R8，电阻R7的一端作为Boost型升压电路拓扑结构输出电压V_o采样电路的输入端与Boost升压型电路拓扑结构中二极管D的阴极连接，电阻R7的另一端与电阻R8一端连接并作为Boost型升压电路拓扑结构输出电压V_o采样电路的输出端与减法器的反相输入端连接。

2.根据权利要求1所述的降低功率管导通功耗的PFC控制电路，其特征在于：所述功率管漏源电压V_DS谷底导通控制电路中的比较器是一个迟滞比较器。

3.根据权利要求1所述的降低功率管导通功耗的PFC控制电路，其特征在于：所述的电阻R1与电阻R2的比值为99:1；电阻R3与电阻R4的比值为99:1，电阻R7与电阻R8的比值为102:1。