CN103268262A - 一种多基带访问单用户识别卡的方法以及一种处理器 - Google Patents

Abstract

本发明提供了一种多基带访问单用户识别卡的方法以及一种处理器。所述方法包括：处理器接收至少一个基带芯片在访问用户识别卡时发送的访问命令，所述处理器具备多个第一用户识别卡接口，各第一用户识别卡接口分别将对应的基带芯片的访问命令发送到所述处理器；将接收到的每个访问命令添加到命令队列中；逐个提取所述命令队列中的访问命令进行访问处理，其中，所述访问处理包括：将提取的所述访问命令发送至所述用户识别卡，接收所述用户识别卡返回的针对所述访问命令的响应信息，并将所述响应信息返回到与所述访问命令对应的基带芯片。本发明可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。

Description

一种多基带访问单用户识别卡的方法以及一种处理器

技术领域

本发明涉及移动通信技术领域，特别是涉及一种多基带访问单用户识别卡的方法和一种处理器。

背景技术

随着无线通信技术的发展，基于不同无线通信技术的无线通信网络可以为通信终端的用户提供不同的服务，当通信终端连入不同移动通信网络时，对应有不同的通信制式，例如GSM/EDGE模式、CDMA模式、WCDMA模式、TD-SCDMA模式、LTE模式等。

具备多个通信制式同时待机能力的通信终端，可以在多个网络中进行相关任务，这类终端包括单卡单基带芯片、多卡多基带芯片和单卡多基带芯片这三种实现方式，其中，单卡多基带芯片是指终端由多个基带芯片组成，多个基带芯片共享访问1张SIM卡。

如图1所示，给出了一种单卡多基带芯片终端的具体实现方式，其中一个单基带芯片(如图的主基带芯片)上设计多个假SIM卡接口，其他基带芯片将命令通过假SIM卡接口传送到主基带芯片，主基带芯片将其他基带芯片的命令或自己的命令，通过真SIM卡接口发送到SIM卡。

以上现有技术中存在的问题是，通常主基带芯片都采用功能强大的CPU内核，功耗比较大，而芯片进入睡眠模式需要处于功耗较低的状态下，主基带芯片需要接收来自其他单基带芯片的访问SIM卡的命令，因此，主基带芯片需要一直处于运行状态，不仅造成大量的功耗，而且使主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。

发明内容

本发明所要解决的技术问题是提供一种多基带芯片访问单用户识别卡的方法，以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。

本发明还提供了一种处理器，用以保证上述方法在实际中的应用及实现。

为了解决上述问题，本发明公开了一种多基带芯片访问单用户识别卡的方法，包括：

处理器接收至少一个基带芯片在访问用户识别卡时发送的访问命令，所述处理器具备多个第一用户识别卡接口，各第一用户识别卡接口分别将对应的基带芯片的访问命令发送到所述处理器；

将接收到的每个访问命令添加到命令队列中；

逐个提取所述命令队列中的访问命令进行访问处理，其中，所述访问处理包括：将提取的所述访问命令发送至所述用户识别卡，接收所述用户识别卡返回的针对所述访问命令的响应信息，并将所述响应信息返回到与所述访问命令对应的基带芯片。

优选地，所述逐个提取命令队列中的访问命令进行访问处理的步骤包括：

将所述命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

依次提取所述命令队列中排序靠前的访问命令进行访问处理。

优选地，将接收到的每个访问命令添加到命令队列中之前，所述方法还包括：

记录与每个访问命令对应的基带芯片的标识，以及记录与每个访问命令对应的第一用户识别卡接口的标识；

则，所述将响应信息返回到与所述访问命令对应的基带芯片的步骤包括：

查找记录的与所述访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

通过与查找到的所述第一用户识别卡接口的标识对应的第一用户识别卡接口将所述响应信息发送到与查找到的所述基带芯片的标识对应的基带芯片。

优选地，所述基带芯片为主基带芯片或从基带芯片，所述处理器位于所述主基带芯片上或位于独立于主基带芯片的单片机上。

优选地，所述将提取的所述访问命令发送至所述用户识别卡的步骤为，所述处理器通过所述主基带芯片的第二用户识别卡接口或所述单片机的第二用户识别卡接口，将提取的所述访问命令发送至用户识别卡。

优选地，所述逐个提取所述命令队列中的访问命令进行访问处理后，所述方法还包括：

若确定所述命令队列中没有待处理的访问命令，则触发所述处理器进入低耗模式。

本发明还提供了一种处理器，其特征在于，所述处理器具备多个第一用户识别卡接口，所述处理器包括：

命令接收模块，用于接收至少一个基带芯片在访问用户识别卡时通过对应的第一用户识别卡接口发送的访问命令；

命令添加模块，用于将接收到的每个访问命令添加到命令队列中；

命令处理模块，用于逐个提取所述命令队列中的访问命令进行访问处理，其中，所述访问处理包括：将提取的所述访问命令发送至所述用户识别卡，接收所述用户识别卡返回的针对所述访问命令的响应信息，并将所述响应信息返回到与所述访问命令对应的基带芯片。

优选地，所述命令处理模块包括：

排序子模块，用于将所述命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

命令提取处理子模块，用于依次提取所述命令队列中排序靠前的访问命令进行访问处理。

优选地，所述处理器还包括：

标识记录模块，用于记录与每个访问命令对应的基带芯片的标识，以及记录与每个访问命令对应的第一用户识别卡接口的标识；

则，所述命令处理模块包括：

标识查找子模块，用于查找记录的与所述访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

发送子模块，用于通过与查找到的所述第一用户识别卡接口的标识对应的第一用户识别卡接口，将所述响应信息发送到与查找到的所述基带芯片的标识对应的基带芯片。

优选地，所述基带芯片为主基带芯片或从基带芯片，所述处理器位于所述主基带芯片上或位于独立于主基带芯片的单片机上。

优选地，所述处理器通过所述主基带芯片的第二用户识别卡接口或所述单片机的第二用户识别卡接口，将所述访问命令发送至用户识别卡。

优选地，所述处理器还包括：

功耗状态控制模块，用于若确定所述命令队列中没有待处理的访问命令后，触发所述处理器进入低耗模式。

与现有技术相比，本发明具有以下优点：

依据本发明实施例，处理器上具备多个第一用户识别卡接口，主基带芯片或从基带芯片在访问SIM卡时，将访问命令发送到处理器，然后由处理器转发到SIM卡，由于从基带芯片不通过主基带芯片访问SIM卡，在其他基带芯片工作时，主基带芯片可以关闭电源，从而可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。当采用ARM CORTEX M0处理器时，由于M0处理器的功耗比主基带芯片小很多，可以大大降低多基带芯片终端的功耗。

本发明实施例中，处理器逐个对访问命令进行访问处理，并控制和管理多基带共享访问SIM卡时的优先级，避免了不同基带芯片访问时产生冲突，保证了APDU指令完整性和各个基带访问SIM卡的准确性。

附图说明

图1是单卡多基带芯片的一种实现方式的示意图；

图2是单卡单基带芯片的实现方式的示意图；

图3是多卡多基带芯片的实现方式的示意图；

图4是单卡多基带芯片的另一种实现方式的示意图；

图5和图6是本发明实施例中处理器与基带芯片和用户识别卡的连接关系示意图；

图7是本发明一实施例提供的多基带芯片访问单用户识别卡的方法的流程图；

图8是本发明另一实施例提供的多基带芯片访问单用户识别卡的方法的流程图；

图9是本发明一实施例提供的处理器的结构框图；

图10是本发明另一实施例提供的处理器的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

通信终端可以具备多个通信制式，并且在多种制式中具备同时待机能力，这类终端包括单卡单基带芯片、多卡多基带芯片和单卡多基带芯片这三种实现方式。

a、单卡单基带芯片

参考图2，为单卡单基带芯片的实现方式的示意图，终端仅包括单个基带芯片，在单个基带芯片集成多个通信制式，并由此单个基带芯片协调多个通信制式对单个SIM卡的访问。

b、多卡多基带芯片

参考图3，为多卡多基带芯片的实现方式的示意图，终端包括多个基带芯片，每个基带芯片对应一种通信制式，每个基带芯片通过SIM卡接口单独访问对应的一张SIM卡，并且每个基带芯片不能访问其它基带芯片负责访问的SIM卡。

c、单卡多基带芯片

终端包括多个基带芯片，多个基带芯片共享访问一张SIM卡，实现方式包括以下两种：

参考图1，为单卡多基带芯片的一种实现方式的示意图，主基带芯片和从基带芯片的命令均通过主基带芯片的真SIM卡接口发送到SIM卡，采用该方案，只要从基带芯片访问SIM卡，主基带芯片就需要处于运行状态，不仅造成大量的功耗，使主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。

参考图4，为单卡多基带芯片的另一种实现方式的示意图，设计一个包含多个假SIM卡接口的访问芯片，主基带芯片和从基带芯片均通过假SIM卡接口将命令传送到访问芯片，访问芯片包括由逻辑器件实现的仲裁模块，当接收到多个基带芯片对SIM卡访问的命令时，由仲裁模块对多个命令进行优先级的管理。

上述图4的方式存在的问题是，逻辑器件很难做到对APDU(Application Protocol Data Unit，应用协议数据单元)指令完整性的管理，即在各个基带共享访问SIM卡时，对于以APDU为单元的互斥操作命令难以实现，从而产生访问冲突，不能满足各个基带访问SIM卡的准确性；并且，采用逻辑器件实现对多个命令的管理时，研发成本较高。

本发明提出了一种多基带芯片访问单用户识别卡的方法，在处理器上设置多个第一用户识别卡接口，各基带芯片在访问SIM卡时，将命令发送到处理器，处理器将访问命令添加到命令队列中，并逐个发送到SIM卡，从而可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。

参考图7，示出了本发明一实施例提供的多基带芯片访问单用户识别卡的方法的流程图，具体可以包括以下步骤：

步骤101、处理器接收至少一个基带芯片在访问用户识别卡时发送的访问命令。

基带芯片用来合成即将发射的基带信号，或对接收到的基带信号进行解码，基带芯片可分为五个子块：CPU处理器、信道编码器、数字信号处理器、调制解调器和接口模块。当终端包括多个基带芯片时，不同的基带芯片可对应完成不同的通信制式，多个基带芯片可以包括主基带芯片和从基带芯片，发送访问命令的基带芯片可以是基带芯片或从基带芯片，主基带芯片对应正常通信连接状况下终端优选的一种通信制式(例如LTE制式)，从基带芯片对应的是非优选的通信制式，当主基带芯片的信号无法连接时，可以选择连接到从基带芯片对应的通信制式(例如CDMA制式)。

本发明实施例中，用户识别卡可以是SIM或是USIM卡等可以用于存储终端用户身份信息的智能卡。SIM(Subscriber Identity Module，用户身份识别模块)是一张内含大规模集成电路的智能卡，用来登记用户身份识别数据和信息；USIM(Universal Subscriber Identity Module，全球用户身份模块)也叫做升级SIM卡，在支持用户身份认证的同时，还在安全性方面对算法进行了升级，并增加了智能卡对网络的认证功能，这种双向认证可以有效防止黑客对卡片的攻击。

本发明实施例的处理器优选为ARM(Advanced RISC Machines)处理器，ARM处理器是一种嵌入式微处理器，本发明实施例中，ARM处理器可以是ARM CORTEX M0处理器，M0处理器工作时平均电流不超过10毫安，处理速度极快，每秒可以处理上千万条指令，是现有的体积最小、能耗最低和能效最高的ARM处理器。

本发明实施例中，处理器具备多个第一用户识别卡接口，各基带芯片分别有对应的第一用户识别卡接口，各第一用户识别卡接口分别将对应的基带芯片的访问命令发送到处理器，即各基带芯片分别通过对应的第一用户识别卡接口将访问命令发送到处理器。第一用户识别卡接口可以是符合ISO7816-3国际标准的接口。

在具体的实现中，处理器可以位于主基带芯片上，也可以位于独立于主基带芯片的单片机上。如图5和图6所示，给出了本发明实施例中处理器与基带芯片和用户识别卡的连接关系示意图。

其中，处理器为ARM处理器，用户识别卡为SIM卡，假SIM卡接口即第一用户识别卡接口，真SIM卡接口即第二用户识别卡接口，ARM处理器采用ARM CORTEX M0处理器。两个示意图的不同之处在于，图5的ARM处理器位于主基带芯片上，图6的ARM处理器位于单片机上，并且单片机与主基带芯片相互独立。

在主基带芯片或从基带芯片需要访问用户识别卡时，可以将访问命令通过第一用户识别卡接口发送到ARM处理器。

步骤102、将接收到的每个访问命令添加到命令队列中。

处理器在接收到至少一个基带芯片发送的访问命令后，将每个访问命令添加到预置的命令队列中，在具体的实现中，各基带芯片可以分别对应一个命令队列，也可以是所有的基带芯片对应一个命令队列。

步骤103、逐个提取命令队列中的访问命令进行访问处理，其中，访问处理包括：将提取的访问命令发送至用户识别卡，接收用户识别卡返回的针对访问命令的响应信息，并将该响应信息返回到与访问命令对应的基带芯片。

对于命令队列中的访问命令，处理器逐个提取访问命令进行访问处理，对访问命令进行的访问处理包括，提取访问命令发送至用户识别卡，接收用户识别卡返回的针对访问命令的响应信息，以及将响应信息返回到对应的基带芯片的的整个处理过程。

由于主基带芯片和从基带芯片均通过处理器访问用户识别卡，从基带芯片不通过主基带芯片访问用户识别卡，在其他基带芯片工作时，主基带芯片可以关闭电源，从而可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。当采用ARM CORTEX M0处理器时，由于M0处理器的功耗比主基带芯片小很多，可以大大降低多基带芯片终端的功耗。

采用本发明实施例的方法，使得主基带芯片可以应用于各种对功耗要求严格，并且要求支持多种基带的场合，比如可以用作支持多种制式的手机芯片。

并且，本发明实施例改变了背景技术中主基带芯片与用户识别卡紧密耦合的方式，同时使主基带芯片不需要增加新的软件来管理用户识别卡和处理器，达到了以前软件版本很好的兼容性。

具体而言，逐个提取命令队列中的访问命令进行访问处理步骤可以包括：

子步骤S11、将命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

子步骤S12、依次提取命令队列中排序靠前的访问命令进行访问处理。在接收到新的访问命令后，处理器可以将命令队列中的所有命令进行排序，然后提取排序靠前的访问命令进行访问处理。对访问命令进行排序的方式按照具体的应用环境和需求来设置，可以按照接收访问命令的时间先后进行排序，也可以针对各基带芯片设置不同的优先级，将访问命令按照所对应的基带芯片的优先级进行排序。

由于本发明实施例采用处理器来处理各个基带芯片访问时的优先级，控制和管理多基带共享访问SIM卡，避免了不同基带芯片访问时产生冲突，保证了APDU指令完整性和各个基带访问SIM卡的准确性。

本发明实施例中，在将提取的所述访问命令发送至用户识别卡时，若处理器位于主基带芯片上，主基带芯片上具备与用户识别卡进行连接的第二用户识别卡接口，处理器可以将提取的访问命令通过主基带芯片的第二用户识别卡接口发送到用户识别卡中；若处理器位于独立于主基带芯片的单片机上具备与用户识别卡进行连接的第二用户识别卡接口，则可以将提取的访问命令通过单片机的第二用户识别卡接口发送到用户识别卡中。

用户识别卡接收到访问命令后，生成针对访问命令的响应信息，响应信息通过第二用户识别卡接口返回给处理器，处理器进一步将接收到的响应信息返回给对应的基带芯片。

参考图8，示出了本发明另一实施例提供的多基带芯片访问单用户识别卡的方法的流程图，具体可以包括以下步骤：

步骤201、处理器接收至少一个基带芯片在访问用户识别卡时发送的访问命令。

其中，处理器具备多个第一用户识别卡接口，各第一用户识别卡接口分别将对应的基带芯片的访问命令发送到处理器。

步骤202、记录与每个访问命令对应的基带芯片的标识，以及记录与每个访问命令对应的第一用户识别卡接口的标识。

步骤203、将接收到的访问命令添加到命令队列中。

步骤204、逐个提取命令队列中的访问命令发送至用户识别卡。

步骤205、接收用户识别卡返回的针对访问命令的响应信息。

步骤206、查找记录的与访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

步骤207、通过与查找到的第一用户识别卡接口的标识对应的第一用户识别卡接口将响应信息返回到与查找到的所述基带芯片的标识对应的基带芯片。

与上个实施例不同之处在于，本实施例还公开了将访问命令对应的响应信息返回到基带芯片的具体方式。具体而言，如步骤202所述，处理器在接收到基带芯片发送的命令后，记录下与每个访问命令对应的基带芯片的标识和与每个访问命令对应的第一用户识别卡接口的标识。在接收到用户识别卡返回的响应信息后，根据访问命令对应的基带芯片的标识和第一用户识别卡的标识，通过与查找到的第一用户识别卡接口的标识对应的第一用户识别卡接口将响应信息发送到与查找到的基带芯片的标识对应的基带芯片。

步骤208、若确定命令队列中没有待处理的访问命令，则触发处理器进入低耗模式。

本发明实施例中，处理器逐个提取命令队列中的访问命令进行访问处理后，若进一步确定已经处理完命令队列中的所有访问命令，即命令队列中没有待处理的访问命令时，可以进入低功耗模式。在基带芯片需要访问用户识别卡时，第一SIM卡接口接收到访问命令后，会中断唤醒处理器，从而可以进一步降低处理器的功耗。

为了使本领域的技术人员更好的理解本发明，以下对图7和图8中多基带芯片访问单用户识别卡的管理步骤进行说明，具体可以包括：

步骤1、当基带芯片需要访问SIM卡时，基带芯片向假SIM卡接口发送访问命令。

步骤2、M0内核检测到访问命令，接收访问命令，记录访问命令对应的基带芯片的编号，假SIM卡接口的编号，并将访问命令放到对应的命令队列中。

步骤3、M0内核判断所有的基带芯片对应的访问命令队列，判断是否有比当前命令优先级更高的命令。如果有优先级更高的命令，则通知发送该访问命令的基带芯片等待，将当前的访问命令挂起，执行优先级更高的访问命令，在确定没有优先级更高的访问命令之后，执行当前的访问命令；如果没有优先级更高的命令，则直接执行当前的访问命令。

步骤4、M0内核将当前访问命令发送给SIM卡。

步骤5、SIM卡将访问命令的响应信息发送给M0内核。

步骤6、M0内核将响应信息发送给访问命令对应的假SIM卡接口。

步骤7、M0内核判断各个命令队列中是否有等待执行的访问命令。如果有，则按步骤3-步骤6执行访问命令；如果没有，则进入等待命令的状态，并进入M0内核的低功耗模式，在低功耗模式下，在接收到基带芯片发送访问命令后可以唤醒M0内核进入运行状态。

本发明实施例在主基带芯片或单片机中增加一个ARM CORTEX M0芯片及3个假SIM卡接口，是较容易实现和成本较小的工作，如此，主基带芯片的CPU专门用来管理基带即可，M0内核管理对SIM卡的访问。主基带芯片的CPU可以在没有工作时进入关电状态，可以实现对主基带芯片的低功耗的要求，并且，由于M0内核功耗很低，可以大大降低多基带芯片终端的功耗。

综上所述，依据本发明实施例，处理器上具备多个第一用户识别卡接口，主基带芯片或从基带芯片在访问SIM卡时，将访问命令发送到处理器，然后由处理器转发到SIM卡，由于从基带芯片不通过主基带芯片访问SIM卡，在其他基带芯片工作时，主基带芯片可以关闭电源，从而可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。当采用ARM CORTEX M0处理器时，由于M0处理器的功耗比主基带芯片小很多，可以大大降低多基带芯片终端的功耗。

本发明实施例中，处理器逐个对访问命令进行访问处理，并控制和管理多基带共享访问SIM卡时的优先级，避免了不同基带芯片访问时产生冲突，保证了APDU指令完整性和各个基带访问SIM卡的准确性。

按照本发明实施例的多基带芯片访问单用户识别卡的方法，经过试验和模拟，可以很好的完成多基带共享访问SIM卡这个功能，同时整个主基带芯片的功耗大大降低，经测试待机功耗降低了75％，可以满足低功耗场合的需要。

对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

参考图9，示出了本发明一实施例提供的处理器的结构框图，处理器具备多个第一用户识别卡接口，处理器具体可以包括以下模块：

命令接收模块301，用于接收至少一个基带芯片在访问用户识别卡时通过对应的第一用户识别卡接口发送的访问命令；

命令添加模块302与命令接收模块301相连，命令添加模块302用于将接收到的每个命令接收模块301接收的访问命令添加到命令队列中；

命令处理模块303与命令添加模块302相连，命令处理模块303用于逐个提取命令添加模块302添加到命令队列中的访问命令进行访问处理，其中，访问处理包括：将提取的访问命令发送至用户识别卡，接收用户识别卡返回的针对访问命令的响应信息，并将响应信息返回到与访问命令对应的基带芯片。

本发明实施例的处理器优选为ARM处理器，进一步优选为ARMCORTEX M0处理器。

本发明实施例中，命令处理模块303模块可以包括：

排序子模块，用于将命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

命令提取处理子模块与排序子模块相连，命令提取子模块用于依次提取经排序子模块排序后，命令队列中排序靠前的访问命令进行访问处理。

本发明实施例中，基带芯片可以为主基带芯片或从基带芯片，处理器可以位于主基带芯片上或位于独立于主基带芯片的单片机上。

本发明实施例中，处理器可以通过主基带芯片的第二用户识别卡接口或单片机的第二用户识别卡接口，将访问命令发送至用户识别卡。

参考图10，示出了本发明另一实施例提供的处理器的结构框图，处理器具备多个第一用户识别卡接口，处理器具体可以包括以下模块：

命令接收模块401，用于接收至少一个基带芯片在访问用户识别卡时通过对应的第一用户识别卡接口发送的访问命令；

标识记录模块402与命令接收模块401相连，标识记录模块402用于记录与命令接收模块401接收到的每个访问命令对应的基带芯片的标识，以及记录与命令接收模块401接收到的每个访问命令对应的第一用户识别卡接口的标识；

命令添加模块403与命令接收模块401相连，命令添加模块403用于将命令接收模块401接收到的每个访问命令添加到命令队列中；

命令处理模块404与命令添加模块403相连，命令处理模块404用于逐个提取命令添加模块403添加到命令队列中的访问命令进行访问处理，其中，访问处理包括：将提取的访问命令发送至用户识别卡，接收用户识别卡返回的针对访问命令的响应信息，并将响应信息返回到与访问命令对应的基带芯片；

命令处理模块模块404包括标识查找子模块4041和发送子模块4042。

标识查找子模块4041与和标识记录模块402相连，标识查找子模块4041用于查找标识记录模块402记录的，与访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

发送子模块4042与标识查找子模块4041相连，发送子模块4042用于通过与标识查找子模块4041查找到的第一用户识别卡接口的标识对应的第一用户识别卡接口，将响应信息发送到与标识查找子模块4041查找到的基带芯片的标识对应的基带芯片。

功耗状态控制模块405与命令处理模块40相连，功耗状态控制模块405用于若确定命令队列中没有待处理的访问命令后，触发处理器进入低耗模式。

综上所述，依据本发明实施例，处理器上具备多个第一用户识别卡接口，主基带芯片或从基带芯片在访问SIM卡时，将访问命令发送到处理器的命令接收模块，命令添加模块将访问命令添加到访问队列中，然后由命令发送模块逐个发送到SIM卡，由于从基带芯片不通过主基带芯片访问SIM卡，在其他基带芯片工作时，主基带芯片可以关闭电源，从而可以减少主基带芯片的功耗，避免主基带芯片无法进入睡眠模式，影响主基带芯片的使用寿命。当采用ARM CORTEX M0处理器时，由于M0处理器的功耗比主基带芯片小很多，可以大大降低多基带芯片终端的功耗。

本发明实施例中，处理器逐个对访问命令进行访问处理，并控制和管理多基带共享访问SIM卡时的优先级，避免了不同基带芯片访问时产生冲突，保证了APDU指令完整性和各个基带访问SIM卡的准确性。

由于所述装置实施例基本相应于前述图7和图8所示的方法实施例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此就不赘述了。

本发明可用于众多通用或专用的计算***环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器***、基于微处理器的***、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何***或设备的分布式计算环境等等。

本发明可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种多基带芯片访问单用户识别卡的方法，以及，一种处理器进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种多基带芯片访问单用户识别卡的方法，其特征在于，包括：

处理器接收至少一个基带芯片在访问用户识别卡时发送的访问命令，所述处理器具备多个第一用户识别卡接口，各第一用户识别卡接口分别将对应的基带芯片的访问命令发送到所述处理器；

将接收到的每个访问命令添加到命令队列中；

逐个提取所述命令队列中的访问命令进行访问处理，其中，所述访问处理包括：将提取的所述访问命令发送至所述用户识别卡，接收所述用户识别卡返回的针对所述访问命令的响应信息，并将所述响应信息返回到与所述访问命令对应的基带芯片。

2.根据权利要求1所述的方法，其特征在于，所述逐个提取命令队列中的访问命令进行访问处理的步骤包括：

将所述命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

依次提取所述命令队列中排序靠前的访问命令进行访问处理。

3.根据权利要求1所述的方法，其特征在于，将接收到的每个访问命令添加到命令队列中之前，所述方法还包括：

记录与每个访问命令对应的基带芯片的标识，以及记录与每个访问命令对应的第一用户识别卡接口的标识；

则，所述将响应信息返回到与所述访问命令对应的基带芯片的步骤包括：

查找记录的与所述访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

通过与查找到的所述第一用户识别卡接口的标识对应的第一用户识别卡接口将所述响应信息发送到与查找到的所述基带芯片的标识对应的基带芯片。

4.根据权利要求1所述的方法，其特征在于，所述基带芯片为主基带芯片或从基带芯片，所述处理器位于所述主基带芯片上或位于独立于主基带芯片的单片机上。

5.根据权利要求4所述的方法，其特征在于，所述将提取的所述访问命令发送至所述用户识别卡的步骤为，所述处理器通过所述主基带芯片的第二用户识别卡接口或所述单片机的第二用户识别卡接口，将提取的所述访问命令发送至用户识别卡。

6.根据权利要求1所述的方法，其特征在于，所述逐个提取所述命令队列中的访问命令进行访问处理后，所述方法还包括：

若确定所述命令队列中没有待处理的访问命令，则触发所述处理器进入低耗模式。

7.一种处理器，其特征在于，所述处理器具备多个第一用户识别卡接口，所述处理器包括：

命令接收模块，用于接收至少一个基带芯片在访问用户识别卡时通过对应的第一用户识别卡接口发送的访问命令；

命令添加模块，用于将接收到的每个访问命令添加到命令队列中；

命令处理模块，用于逐个提取所述命令队列中的访问命令进行访问处理，其中，所述访问处理包括：将提取的所述访问命令发送至所述用户识别卡，接收所述用户识别卡返回的针对所述访问命令的响应信息，并将所述响应信息返回到与所述访问命令对应的基带芯片。

8.根据权利要求7所述的处理器，其特征在于，所述命令处理模块包括：

排序子模块，用于将所述命令队列中的访问命令按照接收时间先后或预设优先级高低进行排序；

命令提取处理子模块，用于依次提取所述命令队列中排序靠前的访问命令进行访问处理。

9.根据权利要求7所述的处理器，其特征在于，还包括：

标识记录模块，用于记录与每个访问命令对应的基带芯片的标识，以及记录与每个访问命令对应的第一用户识别卡接口的标识；

则，所述命令处理模块包括：

标识查找子模块，用于查找记录的与所述访问命令对应的基带芯片的标识和第一用户识别卡接口的标识；

发送子模块，用于通过与查找到的所述第一用户识别卡接口的标识对应的第一用户识别卡接口，将所述响应信息发送到与查找到的所述基带芯片的标识对应的基带芯片。

10.根据权利要求7所述的处理器，其特征在于，所述基带芯片为主基带芯片或从基带芯片，所述处理器位于所述主基带芯片上或位于独立于主基带芯片的单片机上。

11.根据权利要求10所述的处理器，其特征在于，所述处理器通过所述主基带芯片的第二用户识别卡接口或所述单片机的第二用户识别卡接口，将所述访问命令发送至用户识别卡。

12.根据权利要求9所述的处理器，其特征在于，所述处理器还包括：

功耗状态控制模块，用于若确定所述命令队列中没有待处理的访问命令后，触发所述处理器进入低耗模式。

Images