CN103248566A - 一种应用于片上网络的基于错误阻挡模型的容错方法和结构 - Google Patents

Abstract

本发明属于可靠性计算机片上网络***设计技术领域，具体为一种应用于片上网络的基于错误阻挡模型的容错方法和结构。本发明基于片上网络的错误阻挡模型，提出一种部分自适应的双通道双方向的容错路由算法，根据该容错路由算法实现部分失效的片上网络的容错路由。此容错路由算法，能够在片上网络存在失效链路和一定数量的失效通径下，以最短路径传递数据，实现路由的免死锁、免活锁和免饥饿，还具有可重构、可扩展和高吞吐率等特性，从而实现较高的伪核利用率。本发明不仅能够容纳在片上网络中心位置的失效链路和路由中一定数量的失效通径，对片上网络边界和角落位置的失效链路和路由中一定数量的失效通径有同样的容错能力。

Description

一种应用于片上网络的基于错误阻挡模型的容错方法和结构

技术领域

本发明属于可靠性计算机片上网络***设计技术领域，具体涉及一种应用于片上网络的基于错误阻挡模型的容错方法和结构。 

背景技术

随着制造工艺日益发展，超大规模集成电路的工作电压不断降低，工作频率逐步升高，集成度也逐步扩大。伴随着片上网络的提出和蓬勃发展，单芯片面积和晶体管门数也呈现出增大的趋势，如复旦大学16核处理器芯片面积为9.10mm²、24核“复芯”处理器芯片面积为18.8mm²，晶体管数目为3.21百万门，中科院的8核“龙芯”面积为299.8mm²，晶体管数目为5.826亿门，加州大学戴维斯分校的167核处理芯片面积为39.4mm²，晶体管数目为5.5千万门，Intel的48核和80核处理器分别为576mm²和275mm²，且分别包含13亿和1亿晶体管，IBM、SONY和TOSHIBA联合开发的CELL则包含9个处理器核包含2.34亿门晶体管等。 

如此大的单芯片面积及晶体管数量，正如自英特尔的预测，在接下来的十年里，我们将会看到集成有1000亿只晶体管的单芯片。但规模的扩大，集成度的增加，频率的提高等都会导致芯片内部缺陷的增多。集成成百上千的内核，使芯片完成各种所需要的功能；但其中20%的晶体管会在制造过程中产生缺陷，在工作的一年里又将有10%的晶体管会失效。于是，解决这些问题的一个有效方法就是容错路由的设计。容错路由的设计主要包括两个方面。一是容芯片内部物理缺陷（硬错），二是容芯片内部数据传输过程中由于各种原因，如串扰、噪声、宇宙射线等，导致信号翻转（软错）。对于硬错，一般有冗余替代和算法避错等容错办法；对于软错，一般用纠错码解决。通过容错，片上网络***芯片的良品率增加，芯片的使用寿命延长，***的稳定性增强，***的性能也能得到提高。 

发明内容

为克服现有技术的不足，本发明的目的在于提出一种应用于片上网络的基于错误阻挡模型的容错方法和实现该方法的电路结构。 

本发明提出一种应用于片上网络的基于错误阻挡模型的容错方法，具体步骤包括： 

（1）通过测试得到片上网络的错误分布图，所述片上网络的错误分布图包括每个路由器失效通径的分布图、路由器之间的失效链路分布图和路由器和伪核之间的失效链路分布图；

（2）根据本发明的容错路由算法和片上网络的错误分布图，计算每个路由器每个端口的8位信息，每个路由器有东、南、西、北和本地共5个端口，需要40位信息；

（3）片上网络中的一个边角路由器发送每个路由器需要的40位信息给配置路由器，该路由器的数据解析单元根据这些配置信息，将有效信息部分传送给路由器的路由计算单元；

（4）路由器中的路由计算单元将接收到的40位配置信息保存在寄存器中，路由计算单元根据这些保存的信息，通过容错路由算法，选择数据的输出端口，以存在的最短路径发送数据到目的地； 

其中：步骤（2）和（4）中所述容错路由算法可以分为三个大的步骤：错误阻挡模型的建立；计算路由器每个端口的8位信息；根据一个端口的8位信息，选择输入数据的输出端口。

1）根据片上网络的错误分布图建立错误阻挡模型。 

根据错误分布图，对于非边界和边角路由器，可以计算出坐标为（i，j）的路由器的 

是否可用，“1”表示可用，“0”表示不可用，

可以解释为路由器（i，j）的输入端口I，如果IX通路失效或者X方向的相邻路由器为

不可用，且IY通路失效或者Y方向的相邻路由器为

不可用。具体计算方式可用以下迭代式（1）： 

  

                    （1）

其中，对于m×n的片上网络，1＜i＜m，1＜j＜n，表示坐标为（i，j）的路由器的IX通路，表示坐标为（i，j）的路由器的IY通路；其值通过片上网络的错误分布图得到，I∈{E，S，W，N，L}，X∈{E，W}，Y∈{S，N}。其中a和b的值如下表：

处于边界和边角的路由器，需要做一些特殊处理，具体如下：

对于上边界路由器，y=n，XN通路和XN通径失效，其中X∈{E，S，W，L}；对于下边界路由器，y=1，XS通路和XS通径失效，其中X∈{E，N，W，L}；对于左边界路由器，x=1，XW通路和XW通径失效，其中X∈{E，N，S，L}；对于右边界路由器，x=m，XE通路和XE通径失效，其中X∈{W，N，S，L}。

对于边角路由器，需要做相邻两边界路由器的两种如上所述的特殊处理。 

可以用公式（2）~（5）表示边界和边角路由器的

是否可用。 

                                                   

                              （2） 

                                            （3）

                                            （4）

                                            （5）

2）计算路由器每个端口的8位配置信息的方法。所有路由器中，除没有输入链路的端口不需要8位配置信息外，其余端口都需配置。利用步骤1）得到的数据，计算8位配置信息。

，，

，

和

分别表示坐标为（i，j）的路由器东、南、西、北和本地五个端口的配置信息，按公式（6）计算得到。

              

                                                         （6） 

其中

表示路由器（i，j）的

避通径环是否有效，I∈{E，S，W，N}、X∈{ E，S，W，N }且X≠I、Y∈{ E，S，W，N }且Y=

。具体计算如公式（7）。

                         (7) 

公式中的“±”选取的原则是使得等式右边中涉及的路径构成一个到达本地伪核的封闭环。

3）选择输入数据的输出端口。具体可以分为以下步骤： 

①根据数据目的地相对于数据源的方向，确定可能的输出端口为E1、S1、W1、N1和L1中一种或几种；

②根据8位的配置信息和当前数据所在的输入端口，计算候选的输出端口为E2、S2、W2、N2和L2中的一种或几种，具体计算见公式（8）~（12）；

输入数据在路由器东端口：

 （8）         输入数据在路由器南端口：

      

             （9）

输入数据在路由器西端口：

  （10）                    

输入数据在路由器北端口：

                 （11）

输入数据在路由器本地端口：

                          （12）

③确定最终的输出端口E3、S3、W3、N3或L3：

                                                              （13）

其中，X∈{E，S，W，N，L}，X取不同值时，表示输入数据在X端口时应选择的输出端口为X。

本发明中，每个路由器包括五个输入输出端口，其中四个端口与东南西北四个方向上的邻近路由器通信，另一个端口与本地伪核通信。 

本发明的容错方法，对片上网络存在的错误链路和路由中的错误路径建立一个错误阻挡模型，来自路由器的每一个输入端口的数据包转发时都需要路由计算来确定下一跳方向，在本发明中每个输入端口的数据在路由计算时只需要8位信息，共5个输入端口，所以一个路由器总共需要40位路由信息。 

以路由器的西边输入端口为例(其他方向类似)，所存储8位为：除西边外的三个O方向相邻路由器OOX是否可用，其中O∈{E, S, N}，X∈{E,S,W,N}且，易知每个方向的相邻路由器共有二种属性需要本地路由器存储，所以共6位；另外2位的意义表示从该端口到本地伪核的可能的路径。 

本发明提出了一种二维mesh结构的部分自适应的双通道双方向的容错路由算法，实现该算法的电路结构由重复的路由单元组成。每个路由单元由两部分组成：路由器和伪核。路由器和伪核之间通过输入缓冲单元进行通信。具体结构如图 3。 

（1） 路由器包括输入缓冲单元、路由计算单元、波前仲裁器和数据交换开关； 

路由器与邻近路由器通过双通道的输入缓冲单元进行数据交换，与本地伪核通过单通道的输入缓冲单元进行数据交换。输入数据经过路由计算单元、波前仲裁器和数据交换开关到邻近路由器或伪核，其根据本发明的容错路由算法选择特定的端口输出，并不能从该数据的输入端口输出。

输入缓冲单元主要对数据进行缓存，从而可以缓解路由器的路由压力。 

路由器与路由器之间的输入缓冲单元为双通道，实现路由算法的部分自适应，从而以可能的最短路径到达目的地址，实现片上网络的高吞吐率。 

路由器与本地伪核之间的输入缓冲单元为单通道路由，主要考虑到本地伪核的通信量不是很大。 

路由计算单元根据源地址、目的地址、邻近节点链路和通径信息以及当前路由器输出端口的占用信息等，决定数据可能的输出端口。 

波前仲裁器根据五个输入端口要求的输出端口，做出仲裁，决定数据从哪个端口输出，为了防止路由器的饥饿发生，每隔两个时钟周期，输入数据端口的优先级翻转，这样可以有效的防止路由器的饥饿发生；之所以称为波前仲裁器，是因为采用“轮询”的波前(wave front)机制。 

数据交换开关根据波前仲裁器的仲裁结果，选择输入端口的数据到输出端口。 

（2）伪核包含输入缓冲单元和控制器，其中控制器由数据解析单元、数据产生单元和数据发送单元组成。 

输入数据先进入数据解析单元进行解析，再由数据产生单元对解析后数据产生数据包，最后由数据发送单元将数据发送出去. 

伪核中的数据解析单元解析输入的数据，可以做出相应的操作，这些操作包括间隔指定时钟周期向指定伪核发送指定数目微片（flit）、间隔指定时钟周期向随机伪核发送指定数目微片、在指定时刻向指定伪核发送指定数目微片以及将接收该数据的伪核的时钟关闭。

其中在指定时刻向指定伪核发送指定数目的微片含有该伪核在该时刻前接收到的数据包数目和该伪核在该时刻前发送的数据包数目。一个数据包包括一个数据头、零个或一个或多个数据体和一个数据尾。  

数据产生单元根据接收的数据信息产生数据包，数据包中包含数据的源地址和目的地址等信息。

数据发送单元在特定时刻将数据发送出去，特定时刻由接收到的数据的信息决定。

本发明的路由器与路由器间的数据通道为双通道，分别组成VC0网络和VC1网络，并且路由器与路由器之间、路由器与伪核之间的数据传输是双向的。不同的通道之间采用的路由方式并不是一样的，在VC0网络中采用扩展东向最后(Extended-East-Last)的路由方式；在VC1网络中采用扩展西向最后(Extended-West-Last)的路由方式，如图 5，并且数据只能单向地从VC0网络转移到VC1网络，而不能从VC1网络转移到VC0网络，从而实现算法的部分自适应和免活锁，如图 6。 

本发明的有益效果在于：

本发明方法能实现较高的伪核利用率，其不仅能够容纳在片上网络中心位置的失效链路和路由中一定数量的失效通径，对片上网络边界和角落位置的失效链路和路由中一定数量的失效通径有同样的容错能力；本发明中的容错结构通过配置信息实现容错路由算法，并且采用2维网格片上网络结构，可以实现结构的可重构和可扩展。

附图说明

图1为片上网络的坐标定义。 

图2为片上网络中通路、通径和链路示例。 

图3为容错单元电路结构。 

图4为避通径环示例。 

图5为双数据通道结构。 

图6为双数据通道构成的数据传输网络。 

图7为部分片上网络的路由器链路和通径有效性示例。 

图8为二维网格10×10片上网络在不同路由器通路失效概率下的数据吞吐率。 

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

图1所示为片上网络的坐标定义；图2为片上网络中通路、通径和链路示例。 

在讲述错误阻挡模型前，做如下定义： 

（1）E表示东，S表示南，W表示西，N表示北，L表示本地。并且有当X=E时，

=W；当X=S时，

=N；当X=W时，

=E；当X=N时，

=S。

（2）与路由器输入端口相连的链路称之为该路由器的输入链路；与路由器输出端口相连的链路称之为该路由器的输出链路。XY链路是指从一个路由器的输出端口到相邻路由器的输入端口或到本地伪核的输入端口的一条路径，用

表示路由器（i，j）的XY链路，其中X∈{E,S,W,N,L}，Y∈{E,S,W,N,L}，且Y=。不可用的链路称为失效链路，

，否者为有效链路，。 

（3）XY通径是指从同一路由器的输入端口到其输出端口的一条路径，用

表示路由器（i，j）的XY通径，其中X∈{E,S,W,N}，Y∈{E,S,W,N,L }，且Y≠X。不可用的通径称为失效通径，值为0，否则为有效通径，值为1。 

（4）XY通路是指从一个路由器的输入端口到相邻路由器的输入端口或到本地伪核的输入端口的一条路径，用

表示路由器（i，j）的XY通路，其中X∈{E,S,W,N,L}，Y∈{E,S,W,N,L}，且Y≠X。不可用的通路称为失效通路，值为0，否者为有效通路，值为1。通路由通径和相应的链路组成，如ES通径和SN链路组成ES通路。 

（5）路由器的IXY不可用的意义在于指定路由器不可以通过输入端口I向X方向和Y方向的相邻路由器发送数据，用

表示路由器（i，j）的IXY是否可用，其中I∈{E,S,W,N,L}，X∈{E,W}，Y∈{S,N}。 

当X≠I，且Y≠I时,（A）对路由器的输入端口I，如果IX通路失效且IY通路失效，我们称路由器为IXY不可用；（B）对路由器的输入端口I，如果IX通路失效或者X方向的相邻路由器为不可用，且IY通路失效或者Y方向的相邻路由器为

不可用，我们称路由器为IXY不可用。 

当X=I，且Y≠I时，（A）对路由器的输入端口I，如果IY通路失效，我们称路由器为IXY不可用；（B）对路由器的输入端口I，如果IY通路失效或者Y方向的相邻路由器为

不可用，我们称路由器为IXY不可用。 

当X≠I，且Y=I时，（A）对路由器的输入端口I，如果IX通路失效，我们称路由器为IXY不可用；（B）对路由器的输入端口I，如果IX通路失效或者X方向的相邻路由器为

不可用，我们称路由器为IXY不可用。 

路由器为非IXY不可用，则称之为IXY可用。 

（6）路由器（i，j）的IOD避通径环，记为

，其中I∈{E,S,W,N}、O∈{E,S,W,N}且O≠I、D∈{E,S,W,N}且

，同样是指一条由多个IXY可用路由器和之间的连线以及一条通向本地的路由器通路所组成的路径，其组成表达式为： 

公式中的“±”选取的原则是使得等式右边中涉及的路径构成一个到达本地伪核的封闭环。

如果IOD避通径环中有任何一条链路失效、或通径失效、或是找不到相应的IXY可用路由器组成IOD避通径环，我们都称路由器为IOD避通径环失效，否则称之为IOD避通径环未失效或有效。如图 4中标号为3和4的路径为路由器R2的WNE避通径环和WSE避通径环。 

有了以上定义，下面详细讲述本发明的容错方法和容错结构的工作步骤。 

1） 通过一定的测试方法得到每个路由器和每个伪核的链路和通径失效的分布图，片上网络的失效链路和通径的分布图，也可以称为片上网络的错误分布图。 

2） 根据本发明的容错路由算法和片上网络的错误分布图，计算每个路由器每个端口的8位信息。以图7中的R1路由器为例，按公式（6）的格式存储路由信息，路由器R1西端口所存储的前6位信息为“111011”，其中“10”表示路由器西边输入口不能以最短的路径向北边和西边发送数据。由于R1的WL通径有效，所以R1西端口存储的8位信息为“11101111”。注意的是，如果路由器本身是WX不通，其中X∈{E ,S, N}，则存储的相应X方向路由器的属性全为“0”，因为路由器本身无法以最短路径往该方向的相邻路由器发送数据。如图7中R2，尽管东边路由器R3为EEN可用和EES可用，但由于R2的WE失效，R2无法以最短路径向R3发数据，因此R2西边输入口存储的6位数据位“001101”。 

3） 片上网络中的一个边角路由器发送配置路由器的配置信息。每个路由器也有自己的数据解析单元，根据数据信息，做出相应的操作。每个方向的端口需要8位信息，有5个端口，共40位信息。分两个微片配置，每个微片为32位。配置路由器一个端口的数据包格式，需要两个数据包，代表的含义分别为： 

路由器配置数据的第一个微片格式：

路由器配置数据的第二个微片格式：

第31-24位	第23-14位	第13-5位	第4-0位
				本地	没意义	是否关闭9个输入FIFO时钟	是否关闭5个输出FIFO时钟

4） 路由器根据配置的信息，，以存在的最短路径发送数据到目的地。具体的测试方法为用配置路由器的方法向伪核发送数据，这些数据告诉伪核应该向哪个地址的伪核、在间隔多少时时钟周期发送多少微片的数据。配置伪核只要一个32位的微片，格式如下：

5） 在一定时间之后，每个伪核的发送数据操作结束，可以统计每个伪核的接收和发送数据数目，从而得到在本发明容错路由算法下整个片上网络的数据吞吐率，图8列出了二维网格10×10片上网络中，在不同路由器通路失效概率下的数据吞吐率，在每种失效概率下的仿真时间为10000个时钟周期，每个可用伪核的数据包注入概率为每个时钟周期注入0.1个微片，可以看出，在本发明的容错路由算法下，数据吞吐率有了很大提高。

Claims (6)

1.一种应用于片上网络的基于错误阻挡模型的容错方法，其特征在于，具体步骤如下：

（1）通过测试得到片上网络的错误分布图，所述片上网络的错误分布图包括每个路由器失效通径的分布图、路由器之间的失效链路分布图和路由器和伪核之间的失效链路分布图；

（2）根据容错路由算法和片上网络的错误分布图，计算每个路由器每个端口的8位信息，每个路由器有东、南、西、北和本地共5个端口，需要40位信息；

（3）片上网络中的一个边角路由器发送每个路由器需要的40位信息给配置路由器，该路由器的数据解析单元根据这些配置信息，将有效信息部分传送给路由器的路由计算单元；

（4）路由器中的路由计算单元将接收到的40位配置信息保存在寄存器中，路由计算单元根据这些保存的信息，通过容错路由算法，选择数据的输出端口，以存在的最短路径发送数据到目的地； 

其中，步骤（2）和（4）中所述容错路由算法分为三个步骤：错误阻挡模型的建立；计算路由器每个端口的8位信息；根据一个端口的8位信息，选择输入数据的输出端口；具体如下：

1）根据片上网络的错误分布图建立错误阻挡模型；

根据错误分布图，对于非边界和边角路由器，计算出坐标为（i，j）的路由器的 

是否可用，“1”表示可用，“0”表示不可用，

解释为路由器（i，j）的输入端口I，如果IX通路失效或者X方向的相邻路由器为

不可用，且IY通路失效或者Y方向的相邻路由器为

不可用。具体计算方式可用以下迭代式（1）：

  

                    （1）

其中，对于m×n的片上网络，1＜i＜m，1＜j＜n，

表示坐标为（i，j）的路由器的IX通路，

表示坐标为（i，j）的路由器的IY通路；其值通过片上网络的错误分布图得到，I∈{E，S，W，N，L}，X∈{E，W}，Y∈{S，N}。其中a和b的值如下表：

 

处于边界和边角的路由器，需要做如下处理：

对于上边界路由器，y=n，XN通路和XN通径失效，其中X∈{E，S，W，L}；对于下边界路由器，y=1，XS通路和XS通径失效，其中X∈{E，N，W，L}；对于左边界路由器，x=1，XW通路和XW通径失效，其中X∈{E，N，S，L}；对于右边界路由器，x=m，XE通路和XE通径失效，其中X∈{W，N，S，L}；

对于边角路由器，需要做相邻两边界路由器的两种同上处理；

    用公式（2）~（5）表示边界和边角路由器的

是否可用。

                                                                                 （2）

                                            （3）

                                            （4）

                                            （5）

2）计算路由器每个端口的8位配置信息：所有路由器中，除没有输入链路的端口不需要8位配置信息外，其余端口都需配置；利用步骤1）得到的数据，计算8位配置信息；

，

，

，和

分别表示坐标为（i，j）的路由器东、南、西、北和本地五个端口的配置信息，按公式（6）计算得到：

     

       

（6）

其中

表示路由器（i，j）的

避通径环是否有效，I∈{E，S，W，N}、X∈{ E，S，W，N }且X≠I、Y∈{ E，S，W，N }且Y=

，具体计算如公式（7）：                            (7)

公式中的“±”选取的原则是使得等式右边中涉及的路径构成一个到达本地伪核的封闭环；

 3）选择输入数据的输出端口，具体分为以下步骤：

①根据数据目的地相对于数据源的方向，确定可能的输出端口为E1、S1、W1、N1和L1中一种或几种；

②根据8位的配置信息和当前数据所在的输入端口，计算候选的输出端口为E2、S2、W2、N2和L2中的一种或几种，具体计算见公式（8）~（12）；

输入数据在路由器东端口：

 （8）         输入数据在路由器南端口：

      

             （9）

输入数据在路由器西端口：

  （10）                    

输入数据在路由器北端口：

                 （11）

输入数据在路由器本地端口：

                          （12）

③确定最终的输出端口E3、S3、W3、N3或L3：

                                                              （13）

其中，X∈{E，S，W，N，L}，X取不同值时，表示输入数据在X端口时应选择的输出端口为X。

2.根据权利要求1所述的应用于片上网络的基于错误阻挡模型的容错方法，其特征在于：所述片上网络包括VC0网络和VC1网络，数据单向地从VC0网络转移到VC1网络。

3.根据权利要求2所述的应用于片上网络的基于错误阻挡模型的容错方法，其特征在于：在所述VC0网络中采用扩展东向最后的路由方式；在所述VC1网络中采用扩展西向最后的路由方式。

4.一种应用于片上网络的基于错误阻挡模型的容错结构，其特征在于：其由若干个重复的路由单元组成，每个路由单元包括路由器和伪核，所述路由器和所述伪核之间通过输入缓冲单元进行连接通信；其中：

所述路由器包括输入缓冲单元、路由计算单元、波前仲裁器和数据交换开关；输入数据依次经由路由计算单元、波前仲裁器和数据交换开关到邻近路由器或伪核；

所述路由计算单元，用于根据源地址、目的地址、邻近节点链路和通径信息以及当前路由器输出端口的占用信息，决定数据可能的输出端口；

所述波前仲裁器，用于根据五个输入端口要求的输出端口，做出仲裁，决定数据从哪个端口输出；

所述数据交换开关，用于根据波前仲裁器的仲裁结果，选择输入端口的数据到输出端口。

所述伪核包括输入缓冲单元和控制器，其中所述控制器由数据解析单元、数据产生单元和数据发送单元组成，输入数据先进入数据解析单元进行解析，再由数据产生单元对解析后数据产生数据包，最后由数据发送单元将数据发送出去；

数据解析单元用于解析输入的数据，做出相应的操作；

数据产生单元根据接收的数据信息产生数据包，数据包中包含数据的源地址和目的地址信息；

数据发送单元用于将数据发送出去。

5.根据权利要求4所述的应用于片上网络的基于错误阻挡模型的容错结构，其特征在于：所述数据解析单元做出的相应操作包括间隔指定时钟周期向指定伪核发送指定数目微片、间隔指定时钟周期向随机伪核发送指定数目微片、在指定时刻向指定伪核发送指定数目微片以及将接收该数据的伪核的时钟关闭。

6.根据权利要求4所述的应用于片上网络的基于错误阻挡模型的容错结构，其特征在于：所述在指定时刻向指定伪核发送指定数目微片包括了该伪核在该时刻前接收到的数据包数目和该伪核在该时刻前发送的数据包数目。

Images