CN103226543A - 一种流水线结构的fft处理器 - Google Patents

Abstract

本发明公开了一种流水线结构的FFT处理器，用于处理N点基r-DIT-FFT运算，N＝2^M，M为正整数，该处理器包括：L级蝶形运算单元，若干个输入存储单元以及两个输出存储单元，L＝log_rN；每级蝶形运算单元与两个输入存储单元相连，除第L级蝶形运算单元外的每级蝶形运算单元与下一级蝶形运算单元的两个输入存储单元相连，第L级蝶形运算单元与两个输出存储单元相连；第一级蝶形运算单元的两个输入存储单元、第L级蝶形运算单元的两个输入存储单元以及第L级蝶形运算单元的两个输出存储单元的存储空间为N点；第K级蝶形运算单元的两个输入存储单元的存储空间为r^K点，其中K为大于1且小于L的正整数。

Description

一种流水线结构的FFT处理器

技术领域

本发明涉及信号处理技术领域，具体涉及一种流水线结构的FFT处理器。

背景技术

FFT(Fast Fourier Transformation，快速傅里叶变换)算法是DFT(DiscreteFourier Transform，离散傅里叶变换)的快速算法，其大大降低了DFT算法的运算量。FFT是数字信号处理的主要算法之一，FFT处理器在语音识别、图像处理和频谱分析等有着广泛的应用。

FFT处理器硬件实现的形式主要有四种：顺序处理、流水线处理、并行处理以及阵列处理。采用流水线结构是提高FFT运算速度的重要技术途径，它能保证FFT中每一级运算能够同时进行，当输入数据速率匹配时，总***运算时间仅为一级流水线的时间。这种方法处理速度较快，消耗的资源适中，适合采用大规模集成电路实现。同时由于变换点数决定级数，因此可以方便的通过删减级联的模块来实现不同变换点数的FFT。但是，现有技术中流水线结构的FFT处理器存在存储开销大的问题，增加了硬件的成本。

发明内容

有鉴于此，本发明的主要目的是提供一种流水线结构的FFT处理器，以解决现有技术中流水线结构的FFT处理器存在存储开销大的问题。

为解决上述问题，本发明提供的技术方案如下：

一种流水线结构的FFT处理器，所述FFT运算为N点基r-DIT-FFT运算，其中N＝2^M，M为正整数，r为所述FFT运算的基数，所述处理器包括：

L级蝶形运算单元，若干个输入存储单元以及两个输出存储单元，其中L＝log_rN；

每级所述蝶形运算单元与两个所述输入存储单元相连，除第L级所述蝶形运算单元外的每级所述蝶形运算单元与下一级所述蝶形运算单元的两个所述输入存储单元相连，第L级所述蝶形运算单元与两个所述输出存储单元相连；

第一级所述蝶形运算单元的两个所述输入存储单元、第L级所述蝶形运算单元的两个所述输入存储单元以及第L级所述蝶形运算单元的两个所述输出存储单元的存储空间为N点；

第K级所述蝶形运算单元的两个所述输入存储单元的存储空间为r^K点，其中K为大于1且小于L的正整数。

相应的，所述处理器还包括若干个选择器；

每级所述蝶形运算单元通过所述选择器与两个所述输入存储单元相连，除第L级所述蝶形运算单元外的每级所述蝶形运算单元通过所述选择器与下一级所述蝶形运算单元的两个所述输入存储单元相连，第L级所述蝶形运算单元通过所述选择器与两个所述输出存储单元相连；

输入数据接口通过所述选择器与第一级蝶形运算单元的两个输入存储单元相连；

第L级蝶形运算单元的两个输出存储单元通过所述选择器与输出数据接口相连。

相应的，所述选择器是二选一选择器。

相应的，所述选择器通过乒乓操作对与所述选择器相连的两个所述输入存储单元或者两个所述输出存储单元进行切换。

相应的，每个与第一级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每N点数据传输后对与第一级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第K级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每r^K点数据传输后对与第K级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第L级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每N点数据传输后对与第L级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第L级所述蝶形运算单元的两个所述输出存储单元相连的所述选择器每N点数据传输后对与第L级所述蝶形运算单元的两个所述输出存储单元进行一次切换。

由此可见，本发明具有如下有益效果：

本发明充分利用DIT-FFT运算的特点，对存储单元的存储空间进行了减小，N点基r-FFT处理器的存储开销由现有技术的2*(log_rN+1)*N减少为本发明的6*N+2*(N-r²)/(r-1)，达到了有效减少存储开销的效果，可以节约芯片面积，降低硬件成本。

附图说明

图1为8点基2-DIT-FFT运算流图；

图2为乒乓操作示意图；

图3为现有技术中1024点基4-DIT-FFT处理器硬件结构示意图；

图4为本发明一种流水线结构的FFT处理器的结构示意图；

图5为本发明一种流水线结构的FFT处理器的具体结构示意图；

图6为本发明8点基2-DIT-FFT处理器硬件结构示意图；

图7为本发明1024点基4-DIT-FFT处理器硬件结构示意图；

图8为本发明现有技术方案与本发明方案存储开销曲线对比图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。

FFT按照运算基数r的不同，可分为基2、基4、基8、基2⁴等，各算法在单个运算单元的结构上有所区别，即每个单元计算的数据点数不同。根据运算抽取的规律可分为两大类，即按时间抽取法(Decimation In Time，DIT)和按频率抽取法(Decimation In Frequency，DIF)。以基2-DIT-FFT算法为例，简单说明本发明基于的FFT的基本原理。

设序列x(n)的长度为N，N＝2^M，M为正整数。

x₁(r)和x₂(r)是x(n)按n的奇偶性分解成的两个N/2点的子序列，如下式所示：

x₁(r)＝x(2r)，r＝0，1，Λ，

x₂(r)＝x(2r+1)，r＝0，1，Λ，

那么x(n)的DFT为：

由于： $W_N^{2\mathrm{rk}}=W_{N/2}^{\mathrm{rk}};$

所以： $X\left(k\right)=\underset{r=0}{\overset{N/2-1}{\mathrm{\Σ}}}{x}_1\left(r\right)W_{N/2}^{\mathrm{rk}}+W_N^k\underset{r=0}{\overset{N/2-1}{\mathrm{\Σ}}}{x}_2\left(r\right)W_{N/2}^{\mathrm{rk}}=X_1\left(k\right)+W_N^k{X}_2\left(k\right),$ k＝0，1，Λ，N-1。

其中，X₁(k)和X₂(k)分别为x₁(r)和x₂(r)的N/2点DFT，即：

$X_1\left(k\right)=\underset{r=0}{\overset{N/2-1}{\mathrm{\Σ}}}{x}_1\left(r\right)W_{N/2}^{\mathrm{rk}}=\mathrm{DFT}\left[x_1\left(r\right)\right];$

$X_2\left(k\right)=\underset{r=0}{\overset{N/2-1}{\mathrm{\Σ}}}{x}_2\left(r\right)W_{N/2}^{\mathrm{rk}}=\mathrm{DFT}\left[x_2\left(r\right)\right].$

这样一个N点的DFT就被拆分成为了两个N/2点的DFT。上述两个公式为蝶形运算式，只要求出2个N/2点DFT，即x₁(r)和x₂(r)，再经过蝶形运算就可以求出全部X(k)的值，运算量大大减少。

经过逐级的分解，一个N点DFT运算就变成log₂N级FFT运算。以8点运算为例，基2-DIT-FFT运算流图，参见图1所示，其中输入数据x(0)-x(7)已经进行了倒序处理。

在流水线结构中，FFT的蝶形运算单元与存储单元即数据缓冲区中的数据传输采用乒乓操作，参见图2所示，其基本原理为：输入数据流分配到两个数据缓冲区，数据缓冲区可以采用像双口RAM、单口RAM、FIFO等存储模块。在第1个周期，输入数据选择单元将输入的数据送入数据缓冲模块1；在第2个周期，输入数据选择单元将输入的数据送入数据缓冲模块2，同时将数据缓冲模块1缓存的第1个周期数据通过输出数据选择单元的选择，送到蝶算单元进行运算处理；在第3个周期，输入数据选择单元再把输入的数据送入数据缓冲模块1，同时将数据缓冲模块2缓存的数据通过输出数据选择单元送到蝶算单元进行运算。在接下来的时钟周期按照上面的流程不断地循环。乒乓操作的最大特点是，通过输入数据选择单元和输出数据选择单元按节拍、相互配合的切换，将经过缓冲的数据流没有时间停顿地送到运算单元被运算和处理。

在流水线FFT处理结构中，每一级的N/r个蝶形结使用一个独立的蝶形运算单元来加以运算，第一个蝶形运算单元计算第一级N/r个蝶形结，第二个蝶形运算单元计算第二级N/r个蝶形结，以此类推，这样数据输入的流通速度可以增加log_rN倍。流水线处理的特点是：使用log_rN个蝶形运算单元并行运算；每个蝶形运算单元执行N/r次蝶算，每个蝶形运算单元与存储器进行乒乓操作。

采用流水线结构是提高FFT运算速度的重要技术途径，它能保证FFT中每一级运算能够同时进行，当输入数据速率匹配时，总***运算时间仅为一级流水线的时间。这种方式的数据流量是原流量的log_rN倍。

这种流水线处理的特点是：用L＝log_rN个蝶形运算单元同时运算；每个蝶形运算单元顺序执行N/r个蝶形结运算；每级蝶形数据运算的执行时间为T*N/r个时钟周期；所需存储单元的数量为2*(log_rN+1)个。

这种方法处理速度较快，消耗的资源适中，适合采用大规模集成电路实现。同时由于变换点数决定级数，因此可以方便的通过删减级联的模块来实现不同变换点数的FFT。N点基r-DIT-FFT运算的FFT处理器每个存储器消耗为N点，以1024点基4-DIT-FFT运算为例，其存储器消耗硬件示意图参见图3所示，其中上下两排小的方框代表存储，框中数值代表存储消耗的运算点数值，运算1024点基4-DIT-FFT的FFT处理器每个存储器消耗均为1024点。

但是由图1可见，在FFT第一级蝶形运算中，并非需要完成所有运算，才可以开始下一级的蝶算。对于一个8点基2-DIT-FFT运算，第一级只是计算了x(0)，x(4)，x(2)和x(6)四点数据，便可以进行第二级的运算。因此与第二级蝶形运算单元相连的输入存储单元只需存储这4点数据即可以使第二级蝶形运算单元开始运算，而在现有技术中FFT处理器每个存储单元的存储空间均为N点，就造成存储空间的浪费，存储开销大会导致硬件成本的增加。

因此，本发明提供一种流水线结构的FFT处理器，以降低现有技术中流水线结构的FFT处理器的存储开销，FFT运算为N点基r-DIT-FFT运算，其中N＝2^M，M为正整数，r为所述FFT运算的基数，r可以取2、4、8、16等，参见图4所示，该处理器包括：

L级蝶形运算单元1，若干个输入存储单元2以及两个输出存储单元3，其中L＝log_rN；

每级蝶形运算单元与两个输入存储单元相连，除第L级蝶形运算单元外的每级蝶形运算单元与下一级蝶形运算单元的两个输入存储单元相连，第L级蝶形运算单元与两个输出存储单元相连；

第一级蝶形运算单元的两个输入存储单元、第L级蝶形运算单元的两个输入存储单元以及第L级蝶形运算单元的两个输出存储单元的存储空间为N点；

第K级蝶形运算单元的两个输入存储单元的存储空间为r^K点，其中K为大于1且小于L的正整数。

在上述实施例中，对于N点基r-DIT-FFT运算，各级蝶形运算单元的存储开销规律为第一级的输入存储单元，最后一级(第L级，即第log_rN级)的输入存储单元、最后一级的输出存储单元的存储开销皆为N点数据，第二级的输入存储单元的存储开销为r²点数据，第三级的输入存储单元的存储开销r³点数据，......，直到第(log_rN-1)级的输入存储单元的存储开销为r^(logrN-1)点数据。即K为大于1并且小于L的正整数的集合，第K级的输入存储单元的存储开销为r^K点数据。这样，相比现有技术中N点基r-DIT-FFT运算的FFT处理器每个存储单元的存储开销均为N点数据，本发明流水线结构的FFT处理器存储单元的存储开销有大幅减少，且FFT运算级数越多时，FFT处理器存储单元的存储开销减少越多。

参见图5所示，具体的，本发明的FFT处理器还包括若干个选择器4。

每级蝶形运算单元通过选择器与两个输入存储单元相连，除第L级蝶形运算单元外的每级蝶形运算单元通过选择器与下一级蝶形运算单元的两个输入存储单元相连，第L级蝶形运算单元通过选择器与两个输出存储单元相连。

同样的，输入数据接口通过选择器与第一级蝶形运算单元的两个输入存储单元相连；第L级蝶形运算单元的两个输出存储单元通过选择器与输出数据接口相连。

即与每级蝶形运算单元的两个存储单元前后都通过选择器进行选择切换。该选择器通常为二选一选择器，选择器可以通过乒乓操作对与选择器相连的两个输入存储单元或者两个输出存储单元进行切换。

在上述实施例中，选择器的切换规律如下：

每个与第一级蝶形运算单元的两个输入存储单元相连的选择器每N点数据传输后对与第一级蝶形运算单元的两个输入存储单元进行一次切换；

每个与第K级蝶形运算单元的两个输入存储单元相连的选择器每r^K点数据传输后对与第K级蝶形运算单元的两个输入存储单元进行一次切换；

每个与第L级蝶形运算单元的两个输入存储单元相连的选择器每N点数据传输后对与第L级蝶形运算单元的两个输入存储单元进行一次切换；

每个与第L级蝶形运算单元的两个输出存储单元相连的选择器每N点数据传输后对与第L级蝶形运算单元的两个输出存储单元进行一次切换。

以下通过具体实例对上述实施例进行具体说明。

参见图6所示，对于一个8点基2-DIT-FFT运算，设与第一级蝶形运算单元相连的两个输入存储单元分别为RAM1A、RAM1B，与第二级蝶形运算单元相连的两个输入存储单元分别为RAM2A、RAM2B，与第三级蝶形运算单元相连的两个输入存储单元分别为RAM3A、RAM3B，与第三级蝶形运算单元相连的两个输出存储单元分别为RAM4A、RAM4B。在FFT第一级蝶形运算中，并非需要完成所有运算，才可以开始下一级的蝶算。对于一个8点基2-DIT-FFT运算，第一级蝶形运算只是计算了x(0)，x(4)，x(2)和x(6)四点数据，便可以进行第二级蝶形运算。这样，第二级的两块输入存储单元可以都减半，同时增加了一倍的乒乓切换频率，来完成流水操作。第一级蝶形运算在计算完前4点数据后，将结果写入RAM2A。此时，开始第二级蝶形运算开始，第二级蝶算单元读取RAM2A中数据开始运算，第一级蝶算单元在计算完后4点数据后输出运算结果，写入RAM2B。第二级蝶形运算前4点数据计算完成后，由第二级蝶算单元读取RAM2B中的数据。因此，对输入或输出RAM2A、RAM2B进行选择的选择器每4点数据进行一次切换。而对于第三级蝶算，由图1可见，第一个蝶形结的输出便需要第1、5点数据A(0)和A(4)。故第二级蝶算进行一半时，即A(0)-A(3)输出时，依然无法开始第三级的运算。这样，RAM3A和RAM3B又恢复到8点数据存储大小。

DIT-FFT的最终输出是自然序，不需再做倒序处理。然而，从图1可见，第三级蝶算后数据并非按照X(0)-X(7)的顺序依次输出，而是X(0)，X(4)，X(1)，X(5)...逐次输出，故输出存储单元恢复到全8点数据存储空间。

对于第一级DIT-FFT的输入存储单元，因为采用了倒序处理，故需全8点数据存储空间。

在上述实施例中，第一级蝶形运算进行一半时，第二级的输入存储单元便执行了一次乒乓切换，切换频率加快，可以通过修改选择器切换时的计数器条件来实现，而不需通过非常复杂的逻辑。

在FFT运算级数较多时，本发明节约存储开销的效果越明显。参见图7所示，为1024点基4-DIT-FFT运算的本发明FFT处理器硬件示意图，存储单元的方框内的数字代表各存储单元的存储空间。由此可见，相比图3，其存储开销有较大幅度的降低。设与第一级蝶形运算单元相连的输入存储单元为第一级输入存储单元，与第二级蝶形运算单元相连的输入存储单元为第二级输入存储单元，其余各级同理；最后一级蝶形运算单元之后相连的为输出存储单元。第一级的输入存储单元存储空间为1024点，最后一级的输入存储单元及输出存储单元的存储空间为1024点，从第二级到第四级的输入存储单元的存储空间分别为1024点的1/64，1/16和1/4。相应的，对输入第二级输入存储单元数据或输出第二级输入存储单元数据进行选择的选择器的切换频率为每传输16点数据切换一次，对输入第三级输入存储单元数据或输出第三级输入存储单元数据进行选择的选择器的切换频率为每传输64点数据切换一次，对输入第四级输入存储单元数据或输出第四级输入存储单元数据进行选择的选择器的切换频率为每传输256点数据切换一次，切换频率取决于存储单元的存储空间。

对于N点基r-DIT-FFT运算，现有技术中流水线型FFT处理器的存储单元的存储开销总和为2*(log_rN+1)*N，而本发明流水线型FFT处理器的存储单元的存储开销总和为6*N+2*(N-r²)/(r-1)。参见图8所示，当r分别为2和4时，现有技术流水线FFT处理器方案和本发明流水线FFT处理器的存储开销总和随运算点数N变化的曲线对比图。

这样，本发明充分利用DIT-FFT运算的特点，对存储单元的存储空间进行了减小，N点基r-FFT处理器的存储开销由现有技术的2*(log_rN+1)*N减少为本发明的6*N+2*(N-r²)/(r-1)，达到了有效减少存储开销的效果，可以节约芯片面积，降低硬件成本。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的***或装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种流水线结构的FFT处理器，其特征在于，所述FFT运算为N点基r-DIT-FFT运算，其中N＝2^M，M为正整数，r为所述FFT运算的基数，所述处理器包括：

L级蝶形运算单元，若干个输入存储单元以及两个输出存储单元，其中L＝log_rN；

每级所述蝶形运算单元与两个所述输入存储单元相连，除第L级所述蝶形运算单元外的每级所述蝶形运算单元与下一级所述蝶形运算单元的两个所述输入存储单元相连，第L级所述蝶形运算单元与两个所述输出存储单元相连；

第一级所述蝶形运算单元的两个所述输入存储单元、第L级所述蝶形运算单元的两个所述输入存储单元以及第L级所述蝶形运算单元的两个所述输出存储单元的存储空间为N点；

第K级所述蝶形运算单元的两个所述输入存储单元的存储空间为r^K点，其中K为大于1且小于L的正整数。

2.根据权利要求1所述的处理器，其特征在于，所述处理器还包括若干个选择器；

每级所述蝶形运算单元通过所述选择器与两个所述输入存储单元相连，除第L级所述蝶形运算单元外的每级所述蝶形运算单元通过所述选择器与下一级所述蝶形运算单元的两个所述输入存储单元相连，第L级所述蝶形运算单元通过所述选择器与两个所述输出存储单元相连；

输入数据接口通过所述选择器与第一级蝶形运算单元的两个输入存储单元相连；

第L级蝶形运算单元的两个输出存储单元通过所述选择器与输出数据接口相连。

3.根据权利要求2所述的处理器，其特征在于，所述选择器是二选一选择器。

4.根据权利要求3所述的处理器，其特征在于，

所述选择器通过乒乓操作对与所述选择器相连的两个所述输入存储单元或者两个所述输出存储单元进行切换。

5.根据权利要求4所述的处理器，其特征在于，

每个与第一级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每N点数据传输后对与第一级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第K级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每r^K点数据传输后对与第K级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第L级所述蝶形运算单元的两个所述输入存储单元相连的所述选择器每N点数据传输后对与第L级所述蝶形运算单元的两个所述输入存储单元进行一次切换；

每个与第L级所述蝶形运算单元的两个所述输出存储单元相连的所述选择器每N点数据传输后对与第L级所述蝶形运算单元的两个所述输出存储单元进行一次切换。

Images