CN103219435A - 具有嵌入式纳米级结构的光子器件 - Google Patents

Abstract

本发明涉及一种制造发光装置的方法。该方法包括在衬底上方形成第一III-V族化合物层。该第一III-V族化合物层具有第一导电类型。在第一III-V族化合物层上方形成多量子阱(MQW)层。然后在该MQW层上方形成第二III-V族化合物层。该第二III-V族化合物层具有与第一导电类型不同的第二导电类型。此后，在第二III-V族化合物层上方形成多个导电元件。然后在第二III-V族化合物层上方以及在导电元件上方形成反光层。导电元件每一个都比反光层具有更好的粘着特性和导电特性。本发明提供了具有嵌入式纳米级结构的光子器件。

Description

具有嵌入式纳米级结构的光子器件

技术领域

一般而言，本发明涉及半导体制造，更具体而言，涉及半导体发光器件的制造。

背景技术

本文所用的LED器件是用于产生特定波长或波长范围的光的半导体光源。传统上LED器件用于指示灯，并且越来越多地用于显示器。当在由相反掺杂的半导体化合物层形成的p-n结之间施加电压时，LED器件发射出光。可以使用不同的材料通过改变半导体层的带隙以及通过在p-n结内制造有源层来产生不同波长的光。

传统上，通过在生长衬底上生长多个发光结构来制造LED。发光结构连同下面的生长衬底被分成独立的LED管芯。在分离之前或之后的某一时刻，对每个LED管芯添加电极或导电焊盘，从而允许在该结构之间导电。发光结构以及在其上形成发光结构的晶圆在本文中被称为外延晶圆。然后通过添加封装基板、可选的荧光材料、以及光学器件(诸如，透镜和反射镜)来封装LED管芯，从而形成光发射体。

可以利用不同的结构形成LED器件。例如，一些LED结构包括垂直LED结构和倒装芯片LED结构。这些结构可以带来诸如更好的热管理、减少的电流拥挤、或封装效率的益处。常规的垂直LED结构或倒装芯片LED结构可以应用反射层来重定向光路。然而，由于反射层的弱粘着特性和低欧姆接触特性，常规的垂直LED结构或倒装芯片LED结构可能出现缺陷。

因此，虽然现有的制造LED器件的方法大体上足以实现它们的预期目的，但这些方法在各个方面并不是完全令人满意的。仍在继续寻求改进垂直LED结构或倒装芯片LED结构的反射层的粘着特性和欧姆接触特性的方法和设计。

发明内容

本发明的较为宽泛的形式之一涉及了一种制造光子器件的方法。所述方法包括：在衬底上方形成第一掺杂半导体层；在所述第一掺杂半导体层上方形成量子阱层；在所述量子阱层上方形成第二掺杂半导体层，相反地掺杂所述第一掺杂半导体层和所述第二掺杂半导体层；在所述第二掺杂半导体层上方形成经图案化的掩模层；在所述第二掺杂半导体层上方以及在所述经图案化的掩模层上方形成导电层；以及去除所述经图案化的掩模层，从而去除直接在所述经图案化的掩模层上形成的部分所述导电层，其中，通过在去除所述经图案化的掩模层之后保留在所述第二掺杂半导体层上设置的部分所述导电层形成多个欧姆接触元件；以及在所述第二掺杂半导体层上方以及在所述欧姆接触元件上方形成反射层。

在一些实施例中，所述第一掺杂半导体层和所述第二掺杂半导体层每一个都包括III-V族材料。

在一些实施例中，所述III-V族材料包括氮化镓。

在一些实施例中，所述欧姆接触元件每一个都包括：镍、钛、铝、铂、钯、铟、锡、或其合金。

在一些实施例中，所述欧姆接触元件每一个都具有在约3埃至约20埃范围内的厚度。

在一些实施例中，所述第一掺杂半导体层和所述第二掺杂半导体层中的一个是n型掺杂的，以及所述第一掺杂半导体层和所述第二掺杂半导体层中的另一个是p型掺杂的。

在一些实施例中，所述欧姆接触元件具有周期性分布(periodicdistribution)。

在一些实施例中，所述反射层包括铝、银、或其合金。

在一些实施例中，所述欧姆接触元件占据了总芯片表面积的一百分比，所述百分比在约0.5％至约20％的范围内。

在一些实施例中，所述方法进一步包括：在所述反射层上方形成接合金属层；以及通过所述接合金属层将衬底接合至所述光子器件。

本发明的另一种较为宽泛的形式涉及一种制造发光装置的方法。所述方法包括：在衬底上方形成第一III-V族化合物层，其中，所述第一III-V族化合物层具有第一导电类型；在所述第一III-V族化合物层上方形成多量子阱(MQW)层；在所述MQW层上方形成第二III-V族化合物层，其中，所述第二III-V族化合物层具有与所述第一导电类型不同的第二导电类型；在所述第二III-V族化合物层上方形成多个导电元件；以及在所述第二III-V族化合物层上方以及在所述导电元件上方形成反光层；其中，所述导电元件每一个都具有比反光层更好的粘着特性和导电特性。

在一些实施例中，所述第一III-V族化合物层和所述第二III-V族化合物层每一个都包括氮化镓材料。

在一些实施例中，所述导电元件每一个都包括镍、钛、铝、铂、钯、铟、锡、及其组合中的至少一种。

在一些实施例中，所述反光层包括铝、银、及其组合中的至少一种。

在一些实施例中，所述导电元件每一个都具有不大于约20埃或最多至约50埃的厚度；以及所述反射层具有大于约1000埃的厚度。

在一些实施例中，通过形成具有周期性分布的经图案化的掩模层至少部分地形成所述导电元件。

本发明的又一种较为宽泛的形式涉及一种光子器件。所述光子器件包括：在衬底上方设置的第一掺杂半导体层；在所述第一掺杂半导体层上方设置的量子阱层；在所述量子阱层上方设置的第二掺杂半导体层，所述第一掺杂半导体层和所述第二掺杂半导体层是相反掺杂的；在所述第二掺杂半导体层上方设置的多个纳米级结构；以及在所述第二掺杂半导体层上方以及在所述纳米级结构上方设置的反射层，其中，所述第一掺杂半导体层和所述第二掺杂半导体层每一个都包括III-V族材料；以及所述纳米级结构基本上薄于所述反射层。

在一些实施例中，所述纳米级结构每一个都包括：镍、钛、铝、铂、钯、铟、锡、或其合金。

在一些实施例中，所述纳米级结构具有周期性分布并且比所述反射层薄约50倍。

在一些实施例中，所述光子器件包括倒装芯发光二极管(LED)结构或垂直LED结构。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。

图1至图7是根据本发明各个方面的示例LED结构的示意性片断截面侧视图。

图8是示出了根据本发明各个方面制造LED器件的方法的流程图。

具体实施方式

应当了解为了实施各个实施例的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一和第二部件之间形成的额外的部件，使得第一和第二部件可以不直接接触的实施例。此外，诸如“顶部”、“底部”、“下方”、“上方”等术语用于简便的目的，而不意味将实施例的范围限制到任何具体的方位上。出于简明和清楚的目的，还可以以不同的比例任意绘制各个部件。另外，本发明可以重复各个实例中的参考标号和/或字符。这种重复出于简明和清楚的目的，并且其本身不表示所论述的各个实施例和/或结构之间的关系。

可以使用半导体器件来制造光子器件，诸如，发光二极管(LED)器件。当导通时，LED器件可以发射出诸如可见光谱中的不同颜色的光的辐射以及紫外波长或红外波长辐射。与传统的光源(例如，白炽灯泡)相比，LED器件提供了诸如更小的尺寸、更低的能耗、更长的使用寿命、各种可应用的颜色，以及更好的耐用性和可靠性的优点。这些优点以及更便宜和更稳健地制造LED器件的LED制造技术的进步使得LED器件在近些年来越来越受欢迎。

然而，现有的LED制造技术可能面临某些缺点。其中的一个缺点是，对于具有常规垂直结构或倒装芯片结构的LED器件而言，在其中形成的反射层可能具有弱粘着特性和低欧姆接触特性，这些均可以降低LED器件的性能。

根据本发明的各个方面，下面所述的是基本上克服了弱粘着性问题和不良欧姆接触问题的光子器件及其制造方法。在下面论述的实施例中，该光子器件是LED器件。更具体地，图1至图7是在各个制造阶段中的LED器件的一部分的示意性片断截面侧视图和俯视图。可以理解，为了更好地理解本发明的发明构思，已将图1至图7简化了。因此，应该注意到，可以在图1至图7所示的方法之前、期间及之后提供额外的工艺，以及一些其他工艺可以在本文中仅作简要描述。

参考图1，提供了衬底40。衬底40是晶圆的一部分。在一个实施例中，衬底40包括蓝宝石材料。在其他实施例中，衬底40可以包括不同的材料，诸如，碳化硅(SiC)、体氮化镓(GaN)、硅、或其他适合的复合材料。在实施例中，衬底40具有在约200微米(μm)至约1000μm范围内的厚度。

在衬底40上方形成未掺杂半导体层50。该未掺杂半导体层50不包含p型掺杂剂或n型掺杂剂。在实施例中，未掺杂半导体层50包括化合物，该化合物含有周期表的“III”族(或组)中的一种元素，以及周期表的“V”族(或组)中的另一种元素。例如，该III族元素可以包括硼、铝、镓、铟、和钛，以及该V族元素可以包括氮、磷、砷、锑、和铋。在本实施例中，未掺杂半导体层50包括未掺杂氮化镓(GaN)材料。

未掺杂半导体层50作为衬底40和将在该未掺杂半导体层50上方形成的层之间的缓冲层(例如，为了减小应力)。为了有效地执行其作为缓冲层的功能，未掺杂半导体层50具有减少的错位缺陷以及良好的晶格结构质量。在实施例中，未掺杂半导体层50具有在约1.5μm至约3.0μm范围内的厚度。

在未掺杂半导体层50上方形成掺杂半导体层60。通过本领域已知的外延生长工艺形成掺杂半导体层60。在实施例中，掺杂半导体层60掺杂有n型掺杂剂，例如，碳(C)或硅(Si)。在可选的实施例中，掺杂半导体层60可以掺杂有p型掺杂剂，例如，镁(Mg)。掺杂半导体层60包括III-V族化合物，在本实施例中该III-V族化合物是氮化镓化合物。因此，掺杂半导体层60还可以被称为掺杂氮化镓层。在实施例中，掺杂半导体层60具有在约2μm至约4μm范围内的厚度。

在掺杂半导体层60上方形成多量子阱(MQW)层70。该MQW层70包括有源材料(诸如，氮化镓和氮化铟镓(InGaN))的交替(或周期性)层。例如，MQW层70可以包括若干氮化镓层和若干氮化铟镓层，其中，氮化镓层和氮化铟镓层以交替的或周期性的方式形成。在一个实施例中，MQW层70包括10层氮化镓和10层氮化铟镓，其中，在一个氮化镓层上形成一个氮化铟镓层，而在该氮化铟镓层上形成另一个氮化镓层，以此类推。发光效率取决于交替层的层数量和厚度。在实施例中，MQW层70具有在约90纳米(nm)至约200nm范围内的厚度。MQW层70的有源层可以通过本领域已知的外延生长工艺形成。

可以理解，可以在掺杂半导体层60和MQW层70之间可选地形成预应变层。预应变层可以掺杂有n型掺杂剂，诸如硅。预应变层可以用于释放应力并且减小MQW层70中的量子限制斯塔克效应(quantum-confinedStark effect，QCSE)(描述了基于量子阱的光吸收光谱的外部电场的效应)。预应变层可以具有在约30nm至约80nm范围内的厚度。

还可以理解，可以在MQW层70上方可选地形成电子阻挡层。该电子阻挡层有助于限制MQW层70内的电子空穴载流复合，这可以改进MQW层70的量子效率并且减少不期望的带宽中的辐射。在实施例中，电子阻挡层可以包括掺杂氮化铝镓(AlGaN)材料，并且该掺杂剂包括镁。电子阻挡层可以具有在约15nm至约20nm范围内的厚度。出于简明的目的，在本文既没有示出预应变层也没有示出电子阻挡层。

在MQW层70上方形成掺杂半导体层80。该掺杂半导体层80通过本领域已知的外延生长工艺形成。在实施例中，掺杂半导体层80掺杂有掺杂剂，该掺杂剂的导电类型与掺杂半导体层60的掺杂剂的导电类型相反。因此，在其中掺杂半导体层60掺杂有n型掺杂剂的实施例中，掺杂半导体层80掺杂有p型掺杂剂，反之亦然。掺杂半导体层80包括III-V族化合物，在本实施例中该III-V族化合物是氮化镓化合物。因此，掺杂半导体层80也可以被称为掺杂氮化镓层。在实施例中，掺杂半导体层80具有在约150nm至约200nm范围内的厚度。

在完成外延生长工艺之后，通过在掺杂层之间设置MQW层来形成LED。当将电压(或电荷)施加到LED的掺杂层时，MQW层发射出诸如光的辐射。MQW层发射出的光的颜色与辐射的波长相对应。该辐射可以是可见的，诸如蓝光，或不可见的，诸如紫外(UV)光。可以通过改变组成MQW层的材料的成分和结构来调整光的波长(并且由此调整光的颜色)。

现在参考图2，在掺杂半导体层80上形成经图案化的光刻胶层100。通过在掺杂半导体层80上沉积光刻胶材料以及随后利用光刻工艺110图案化该光刻胶材料来形成经图案化的光刻胶层100。光刻工艺110包括一个或多个曝光、显影、烘焙、冲洗和蚀刻工艺(无需按照该顺序实施)。实施光刻工艺110将光刻胶材料图案化成多个被开口分开的光刻胶段100A。在实施例中，以使得光刻胶段100A呈周期性分布的方式调整光刻工艺110。换言之，在整个经图案化的光刻胶层100中，邻近的光刻胶段100A分隔开的间距(开口的横向尺寸)是相同的。

现在参考图3，可以对掺杂半导体层80的暴露表面实施化学处理工艺。该化学处理工艺包括使用ACE(丙酮)和IPA(异丙醇)材料来去除表面有机污染物。将晶圆在这两种化学品中浸泡约5分钟然后利用去离子水进行冲洗。此后，将晶圆在稀HCl(约30％)中浸泡约5分钟，然后利用去离子水进行冲洗。该化学处理工艺增强了掺杂半导体层80的欧姆接触特性。此后，实施沉积工艺130以在经图案化的光刻胶层100上方以及在掺杂半导体层80上方形成薄导电层140。在一个实施例中，沉积工艺130包括热物理汽相沉积(PVD)工艺，其也可以被称为蒸发沉积工艺。在其他实施例中，沉积工艺130可以包括原子层沉积(ALD)工艺、化学汽相沉积(CVD)工艺、电子枪(E-gun)工艺、溅射工艺、或其组合。

如下面所论述的，薄导电层140包括比将在后续阶段中在薄的导电层140上方形成的反射层的粘着性更强并且具有更好的欧姆接触特性的材料。薄导电层140的材料不与将在其上形成的反射层发生反应。在实施例中，薄导电层140包括金属材料。该金属材料可以包括镍(Ni)、钛(Ti)、铝(Al)、铂(Pt)、钯(Pd)、铟(In)、锡(Sn)、及其合金或其组合中的至少一种。薄导电层140具有厚度150。在实施例中，厚度150小于约20埃，例如处于约3埃至约20埃的范围内，或者小于约50埃，例如，处于约3埃至约50埃的范围内。

现在参考图4，实施金属剥离(lift-off)工艺来去除经图案化的光刻胶层100(光刻胶段100A)和在其上形成的部分薄导电层140。在实施例中，金属剥离工艺包括光刻胶剥离(stripping)工艺。作为金属剥离工艺的结果，薄导电层140的剩余部分(设置在光刻胶段100A之间的部分)形成了多个纳米级结构200。该纳米级结构200每一个都保持着薄导电层140的厚度150。

纳米级结构200仅占据了一部分的芯片表面积(例如，掺杂半导体层80的总表面积)。在实施例中，纳米级结构200的总表面积与总芯片表面积之间的比率在约0.5％至约20％的范围内。换言之，被全部数量的纳米级结构占据的表面积的量(在示出的实施例中水平测量的)相对于掺杂半导体层80大于约0.5％，但小于约20％。在俯视图(未示出)中，纳米级结构200每一个都可以具有圆形或多边形形状，并且可以具有在约0.1μm至约10μm范围内的横向尺寸(例如，圆的直径)。每个纳米级结构200均与邻近的纳米级结构间隔了距离205。在实施例中，间隔距离205在约0.5μm至约50μm的范围内。而且，可以理解，由于在某些实施例中光刻胶段100A可以呈周期性分布，所以在这些实施例中纳米级结构200也可以呈周期性分布。

还可以理解，可以通过回蚀工艺代替上述的金属剥离工艺来形成纳米级结构200。在回蚀工艺中，在掺杂半导体层80上形成与薄导电层140类似的薄导电层，在该薄导电层上形成具有开口的经图案化的掩模层(例如，硬掩模)，并且通过经图案化的掩模层的开口实施蚀刻(例如，干式蚀刻)来去除薄导电层的被开口暴露出来的部分。纳米级结构200由实施回蚀工艺之后所保留的部分薄导电层140形成。

由于纳米级结构200是薄的并且仅占据了小部分的芯片表面积，所以纳米级结构200基本上不吸收从LED发射出的辐射。换言之，当辐射穿过纳米级结构200时，LED发射出的辐射不发生损失或发生很少的损失，例如，少于5％或1％。

现在参考图5，在纳米级结构200上方以及在掺杂半导体层80上方形成反射层210。可以通过本领域已知的适合的沉积工艺(例如，CVD、PVD、ALD、或其组合)来形成反射层210。反射层210可操作用于反射光，例如，由MQW层70发射出的光。因此，由MQW层70发射出的光将被反射层210反射回MQW层70。在实施例中，反射层210包括金属材料，诸如，银(Ag)、铝、或其合金。然而可以理解，反射层210具有不同于纳米级结构200的材料成分。例如，在其中反射层210包括铝的实施例中，纳米级结构200不包含铝。反射层210具有厚度230。在实施例中，厚度230大于约1000埃。由于纳米级结构200不大于20nm，所以反射层210比纳米级结构200厚至少50倍。纳米级结构200可以被认为是“嵌入”在反射层210内。

根据本文所公开的实施例实现的纳米级结构200提供了优于现有LED结构的优点。然而，可以理解，不是所有的优点都必须在本文中进行论述，并且不同的实施例可以提供不同的优点，以及没有任何特定优点是所有实施例所必需的。

一个优点在于纳米级结构200的材料比反射层210的材料具有更好的粘着特性。因此，纳米级结构200对掺杂半导体层80和反射层210均具有良好的粘着性。另外，由于纳米级结构200和反射层210之间的表面接触面积更大(与掺杂半导体层80和反射层210之间的表面接触面积相比)，进一步提高了纳米级结构200和反射层210之间的粘着性。出于这些原因，掺杂半导体层80和反射层210之间的粘着性因此也得到了提高。本文所公开的LED结构的层之间的粘着性增大减少了与剥落问题相关的缺陷。另外，纳米级结构200还提供了增强的机械强度，这进一步改善了本文所公开的LED结构的完整性。另外，某些实施例中的纳米级结构200的周期性分布有助于防止出现粘着不均匀性的问题。

本文所公开的实施例提供的另一个优点在于，纳米级结构200比反射层210具有更好的欧姆接触特性。理想的欧姆接触件被定义为具有线性对称的电流-电压(I-V)曲线的半导体器件的一部分。换言之，欧姆接触件起到的作用就像理想的电阻器。在本文所公开的实施例中，纳米级结构200的较好的欧姆接触特性意味着纳米级结构200比反射层210起到的作用更类似于理想的电阻器。由于较好的欧姆接触特性，更大部分的电流可以流经纳米级结构200(与流经反射层210相反)。与其中没有纳米级结构200的传统LED结构相比，本文所公开的LED结构具有更优越和更有效的性能。

本文所公开的实施例提供的又一个优点在于，由于纳米级结构200不吸收入射光，所以它们将不减少反射光的总量。在其中纳米级结构200本身就具有反射性的实施例中，该纳米级结构有助于反射和散射入射光，这可以增大光输出效率。

可以实施额外的LED制造工艺来形成适合的LED器件。图6示出了根据本发明的各个方面形成的倒装芯片LED器件300(或具有倒装芯片结构的LED器件)的示意性截面侧视图。该倒装芯片LED器件300包括图5所示的和上面论述的各个层和元件40-210，除了这些层和元件以垂直“倒装”的结构示出。

在反射层210上形成接合和阻挡金属层310。在实施例中，接合和阻挡金属层310包括诸如Ti、Pt、W、Ni、Pd、或ITO的阻挡金属和诸如Au、Sn、Zn、In、Ag、或ITO的接合金属。蚀刻层70、80、210和310的一部分，从而暴露出掺杂半导体层60的一部分表面。在掺杂半导体层60的暴露表面上形成金属焊盘320。在实施例中，金属焊盘320包括Cr、Ti、Al、In、Pd、或ITO。然后，在接合和阻挡金属层310上以及在金属焊盘320上分别形成金属凸块330。在实施例中，金属凸块330包含Au或AuSn。

通过金属凸块330将衬底350接合至LED器件的层40-310。在实施例中，衬底350包含硅材料并且也可以被称为硅子镶嵌件(silicon sub-mount)350。然后可以去除衬底40。为了完成倒装芯片LED器件300的制造，也可以实施额外的工艺，诸如，切割、封装、和测试工艺，但出于简明的目的，在本文中未示出这些工艺。

图7示出了根据本发明的各个方面形成的垂直LED器件400(或具有垂直结构的LED器件)的示意性截面侧视图。垂直LED器件400包含图5所示以及上面论述的各个层和元件40-210，除了这些层和元件以垂直“倒装”的结构示出。

在反射层210上形成接合和阻挡金属层410。在实施例中，接合和阻挡金属层410包含诸如Ti、Pt、W、Ni、Pd、或ITO的阻挡金属，和诸如Au、Sn、Zn、In、Ag、或ITO的接合金属。通过接合和阻挡金属层410将衬底450接合至LED器件的层40-410。然后去除衬底40，以及在衬底40和掺杂半导体层60之间形成的其他层。在掺杂半导体层60的暴露表面上形成金属焊盘420。在实施例中，金属焊盘420包含Cr、Ti、Al、In、Pd、或ITO。为了完成垂直LED器件300的制造，也可以实施额外的工艺，诸如，切割、封装、和测试工艺，但出于简明的目的，在本文中未示出这些工艺。

在操作倒装芯片LED器件300和垂直LED器件400两者的过程中，由MQW层70发射出的至少一部分的光“向下”朝向纳米级结构200和反射层210传播。然后，该光被反射层210(在一些实施例中，以及纳米级结构200)“向上”反射回去。如上面所论述的，由于纳米级结构200提供了多种优点，诸如，改善了粘着特性和欧姆接触特性，所以本文所公开的LED器件具有更好和更有效率的性能和更长的使用寿命。

图8是根据本发明的各个方面用于制造光子器件的方法500的流程图。参考图8，方法500包括框510，在框510中，在衬底上方形成第一掺杂半导体层。在实施例中，第一掺杂半导体层包括III-V族/组化合物，例如，氮化镓。在实施例中，衬底包括蓝宝石衬底。

方法500包括框520，在框520中，在第一掺杂半导体层上方形成量子阱层。在实施例中，量子阱层包括多量子阱。多量子阱可以包括氮化镓和氮化铟镓交替层。

方法500包括框530，在框530中，在量子阱层上方形成第二掺杂半导体层。第一和第二掺杂半导体层是相反掺杂的。在实施例中，第二掺杂半导体层包括III-V族/组化合物，例如，氮化镓。

方法500包括框540，在框540中，在第二掺杂半导体层上方形成多个欧姆接触元件。在实施例中，欧姆接触元件每一个都包括诸如镍、钛、铝、铂、钯、铟、锡、及其合金的材料。在实施例中，欧姆接触元件每一个都具有在约3埃至约20埃范围内的厚度。可以使用经图案化的掩模层形成欧姆接触元件。在实施例中，欧姆接触元件可以具有周期性分布。在实施例中，欧姆接触元件占据了约0.5％至约20％的总芯片表面积。

方法500包括框550，在框550中，在第二掺杂半导体层上方以及在欧姆接触元件上方形成反射层。在实施例中，反射层包括铝、银、及其合金中的至少一种。在实施例中，反射层比欧姆接触元件厚至少50倍。

可以理解，为了完成光子器件的制造，可以在本文所论述的框510-550之前、期间、或之后实施额外的工艺。

上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解随后的具体描述。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这种等效结构并不背离本发明的精神和范围，以及在不背离本发明的精神和范围的情况下，在其中可以进行多种变化、替换以及改变。

Claims (10)

1.一种制造光子器件的方法，包括：

在衬底上方形成第一掺杂半导体层；

在所述第一掺杂半导体层上方形成量子阱层；

在所述量子阱层上方形成第二掺杂半导体层，相反地掺杂所述第一掺杂半导体层和所述第二掺杂半导体层；

在所述第二掺杂半导体层上方形成经图案化的掩模层；

在所述第二掺杂半导体层上方以及在所述经图案化的掩模层上方形成导电层；

去除所述经图案化的掩模层，从而去除直接在所述经图案化的掩模层上形成的部分所述导电层，其中，通过在去除所述经图案化的掩模层之后保留所述导电层设置在所述第二掺杂半导体层上的部分来形成多个欧姆接触元件；以及

在所述第二掺杂半导体层上方以及在所述欧姆接触元件上方形成反射层。

2.根据权利要求1所述的方法，其中，所述欧姆接触元件每一个都包括选自由镍、钛、铝、铂、钯、铟、锡、及其合金组成的组中的材料。

3.根据权利要求1所述的方法，其中，所述欧姆接触元件每一个都具有处于约3埃至约20埃范围内的厚度。

4.根据权利要求1所述的方法，其中，所述欧姆接触元件具有周期性分布。

5.根据权利要求1所述的方法，其中，所述反射层包括铝、银、及其合金中的一种。

6.根据权利要求1所述的方法，其中，所述欧姆接触元件占据了总芯片表面积的一百分比，所述百分比在约0.5％至约20％的范围内。

7.根据权利要求1所述的方法，进一步包括：

在所述反射层上方形成接合金属层；以及

通过所述接合金属层将衬底接合至所述光子器件。

8.一种制造发光装置的方法，包括：

在衬底上方形成第一III-V族化合物层，其中，所述第一III-V族化合物层具有第一导电类型；

在所述第一III-V族化合物层上方形成多量子阱(MQW)层；

在所述MQW层上方形成第二III-V族化合物层，其中，所述第二III-V族化合物层具有与所述第一导电类型不同的第二导电类型；

在所述第二III-V族化合物层上方形成多个导电元件；以及

在所述第二III-V族化合物层上方以及在所述导电元件上方形成反光层；

其中，所述导电元件每一个都比所述反光层具有更好的粘着特性和导电特性。

9.一种光子器件，包括：

第一掺杂半导体层，设置在衬底上方；

量子阱层，设置在所述第一掺杂半导体层上方；

第二掺杂半导体层，设置在所述量子阱层上方，所述第一掺杂半导体层和所述第二掺杂半导体层是相反掺杂的；

多个纳米级导电结构，设置在所述第二掺杂半导体层上方；以及

反射层，设置在所述第二掺杂半导体层上方以及所述纳米级导电结构上方；

其中：

所述第一掺杂半导体层和所述第二掺杂半导体层每一个都包括III-V族材料；以及

所述纳米级结构基本上薄于所述反射层。

10.根据权利要求9所述的光子器件，其中，所述纳米级导电结构具有周期性分布并且比所述反射层薄约50倍。

Images