CN103219321A - 复合铜扩散阻挡层及其制备方法 - Google Patents
复合铜扩散阻挡层及其制备方法 Download PDFInfo
- Publication number
- CN103219321A CN103219321A CN 201310122197 CN201310122197A CN103219321A CN 103219321 A CN103219321 A CN 103219321A CN 201310122197 CN201310122197 CN 201310122197 CN 201310122197 A CN201310122197 A CN 201310122197A CN 103219321 A CN103219321 A CN 103219321A
- Authority
- CN
- China
- Prior art keywords
- copper
- silicon nitride
- impervious layer
- diffusion impervious
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种复合铜扩散阻挡层，由氮化硅薄膜和金属扩散阻挡层共同组成。由氮化硅和金属扩散阻挡层共同组成的这种复合阻挡层能有效地阻挡铜在隔离层或器件内的扩散，达到有效的铜扩散的阻挡效果，使得铜填充得以实现。与钨相比，铜的电阻率小，解决铜的扩散问题，让铜取代钨有利于提高器件性能和降低功耗。同时本发明还公开了一种复合铜扩散阻挡层的制备方法，该方法首先打开接触孔并对其进行清洗，之后进行非晶氮化硅的沉积，接着通过刻蚀去除接触孔底部的氮化硅，最后再进行金属扩散阻挡层的沉积。该方法能简单方便地得到复合铜扩散阻挡层，使得铜取代钨成为可能，有利于提高器件的性能和可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种复合铜扩散阻挡层及其制备方法。
背景技术
铜互连技术指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺技术。传统的铜互连结构如图1所示，包括在半导体基底10上形成的低介电常数介质层11，在低介电常数介质层11中形成有互连通孔，覆盖所述互连通孔的底壁和侧壁形成有抗铜扩散阻挡层12，在所述互连通孔内所述抗铜扩散阻挡12之上形成有铜互连线13，在铜互连线13之上还形成有氮化硅薄膜作为刻蚀阻挡层以及同一层铜互连线的绝缘。如上所述，在集成电路中采用铜互连结构，必须使用扩散阻挡层来增强热稳定性和提高结合力，以防止漏电等一些列问题的发生。
随着半导体器件尺寸的不断缩小，扩散阻挡层材料起着越来越关键的作用，因此在现代铜互连集成电路中，扩散阻挡层材料的选择以及扩散阻挡层的微结构在保护工作器件免受铜毒害方面的作用越来越重要。但在连接后道的铜互连与到前道器件的接触孔工艺集成中，铜扩散的问题仍不能有效地解决。由于对其造成的性能和可靠性降低的问题和担心，铜在接触孔的填充仍不能得到广泛的应用。
因此，有必要提供一种新的扩散阻挡层，以利于铜互连的推广。
发明内容
本发明的主要目的是提供一种复合铜扩散阻挡层及其制备方法，以更有效地阻挡铜在隔离层或器件内的扩散，提高器件的性能和可靠性。
为实现上述目的，本发明提供一种复合铜扩散阻挡层，用于接触孔的铜集成应用中，该复合铜扩散阻挡层包括：
氮化硅薄膜，位于接触孔的侧壁上；
金属扩散阻挡层，位于所述氮化硅薄膜上以及接触孔的底部。
可选的，所述氮化硅薄膜中掺杂有氮或氢。
可选的，所述氮化硅薄膜通过CVD或ALD的方式沉积。
可选的，所述氮化硅薄膜的厚度为0.5nm～100nm。
可选的，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。
可选的，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。
可选的，所述金属扩散阻挡层的厚度为0.5nm～100nm。
同时，为实现上述目的，本发明还提供一种复合铜扩散阻挡层的制备方法，用于接触孔的铜集成应用中，包括如下步骤：
通过刻蚀打开接触孔，并经过湿法清除晶片的杂质和残留，露出源漏极；
在晶片的表面和接触孔的侧壁沉积一层氮化硅薄膜；
通过刻蚀或离子物理轰击移除接触孔底部的氮化硅薄膜；
沉积一层金属扩散阻挡层，所述金属扩散阻挡层覆盖所述氮化硅薄膜以及接触孔的底部。
可选的，该方法在沉积金属扩散阻挡层之后还包括如下步骤：
沉积一层PVD/ALD铜种子层以及ECP铜填充；
通过CMP移除表面多余的铜和扩散阻挡层，完成铜接触的集成。
可选的，所述铜种子层的厚度为0.5nm～100nm，ECP铜填充的厚度为200nm～2000nm。
可选的，所述氮化硅薄膜膜中掺杂有氮或氢。
可选的，所述氮化硅薄膜通过用CVD或ALD的方式沉积得到。
可选的，所述氮化硅薄膜的厚度为0.5nm～100nm。
可选的，所述移除接触孔底部的氮化硅薄膜可通过干刻或氩离子轰击来进行。
可选的，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。
可选的，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。
可选的，所述金属扩散阻挡层的厚度为0.5nm～100nm。
与现有技术相比，本发明提供的复合铜扩散阻挡层由氮化硅薄膜和金属扩散阻挡层共同组成。由氮化硅和金属扩散阻挡层共同组成的这种复合阻挡层能有效地阻挡铜在隔离层或器件内的扩散，达到有效的铜扩散的阻挡效果，使得铜填充得以实现。与钨相比，铜的电阻率小，解决铜的扩散问题，让铜取代钨有利于提高器件性能和降低功耗。
附图说明
图1为传统技术的铜互连结构的截面图；
图2为本发明提供的复合铜扩散阻挡层的截面图；
图3A至图3F为本发明提供的复合铜扩散阻挡层的制备方法各步骤对应的器件截面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
本发明的核心思想在于，提供一种复合铜扩散阻挡层，由氮化硅薄膜和金属扩散阻挡层共同组成。由氮化硅和金属扩散阻挡层共同组成的这种复合阻挡层能有效地阻挡铜在隔离层或器件内的扩散，达到有效的铜扩散的阻挡效果，使得铜填充得以实现。与钨相比，铜的电阻率小，解决铜的扩散问题，让铜取代钨有利于提高器件性能和降低功耗。同时本发明还公开了一种复合铜扩散阻挡层的制备方法，该方法首先打开接触孔并对其进行清洗，之后进行非晶氮化硅的沉积，接着通过刻蚀去除接触孔底部的氮化硅，最后再进行金属扩散阻挡层的沉积。该方法能简单方便地得到复合铜扩散阻挡层，使得铜取代钨成为可能，有利于提高器件的性能和可靠性。
请参照图2，图2为本发明提供的复合铜扩散阻挡层的截面图，如图2所示，本发明提供的复合铜扩散阻挡层用于接触孔的铜集成应用中，该复合铜扩散阻挡层包括：
氮化硅薄膜104，位于接触孔的侧壁上，即位于接触孔两侧的两隔离层103的内侧壁上；其中隔离层103位于半导体衬底101上，且接触孔底部暴露出器件的源漏极102；
金属扩散阻挡层105，位于所述氮化硅薄膜104上以及接触孔的底部。
其中，氮化硅薄膜104非晶氮化硅薄膜，且其中可掺杂有氮或氢。在本发明的一个实施例中，该氮化硅薄膜104可通过CVD或ALD的方式沉积，且其厚度为0.5nm～100nm。
其中，金属扩散阻挡层105由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。在本发明的一个实施例中，该金属扩散阻挡层105由PVD或MOCVD或ALD的方式沉积，且其厚度为0.5nm～100nm。
请继续参考图3A至图3F，图3A至图3F为本发明提供的复合铜扩散阻挡层的制备方法各步骤对应的器件截面示意图，结合图3A至图3F，本发明提供的复合铜扩散阻挡层的制备方法，用于接触孔的铜集成应用中，包括如下步骤：
步骤一：通过刻蚀打开接触孔110，并经过湿法清除晶片的杂质和残留，露出源漏极102；其中，接触孔110具体是通过刻蚀位于半导体衬底101上的隔离层103形成；该步骤完成后的器件的截面图如图3A所示。
步骤二：在晶片的表面和接触孔的侧壁沉积一层氮化硅薄膜104，如图3B所示。
其中，该氮化硅薄膜膜104中可掺杂有氮或氢。具体地，该氮化硅薄膜104可通过用CVD或ALD的方式沉积得到，且其厚度为0.5nm～100nm。
步骤三：通过刻蚀或离子物理轰击移除接触孔底部的氮化硅薄膜104，该步骤完成后的器件的截面图如图3C所示。
其中，接触孔底部的氮化硅薄膜104的移除具体地可通过干刻或氩离子轰击来进行。
步骤四：沉积一层金属扩散阻挡层105，所述金属扩散阻挡层105覆盖所述氮化硅薄膜104以及接触孔的底部，如图3D所示。
其中，所述金属扩散阻挡层105的材料由过渡金属构成，包含钽、钛、钨等金属以及它们的氮化物、硅化物、或硅氮化物。金属扩散阻挡层105可由其中一种或由一种以上材料组成的复合薄膜。在本发明的一个实施例中，所述金属扩散阻挡层105可由PVD或MOCVD或ALD的方式沉积，且其厚度为0.5nm～100nm。
至此，复合铜扩散阻挡层的制备已经完成。但是要完成铜接触的集成还需继续进行以下步骤：
步骤五：沉积一层PVD/ALD铜种子层以及ECP铜填充106，如图3E所示。
其中，所述铜种子层的厚度为0.5nm～100nm，ECP铜填充的厚度为200nm～2000nm。
步骤六：通过CMP移除表面多余的铜和扩散阻挡层，完成铜接触的集成；该步骤完成后的器件截面图如图3F所示。
关于本发明的效果说明如下：
相对于钨的电阻率是5.65欧姆·米，而铜的电阻率要低很多，具体为1.75欧姆·米。铜取代钨，从而有效的降低了整个接触孔的电阻。氮化硅薄膜本身是很好的铜扩散阻挡层，CVD沉积的氮化硅具有良好的台阶覆盖性能和表面平坦性，有利后面的物理气相沉积的金属阻挡层沉积。这种复合阻挡层能更有效地阻挡铜在隔离层或器件内的扩散，提高器件的性能和可靠性。
综上所述，本发明提供了一种复合铜扩散阻挡层，由氮化硅薄膜和金属扩散阻挡层共同组成。由氮化硅和金属扩散阻挡层共同组成的这种复合阻挡层能有效地阻挡铜在隔离层或器件内的扩散，达到有效的铜扩散的阻挡效果，使得铜填充得以实现。与钨相比，铜的电阻率小，解决铜的扩散问题，让铜取代钨有利于提高器件性能和降低功耗。同时本发明还公开了一种复合铜扩散阻挡层的制备方法，该方法首先打开接触孔并对其进行清洗，之后进行非晶氮化硅的沉积，接着通过刻蚀去除接触孔底部的氮化硅，最后再进行金属扩散阻挡层的沉积。该方法能简单方便地得到复合铜扩散阻挡层，使得铜取代钨成为可能，有利于提高器件的性能和可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (17)
1.一种复合铜扩散阻挡层，用于接触孔的铜集成应用中，其特征在于，该复合铜扩散阻挡层包括：
氮化硅薄膜，位于接触孔的侧壁上；
金属扩散阻挡层，位于所述氮化硅薄膜上以及接触孔的底部。
2.如权利要求1所述的复合铜扩散阻挡层，其特征在于，所述氮化硅薄膜中掺杂有氮或氢。
3.如权利要求1或2所述的复合铜扩散阻挡层，其特征在于，所述氮化硅薄膜通过CVD或ALD的方式沉积。
4.如权利要求3所述的复合铜扩散阻挡层，其特征在于，所述氮化硅薄膜的厚度为0.5nm～100nm。
5.如权利要求1所述的复合铜扩散阻挡层，其特征在于，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。
6.如权利要求5所述的复合铜扩散阻挡层，其特征在于，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。
7.如权利要求6所述的复合铜扩散阻挡层，其特征在于，所述金属扩散阻挡层的厚度为0.5nm～100nm。
8.一种复合铜扩散阻挡层的制备方法，用于接触孔的铜集成应用中，其特征在于，包括如下步骤：
通过刻蚀打开接触孔，并经过湿法清除晶片的杂质和残留，露出源漏极；
在晶片的表面和接触孔的侧壁沉积一层氮化硅薄膜；
通过刻蚀或离子物理轰击移除接触孔底部的氮化硅薄膜；
沉积一层金属扩散阻挡层，所述金属扩散阻挡层覆盖所述氮化硅薄膜以及接触孔的底部。
9.如权利要求8所述的复合铜扩散阻挡层的制备方法，其特征在于，该方法在沉积金属扩散阻挡层之后还包括如下步骤：
沉积一层PVD/ALD铜种子层以及ECP铜填充；
通过CMP移除表面多余的铜和扩散阻挡层，完成铜接触的集成。
10.如权利要求9所述的复合铜扩散阻挡层的制备方法，其特征在于，所述铜种子层的厚度为0.5nm～100nm，ECP铜填充的厚度为200nm～2000nm。
11.如权利要求8所述的复合铜扩散阻挡层的制备方法，其特征在于，所述氮化硅薄膜膜中掺杂有氮或氢。
12.如权利要求8所述的复合铜扩散阻挡层的制备方法，其特征在于，所述氮化硅薄膜通过用CVD或ALD的方式沉积得到。
13.如权利要求12所述的复合铜扩散阻挡层的制备方法，其特征在于，所述氮化硅薄膜的厚度为0.5nm～100nm。
14.如权利要求8所述的复合铜扩散阻挡层的制备方法，其特征在于，所述移除接触孔底部的氮化硅薄膜可通过干刻或氩离子轰击来进行。
15.如权利要求8所述的复合铜扩散阻挡层的制备方法，其特征在于，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。
16.如权利要求15所述的复合铜扩散阻挡层的制备方法，其特征在于，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。
17.如权利要求16所述的复合铜扩散阻挡层的制备方法，其特征在于，所述金属扩散阻挡层的厚度为0.5nm～100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201310122197 CN103219321A (zh) | 2013-04-09 | 2013-04-09 | 复合铜扩散阻挡层及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201310122197 CN103219321A (zh) | 2013-04-09 | 2013-04-09 | 复合铜扩散阻挡层及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103219321A true CN103219321A (zh) | 2013-07-24 |
Family
ID=48816985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201310122197 Pending CN103219321A (zh) | 2013-04-09 | 2013-04-09 | 复合铜扩散阻挡层及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103219321A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280613A (zh) * | 2014-07-16 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 铜互连结构及其形成方法 |
| CN110957264A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 铜扩散阻挡层的制备方法 |
-
2013
- 2013-04-09 CN CN 201310122197 patent/CN103219321A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280613A (zh) * | 2014-07-16 | 2016-01-27 | 台湾积体电路制造股份有限公司 | 铜互连结构及其形成方法 |
| CN105280613B (zh) * | 2014-07-16 | 2018-05-04 | 台湾积体电路制造股份有限公司 | 铜互连结构及其形成方法 |
| CN110957264A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 铜扩散阻挡层的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI235454B (en) | An interconnect structure and method for fabricating the same | |
| CN101188223B (zh) | 互连结构及其形成方法 | |
| CN100539113C (zh) | 锚接金属镶嵌结构 | |
| US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
| US7872351B2 (en) | Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same | |
| US8227340B2 (en) | Method for producing a copper connection between two sides of a substrate | |
| CN102832199A (zh) | 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法 | |
| US20170033051A1 (en) | Interconnection structure | |
| US9299643B2 (en) | Ruthenium interconnect with high aspect ratio and method of fabrication thereof | |
| CN102024747B (zh) | 功率器件的铝插塞制作方法 | |
| US8518819B2 (en) | Semiconductor device contact structures and methods for making the same | |
| CN102446823A (zh) | 一种大马士革制造工艺 | |
| US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
| CN103219321A (zh) | 复合铜扩散阻挡层及其制备方法 | |
| CN104037118B (zh) | 一种半导体器件的制备方法 | |
| US7531902B2 (en) | Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same | |
| JP4943110B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8946087B2 (en) | Electroless copper deposition | |
| CN103199083A (zh) | 复合铜扩散阻挡层及其制备方法 | |
| CN110571189B (zh) | 导电插塞及其形成方法、集成电路 | |
| CN102437100A (zh) | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 | |
| CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN103794545B (zh) | 一种制作金属互连线的方法 | |
| KR20080022383A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20110077964A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130724 |