CN103188485A - 一种码流缓存***及视频解码器 - Google Patents
一种码流缓存***及视频解码器 Download PDFInfo
- Publication number
- CN103188485A CN103188485A CN2011104597997A CN201110459799A CN103188485A CN 103188485 A CN103188485 A CN 103188485A CN 2011104597997 A CN2011104597997 A CN 2011104597997A CN 201110459799 A CN201110459799 A CN 201110459799A CN 103188485 A CN103188485 A CN 103188485A
- Authority
- CN
- China
- Prior art keywords
- code stream
- memory
- decoded
- memory space
- chip external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 abstract description 17
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明应用于数据解码技术领域，提供了一种码流缓存***及视频解码器。其中的***包括：环形码流缓存单元，其物理存储空间包括空间大小相等的第一存储空间和第二存储空间；控制单元，用于控制第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从第二存储空间读取待解码码流，并控制第二存储空间从片外存储器读取待解码码流的同时、控制解码单元从第一存储空间读取待解码码流，该***是利用一环形码流缓存单元实现对待解码视频数据的解码的，从而在解码过程中，减少了解码单元访问片外存储器的次数，相对于现有技术，减少了码流在缓存过程中搬移的次数，提高了片外存储器到解码单元的码流存取速度，降低了待解码码流缓存时的功耗。
Description
技术领域
本发明属于数据解码技术领域，尤其涉及一种码流缓存***及视频解码器。
背景技术
在对视频数据进行混合长度解码过程中，由于码流是按位操作而非按字节操作的，每个时钟周期都需要混合长度解码器对片外存储器的访问，并且为了确定新的码字边界，混合长度解码器需要将已经解码的码流长度反馈给片外存储器，因而码流地址解析逻辑功耗高，从而需要在混合长度解码器和片外存储器之间设置一码流缓存***，该码流缓存***在是作为片外存储器和混合长度解码器之间的桥梁。
图1示出了现有技术提供的典型码流缓存***的原理，其包括第一寄存器、第二寄存器、第三寄存器、以及一双向移位寄存器。待解码的64bit码流首先从片外存储器缓存到第一寄存器中；之后，第一寄存器将待解码的64bit码流缓存到第二寄存器中，第二寄存器再将待解码的64bit码流缓存到第三寄存器中，同时将待解码的64bit码流中的27bit码流缓存到双向移位寄存器中；双向移位寄存器接收第二寄存器缓存的该27bit码流，以及第三寄存器缓存的该待解码的64bit码流，并为了和MPEG-2解码时最大码字长度相配，以位宽是28位的窗口将待解码的64bit码流移位后输出到混合长度解码器中。之后，每当第三寄存器内的码流解码完成后，第二寄存器中的待解码码流便会缓存到第三寄存器中，而新的待解码码流通过第一寄存器缓存到第二寄存器中。
然而，现有技术提供的该码流缓存***需要三个寄存器以及一双向移位寄存器的配合才能完成解码缓存的操作，***的吞吐量达，效率低，且功耗高。
在本背景技术本部分所公开的上述信息仅仅用于增加对本发明背景技术的理解，因此其可能包括不构成对该国的本领域普通技术人员已知的现有技术。
发明内容
本发明实施例的目的在于提供一种码流缓存***，旨在解决现有技术提供的码流缓存***需要三个寄存器以及一双向移位寄存器的配合才能完成解码缓存的操作，***的吞吐量达，效率低，功耗高的问题。
本发明实施例是这样实现的，一种码流缓存***，所述***包括：
环形码流缓存单元，所述环形码流缓存单元的物理存储空间包括空间大小相等的第一存储空间和第二存储空间；
控制单元，用于控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流，并控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流。
本发明实施例的另一目的在于提供一种视频解码器，包括一解码单元，以及一码流缓存***，所述码流缓存***包括：
环形码流缓存单元，所述环形码流缓存单元的物理存储空间包括空间大小相等的第一存储空间和第二存储空间；
控制单元，用于控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流，并控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流。
本发明实施例提供的码流缓存***是利用一环形码流缓存单元实现对待解码视频数据的解码的，从而在解码过程中，减少了解码单元访问片外存储器的次数，相对于现有技术，减少了码流在缓存过程中搬移的次数，提高了片外存储器到解码单元的码流存取速度，降低了待解码码流缓存时的功耗，特别是对视频数据的混合长度解码方式下，可提高***吞度量，极大降低数据搬移过程中的功耗。
附图说明
图1是现有技术提供的典型码流缓存***的原理框图；
图2是本发明实施例提供的码流缓存***的原理框图；
图3是图2的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术存在的问题，本发明实施例提供的码流缓存***是利用一环形码流缓存单元实现对待解码视频数据的解码的。
图2示出了本发明实施例提供的码流缓存***的原理，为了便于说明，仅示出了与本发明实施例相关的部分。
本发明实施例提供的码流缓存***包括：环形码流缓存单元11，其物理存储空间包括空间大小相等的第一存储空间和第二存储空间；控制单元12，用于控制第一存储空间从片外存储器读取待解码码流的同时、控制解码单元从第二存储空间读取待解码码流，并控制第二存储空间从片外存储器读取待解码码流的同时、控制解码单元从第一存储空间读取待解码码流。
本发明实施例提供的码流缓存***是利用一环形码流缓存单元实现对待解码视频数据的解码的，从而在解码过程中，减少了解码单元访问片外存储器的次数，相对于现有技术，减少了码流在缓存过程中搬移的次数，提高了片外存储器到解码单元的码流存取速度，降低了待解码码流缓存时的功耗，特别是对视频数据的混合长度解码方式下，可提高***吞度量，极大降低数据搬移过程中的功耗。
本发明实施例中，解码单元可以是指数哥伦布解码单元、固定长度解码单元、或基于上下文的可变长解码单元等。
图3示出了图2的结构。
具体地，环形码流缓存单元11的物理存储空间可以包括：片外存储器控制位113、片外存储器地址位115、存储于第一存储空间的第一待解码码流缓存位111、存储于第二存储空间的第二待解码码流缓存位112、存储于第一存储空间的第一缓存有效位117、以及存储于第二存储空间的第二缓存有效位118。
当控制单元12控制第一存储空间从片外存储器读取待解码码流的同时、控制解码单元从第二存储空间读取待解码码流时，控制单元12根据片外存储器控制位113和片外存储器地址位115存储的数据，控制第一存储空间从相应的片外存储器读取待解码码流并将读取的待解码码流缓存在第一待解码码流缓存位111中，并将片外存储器控制位113和片外存储器地址位115重新置位，之后控制单元12将第一缓存有效位117置为有效；同时，控制单元12控制解码单元在第二缓存有效位118为有效时从第二存储空间读取待解码码流，并当第二存储空间的待解码码流完全释放后将第二缓存有效位118置为无效。
当控制单元12控制第二存储空间从片外存储器读取待解码码流的同时、控制解码单元从第一存储空间读取待解码码流时，在控制单元12将第一缓存有效位117置为有效后，控制单元12控制解码单元从第一存储空间读取待解码码流，并当第一存储空间的待解码码流完全释放后将第一缓存有效位117置为无效；同时，控制单元12根据片外存储器控制位113和片外存储器地址位115存储的数据，控制第二存储空间从相应的片外存储器读取待解码码流并将读取的待解码码流缓存在第二待解码码流缓存位112中，并将片外存储器控制位113和片外存储器地址位115重新置位，之后控制单元12将第二缓存有效位118置为有效。
另外，环形码流缓存单元11的物理存储空间还可以包括：用以表征环形码流缓存单元11物理存储空间中的存储位的程序计数位114、以及防止空满标志位116。其中的防止空满标志位116包括第一存储空间的最后一位和第二存储空间的最后一位，此时，控制单元12还用于根据解码单元的反馈更新程序计数位114，并当程序计数位114达到第一存储空间的最后一位或第二存储空间的最后一位时，通过判断第一存储空间的最后一位或第二存储空间的最后一位是否写满/空来判断第一存储空间或第二存储空间的读空或溢出。
下面以编码单元是混合长度解码器、并对片外存储器存储的64M H.264编码的视频数据进行解码为例，说明本发明实施例提供的上述码流缓存***的缓存过程：
此时的环形码流缓存单元11的物理存储空间大小是128位，片外存储器控制位113位宽是2位、片外存储器地址位115的位宽是18位、第一待解码码流缓存位111位宽是16位、第二待解码码流缓存位112位宽是16位、第一缓存有效位117位宽是1位、第二缓存有效位118位宽是1位、程序计数位114位宽是7位。定义环形码流缓存单元11的物理存储空间中，bit0至bit63是第一存储空间，bit64至bit127是第二存储空间。
当***上电后，控制单元12利用四个时钟周期，控制第一存储空间从片外存储器读取64位视频数据，该64位视频数据包括16位待解码码流。之后，控制单元12将第一缓存有效位117置为有效，解码单元此时开始从第一存储空间中读取16位待解码码流并进行解码；之后，控制单元12将第一缓存有效位117置为无效。
同时，在控制单元12将第一缓存有效位117置为有效后的四个时钟周期中，控制单元12控制第二存储空间从片外存储器读取64位视频数据，同样地，该64位视频数据包括16位待解码码流。之后，在第一缓存有效位117被置为无效的期间，控制单元12将第二缓存有效位118置为有效，解码单元此时开始从第二存储空间中读取16位待解码码流并进行解码；之后，控制单元12将第二缓存有效位118置为无效。
本发明实施例还提供了一种视频解码器，包括一解码单元，以及一如上所述的码流缓存***。
本发明实施例提供的码流缓存***是利用一环形码流缓存单元实现对待解码视频数据的解码的，从而在解码过程中，减少了解码单元访问片外存储器的次数，相对于现有技术，减少了码流在缓存过程中搬移的次数，提高了片外存储器到解码单元的码流存取速度，降低了待解码码流缓存时的功耗，特别是对视频数据的混合长度解码方式下，可提高***吞度量，极大降低数据搬移过程中的功耗。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来控制相关的硬件完成，所述的程序可以在存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种码流缓存***，其特征在于，所述***包括：
环形码流缓存单元，所述环形码流缓存单元的物理存储空间包括空间大小相等的第一存储空间和第二存储空间；
控制单元，用于控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流，并控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流。
2.如权利要求1所述的码流缓存***，其特征在于，所述环形码流缓存单元的物理存储空间包括：片外存储器控制位、片外存储器地址位、存储于第一存储空间的第一待解码码流缓存位、存储于第二存储空间的第二待解码码流缓存位、存储于第一存储空间的第一缓存有效位、以及存储于第二存储空间的第二缓存有效位。
3.如权利要求2所述的码流缓存***，其特征在于，当所述控制单元控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流时，所述控制单元根据所述片外存储器控制位和所述片外存储器地址位存储的数据，控制所述第一存储空间从相应的片外存储器读取待解码码流并将读取的所述待解码码流缓存在所述第一待解码码流缓存位中，并将所述片外存储器控制位和所述片外存储器地址位重新置位，之后所述控制单元将所述第一缓存有效位置为有效；
同时，所述控制单元控制所述解码单元在所述第二缓存有效位为有效时从所述第二存储空间读取所述待解码码流，并当所述第二存储空间的所述待解码码流完全释放后将所述第二缓存有效位置为无效。
4.如权利要求3所述的码流缓存***，其特征在于，当所述控制单元控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流时，在所述控制单元将所述第一缓存有效位置为有效后，所述控制单元控制所述解码单元从所述第一存储空间读取待解码码流，并当所述第一存储空间的待解码码流完全释放后将所述第一缓存有效位置为无效；
同时，所述控制单元根据所述片外存储器控制位和所述片外存储器地址位存储的数据，控制所述第二存储空间从相应的片外存储器读取待解码码流并将读取的所述待解码码流缓存在所述第二待解码码流缓存位中，并将所述片外存储器控制位和所述片外存储器地址位重新置位，之后所述控制单元将所述第二缓存有效位置为有效。
5.如权利要求3或4所述的码流缓存***，其特征在于，所述环形码流缓存单元的物理存储空间还包括：用以表征所述环形码流缓存单元物理存储空间中的存储位的程序计数位、以及防止空满标志位；所述防止空满标志位包括所述第一存储空间的最后一位和所述第二存储空间的最后一位；
所述控制单元还用于根据所述解码单元的反馈更新所述程序计数位，并当所述程序计数位达到所述第一存储空间的最后一位或所述第二存储空间的最后一位时，通过判断所述第一存储空间的最后一位或所述第二存储空间的最后一位是否写满/空来判断所述第一存储空间或所述第二存储空间的读空或溢出。
6.一种视频解码器，包括一解码单元，以及一码流缓存***，其特征在于，所述码流缓存***包括：
环形码流缓存单元，所述环形码流缓存单元的物理存储空间包括空间大小相等的第一存储空间和第二存储空间；
控制单元，用于控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流，并控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流。
7.如权利要求6所述的视频解码器，其特征在于，所述环形码流缓存单元的物理存储空间包括：片外存储器控制位、片外存储器地址位、存储于第一存储空间的第一待解码码流缓存位、存储于第二存储空间的第二待解码码流缓存位、存储于第一存储空间的第一缓存有效位、以及存储于第二存储空间的第二缓存有效位。
8.如权利要求7所述的视频解码器，其特征在于，当所述控制单元控制所述第一存储空间从一片外存储器读取待解码码流的同时、控制一解码单元从所述第二存储空间读取待解码码流时，所述控制单元根据所述片外存储器控制位和所述片外存储器地址位存储的数据，控制所述第一存储空间从相应的片外存储器读取待解码码流并将读取的所述待解码码流缓存在所述第一待解码码流缓存位中，并将所述片外存储器控制位和所述片外存储器地址位重新置位，之后所述控制单元将所述第一缓存有效位置为有效；
同时，所述控制单元控制所述解码单元在所述第二缓存有效位为有效时从所述第二存储空间读取所述待解码码流，并当所述第二存储空间的所述待解码码流完全释放后将所述第二缓存有效位置为无效。
9.如权利要求8所述的视频解码器，其特征在于，当所述控制单元控制所述第二存储空间从所述片外存储器读取待解码码流的同时、控制所述解码单元从所述第一存储空间读取待解码码流时，在所述控制单元将所述第一缓存有效位置为有效后，所述控制单元控制所述解码单元从所述第一存储空间读取待解码码流，并当所述第一存储空间的待解码码流完全释放后将所述第一缓存有效位置为无效；
同时，所述控制单元根据所述片外存储器控制位和所述片外存储器地址位存储的数据，控制所述第二存储空间从相应的片外存储器读取待解码码流并将读取的所述待解码码流缓存在所述第二待解码码流缓存位中，并将所述片外存储器控制位和所述片外存储器地址位重新置位，之后所述控制单元将所述第二缓存有效位置为有效。
10.如权利要求8或9所述的视频解码器，其特征在于，所述环形码流缓存单元的物理存储空间还包括：用以表征所述环形码流缓存单元物理存储空间中的存储位的程序计数位、以及防止空满标志位；所述防止空满标志位包括所述第一存储空间的最后一位和所述第二存储空间的最后一位；
所述控制单元还用于根据所述解码单元的反馈更新所述程序计数位，并当所述程序计数位达到所述第一存储空间的最后一位或所述第二存储空间的最后一位时，通过判断所述第一存储空间的最后一位或所述第二存储空间的最后一位是否写满/空来判断所述第一存储空间或所述第二存储空间的读空或溢出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459799.7A CN103188485B (zh) | 2011-12-30 | 2011-12-30 | 一种码流缓存***及视频解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459799.7A CN103188485B (zh) | 2011-12-30 | 2011-12-30 | 一种码流缓存***及视频解码器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103188485A true CN103188485A (zh) | 2013-07-03 |
| CN103188485B CN103188485B (zh) | 2016-06-29 |
Family
ID=48679419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110459799.7A Active CN103188485B (zh) | 2011-12-30 | 2011-12-30 | 一种码流缓存***及视频解码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103188485B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1113055A (zh) * | 1994-01-18 | 1995-12-06 | 大宇电子株式会社 | 解码可变长度码的装置 |
| CN1874517A (zh) * | 2006-06-19 | 2006-12-06 | 西安交通大学 | 基于多流水控制与缓存优化的mpeg－2视频解码控制方法 |
| CN101340580A (zh) * | 2008-08-15 | 2009-01-07 | 上海龙晶微电子有限公司 | 视频硬件解码器的片外动态存储器的地址映射方法 |
| CN101505424A (zh) * | 2009-01-21 | 2009-08-12 | 北京中星微电子有限公司 | 一种熵解码比特解析方法和一种熵解码器、视频解码芯片 |
| WO2011004577A1 (ja) * | 2009-07-06 | 2011-01-13 | パナソニック株式会社 | 画像復号装置、画像符号化装置、画像復号方法、画像符号化方法、プログラムおよび集積回路 |
-
2011
- 2011-12-30 CN CN201110459799.7A patent/CN103188485B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1113055A (zh) * | 1994-01-18 | 1995-12-06 | 大宇电子株式会社 | 解码可变长度码的装置 |
| CN1874517A (zh) * | 2006-06-19 | 2006-12-06 | 西安交通大学 | 基于多流水控制与缓存优化的mpeg－2视频解码控制方法 |
| CN101340580A (zh) * | 2008-08-15 | 2009-01-07 | 上海龙晶微电子有限公司 | 视频硬件解码器的片外动态存储器的地址映射方法 |
| CN101505424A (zh) * | 2009-01-21 | 2009-08-12 | 北京中星微电子有限公司 | 一种熵解码比特解析方法和一种熵解码器、视频解码芯片 |
| WO2011004577A1 (ja) * | 2009-07-06 | 2011-01-13 | パナソニック株式会社 | 画像復号装置、画像符号化装置、画像復号方法、画像符号化方法、プログラムおよび集積回路 |
Non-Patent Citations (1)
| Title |
|---|
| 朱坤旺,等: "低功耗H.264 Baseline解码IP核设计", 《华侨大学学报（自然科学版）》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103188485B (zh) | 2016-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110955385B (zh) | 用于改进的数据重定位的数据存储***和方法 | |
| US11798627B2 (en) | Multi-phased programming with balanced gray coding | |
| US8762798B2 (en) | Dynamic LDPC code rate solution | |
| TWI455144B (zh) | 使用於快閃記憶體的控制方法與控制器 | |
| US10705966B1 (en) | Mapping for multi-state programming of memory devices | |
| KR102456173B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| US9256526B2 (en) | Flash memory storage system and access method | |
| KR20110033206A (ko) | 플래시 메모리들에서의 역순 페이지 기록 | |
| CN104424103A (zh) | 固态储存装置中高速缓存的管理方法 | |
| CN101340569A (zh) | 高速缓存及其数据处理方法 | |
| US20190188127A1 (en) | Memory system and operating method thereof | |
| US11188250B2 (en) | Two-stage hybrid memory buffer for multiple streams | |
| CN103886916A (zh) | 输入位宽可伸缩的编码/编解码存储*** | |
| CN101354906A (zh) | 应用于固态硬盘的闪存控制器 | |
| KR101785189B1 (ko) | 데이터 기입 방법 및 메모리 시스템 | |
| CN107801044B (zh) | 后向适应装置与相关方法 | |
| JP2015036981A (ja) | 順次読み出し最適化可変サイズフラッシュトランスレーションレイヤ | |
| CN103188485B (zh) | 一种码流缓存***及视频解码器 | |
| CN107729263B (zh) | 高速Cache中一种树状结构的改进型LRU算法的替换策略 | |
| CN104425039A (zh) | 用于改进的固态介质顺序读的动态映射预取 | |
| US7047363B2 (en) | Cache memory and control method thereof | |
| CN106980464B (zh) | 利用过采样读取的***最优化方法 | |
| CN104994391A (zh) | 一种高效的VP9熵解码prob数据获取方法及设备 | |
| CN112631960B (zh) | 高速缓冲存储器的扩展方法 | |
| US11055231B2 (en) | Data storage devices and data processing methods of skipping editing of fields in H2F table when consecutive addresses are present in F2H table |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Code stream cache system and video decoder Effective date of registration: 20171102 Granted publication date: 20160629 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2017990001008 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20181227 Granted publication date: 20160629 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2017990001008 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Code stream cache system and video decoder Effective date of registration: 20190130 Granted publication date: 20160629 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: Anyka (Guangzhou) Microelectronics Technology Co., Ltd. Registration number: 2019440000051 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200320 Granted publication date: 20160629 Pledgee: China Co truction Bank Corp Guangzhou economic and Technological Development Zone sub branch Pledgor: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd. Registration number: 2019440000051 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd. Address before: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee before: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 510555 No. 107 Bowen Road, Huangpu District, Guangzhou, Guangdong Patentee after: Guangzhou Ankai Microelectronics Co., Ltd Address before: 3 / F, C1 area, innovation building, 182 science Avenue, Science City, Guangzhou, Guangdong 510663 Patentee before: Guangzhou Ankai Microelectronics Co., Ltd |
|
| CP02 | Change in the address of a patent holder |