CN103188027B - 频域辅同步码生成方法及其装置 - Google Patents

Abstract

本发明涉及通信领域，公开了一种频域辅同步码生成方法及其装置。本发明中，预先根据m₀、m₁与之间的特定对应关系，将的取值范围分为N段(即7段)，在需生成频域辅同步码时，可直接根据m₀、m₁与之间的特定对应关系，由迅速得到相对应的m₀、m₁，而无需通过标准中定义的一系列乘法、求余和向下取整等运算操作得到所需的m₀、m₁。从而大大减少生成频域辅同步码所需的运算操作，使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。优选地，利用同或操作代替m序列的乘法，进一步减少了生成频域辅同步码所需的运算操作，提高了频域辅同步码的生成效率。

Description

频域辅同步码生成方法及其装置

技术领域

本发明涉及通信领域，特别涉及辅同步码的生成技术。

背景技术

在长期演进网络(LTE)***中，频域辅同步码的生成过程如下式所示：

$d_{Local}^{Fre}\left(2n\right)=\left\{\begin{array}{cc}{s}_0^{\left(m_0\right)}\left(n\right)c_0\left(n\right)& insubframe0\\ s_1^{\left(m_1\right)}\left(n\right)c_0\left(n\right)& insubframe5\end{array}\right.$

$d_{Local}^{Fre}(2n+1)=\left\{\begin{array}{cc}{s}_1^{\left(m_1\right)}\left(n\right)c_1\left(n\right)z_1^{\left(m_0\right)}\left(n\right)& insubframe0\\ s_0^{\left(m_0\right)}\left(n\right)c_1\left(n\right)z_1^{\left(m_0\right)}\left(n\right)& insubframe5\end{array}\right.$

$s_0^{\left(m_0\right)}\left(n\right)=\tilde{s}\left(\right(n+m_0\left)\mathrm{mod}31\right)$

$s_1^{\left(m_1\right)}\left(n\right)=\tilde{s}\left(\right(n+m_1\left)\mathrm{mod}31\right)$

$c_0\left(n\right)=\tilde{c}\left(\right(n+N_{ID}^{\left(2\right)}\left)\mathrm{mod}31\right)$

$c_1\left(n\right)=\tilde{c}\left(\right(n+N_{ID}^{\left(2\right)}+3\left)\mathrm{mod}31\right)$

$z_1^{\left(m_0\right)}\left(n\right)=\tilde{z}\left(\right(n+\left(m_0\mathrm{mod}8\right)\left)\mathrm{mod}31\right)$

$z_1^{\left(m_1\right)}\left(n\right)=\tilde{z}\left(\right(n+\left(m_1\mathrm{mod}8\right)\left)\mathrm{mod}31\right)$

n＝0,1,L,30

其中，in subframe 0表示在子帧0上，in subframe 5表示在子帧5上，小区标识组内的小区标识号，m₀和m₁由小区标识组号生成。

m₀＝m′mod31

$\tilde{S}\left(i\right)=1-2x\left(i\right),0\≤i\≤30$

$x(\stackrel{\‾}{i}+5)=\left(x\right(\stackrel{\‾}{i}+2)+x\left(\stackrel{\‾}{i}\right))\mathrm{mod}2,0\≤\stackrel{\‾}{i}\≤25$

$\tilde{c}\left(i\right)=1-2x\left(i\right),0\≤i\≤30$

$x(\stackrel{\‾}{i}+5)=\left(x\right(\stackrel{\‾}{i}+3)+x\left(\stackrel{\‾}{i}\right))\mathrm{mod}2,0\≤\stackrel{\‾}{i}\≤25$

$\tilde{z}\left(i\right)=1-2x\left(i\right),0\≤i\≤30$

$x(\stackrel{\‾}{i}+5)=\left(x\right(\stackrel{\‾}{i}+4)+x(\stackrel{\‾}{i}+2)+x(\stackrel{\‾}{i}+1)+x\left(\stackrel{\‾}{i}\right))\mathrm{mod}2,0\≤\stackrel{\‾}{i}\≤25$

其中，序列x的初始状态为：x(0)＝0,x(1)＝0,x(2)＝0,x(3)＝0,x(4)＝1。

最后，将其映射到子载波，输出为 ${\tilde{d}}_{Local}^{Fre}={\[{\tilde{d}}_{Local}^{Fre}\left(0\right),{\tilde{d}}_{Local}^{Fre}\left(1\right),...,{\tilde{d}}_{Local}^{Fre}\left(63\right)\]}^T.$

${\tilde{d}}_{Local}^{Fre}\left(n\right)=\left\{\begin{array}{cc}{d}_{Local}^{Fre}(n+30)& 1\≤n\≤31\\ d_{Local}^{Fre}(n-33)& 33\≤n\≤63\\ 0& n=0,n=32\end{array}\right.$

本发明的发明人发现，如果直接根据标准中对频域辅同步码的定义生产辅同步码，则需要大量的运算操作，比如求m₀和m₁的过程中有较多的乘法、求余和向下取整的操作，因此对***的消耗较大，频域辅同步码的生成效率较低。

发明内容

本发明的目的在于提供一种频域辅同步码生成方法及其装置，能大大减少生成频域辅同步码所需的运算操作，从而使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。

为解决上述技术问题，本发明的实施方式提供了一种频域辅同步码生成方法，包含以下步骤：

预先根据小区标识组号与频域辅同步码的生成参数的对应关系，将所述的取值范围分为N段，在同一段中所述与所述频域辅同步码的生成参数具有相同的对应关系，在不同段中所述与所述频域辅同步码的生成参数具有不同的对应关系；其中，所述频域辅同步码的生成参数为m₀和m₁；

在需生成频域辅同步码时，根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数；

根据得到的所述频域辅同步码的生成参数，生成所述频域辅同步码。

本发明的实施方式还提供了一种频域辅同步码生成装置，包含：

对应关系划分模块，用于根据小区标识组号与频域辅同步码的生成参数的对应关系，将所述的取值范围分为N段，在同一段中所述与所述频域辅同步码的生成参数具有相同的对应关系，在不同段中所述与所述频域辅同步码的生成参数具有不同的对应关系；其中，所述频域辅同步码的生成参数为m₀和m₁；

生成参数获取模块，用于在需生成频域辅同步码时，根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数；

辅同步码生成模块，用于根据所述生成参数获取模块得到的所述频域辅同步码的生成参数，生成所述频域辅同步码。

本发明实施方式相对于现有技术而言，预先根据m₀、m₁与之间的特定对应关系，将的取值范围分为N段(即7段)，在同一段中与m₀、m₁具有相同的对应关系，在不同段中与m₀、m₁具有不同的对应关系。因此，在需生成频域辅同步码时，可直接根据m₀、m₁与之间的特定对应关系，由迅速得到相对应的m₀、m₁，而无需通过标准中定义的一系列乘法、求余和向下取整等运算操作得到所需的m₀、m₁。从而大大减少生成频域辅同步码所需的运算操作，使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。

优选地，在根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数时，根据当前所在的段，获取该段中与m₀之间固定的第一差值pid_minus和该段中m₀与m₁之间固定的第二差值m0_add；将当前减去所述获取的pid_minus，得到所述m₀；将得到的所述m₀加上所述获取的m0_add，得到所述m₁。由于在所划分的每一段中，与m₀之间的差值、m₀与m₁之间的差值都是固定的，因此利用一个加法器与一个减法器即可得到m₀和m₁，实现简单迅速，进一步提高了频域辅同步码的生成效率。

优选地，将根据m₀和m₁循环移位得到的本地m序列和频域辅同步码生成所需的c序列、z序列进行同或操作，得到本地m序列相乘的结果。由于在硬件实现中，通过将本地m序列与c序列、z序列进行同或操作，即可得到本地m序列与c序列、z序列相乘的结果，因此利用同或操作代替m序列的乘法，进一步减少了生成频域辅同步码所需的运算操作，提高了频域辅同步码的生成效率。

附图说明

图1是根据本发明第一实施方式的频域辅同步码生成方法流程图；

图2是根据本发明第一实施方式中的通过加法器和减法器求取m₀和m₁的示意图；

图3是根据本发明第三实施方式的频域辅同步码生成装置结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种频域辅同步码生成方法。本实施方式中的频域辅同步码可具体为时分双工长期演进(TDD_LTE)***中的频域辅同步码。

在本实施方式中，预先根据小区标识组号与m₀和m₁的对应关系，将所述的取值范围分为N段，在同一段中所述与m₀和m₁具有相同的对应关系，在不同段中所述与m₀和m₁具有不同的对应关系。

具体地说，所有可能的值与相应的m₀和m₁如表1所示：

表1

从该表1中可以发现，与m₀和m₁存在7种不同的对应关系，比如说，在[0，29]范围内时，总是与m₀相同，总是比m₁小1；在[30，58]范围内时，总是比m₀大30，总是比m₁大28。因此，可以预先将的取值范围分为7段，在同一段中与m₀和m₁具有相同的对应关系，在不同段中与m₀和m₁具有不同的对应关系。如将[0，29]划分为一段，将[30，58]划分为另一段，依此类推。

在需生成频域辅同步码时，通过如图1所示的流程生成频域辅同步码。

在步骤110中，获取m₀和m₁。具体地说，根据当前所在的段，获取该段中与m₀之间固定的第一差值pid_minus和该段中m₀与m₁之间固定的第二差值m0_add。通过将当前减去所述获取的pid_minus，得到m₀；通过将得到的m₀加上获取的m0_add，得到m₁。

由于在本实施方式中，预先将的取值范围分为为7段，每一段中m₀和m₁与的关系都是固定的。因此，在本步骤中，只需确定当前输入的所在的段数，同时根据该段中m₀和m₁与的关系，即可得到该段中与m₀之间固定的第一差值pid_minus，以及该段中m₀与m₁之间固定的第二差值m0_add。然后，将将与pid_minus相减得到m₀，将m₀与m0_add相加得到m₁，如图2所示。

具体逻辑如下：

//首先将nid_1的取值范围分段

if(nid_1<8'd30)

nid_1_part＝3’d0；

else if(nid_1>8'd29&&nid_1<8'd59)

nid_1_part＝3’d1；

else if(nid_1>8'd58&&nid_1<8'd87)

nid_1_part＝3’d2；

else if(nid_1>8'd86&&nid_1<8'd114)

nid_1_part＝3’d3；

else if(nid_1>8'd113&&nid_1<8'd140)

nid_1_part＝3’d4；

else if(nid_1>8'd139&&nid_1<8'd165)

nid_1_part＝3’d5；

else

nid_1_part＝3’d6；

//根据nid_1_part得到pid_minus

case(nid_1_part)

3’d0:

pid_minus＝nid_1；

3’d1:

pid_minus＝nid_1–8’d30；

3’d2:

pid_minus＝nid_1–8’d59；

3’d3:

pid_minus＝nid_1–8’d87；

3’d4:

pid_minus＝nid_1–8’d114；

3’d5:

pid_minus＝nid_1–8’d140；

default:

pid_minus＝nid_1–8’d165；

endcase

//根据nid_1_part得到m0_add

case(nid_1_part)

3’d0:

m0_add＝3’d0；

3’d1:

m0_add＝3’d1；

3’d2:

m0_add＝3’d2；

3’d3:

m0_add＝3’d3；

3’d4:

m0_add＝3’d4；

3’d5:

m0_add＝3’d5；

default:

m0_add＝3’d6；

endcase

//用nid_1减去pid_minus得到m0

assign m0＝nid_1–pid_minus；

//m0加m0_add得到m1

assign m1＝m0+m0_add；

以上逻辑可以用一个加法器即可实现。由此可见，由于从表1中可以总结出与m₀、m₁之间的特定规律，用一个减法器和一个加法器就能由给定的得到m₀、m₁。因此相对现有技术中m₀、m₁的获取，大大减少了所需的运算操作，从而使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。

接着，在步骤120中，将得到的m₀和m₁分别进行循环移位，得到本地m序列，即：

$s_0^{\left(m_0\right)}\left(n\right)=\tilde{s}\left(\right(n+m_0\left)\mathrm{mod}31\right)$

$s_1^{\left(m_1\right)}\left(n\right)=\tilde{s}\left(\right(n+m_1\left)\mathrm{mod}31\right)$

$c_0\left(n\right)=\tilde{c}\left(\right(n+N_{ID}^{\left(2\right)}\left)\mathrm{mod}31\right)$

$c_1\left(n\right)=\tilde{c}\left(\right(n+N_{ID}^{\left(2\right)}+3\left)\mathrm{mod}31\right)$

$z_1^{\left(m_0\right)}\left(n\right)=\tilde{z}\left(\right(n+\left(m_0\mathrm{mod}8\right)\left)\mathrm{mod}31\right)$

$z_1^{\left(m_1\right)}\left(n\right)=\tilde{z}\left(\right(n+\left(m_1\mathrm{mod}8\right)\left)\mathrm{mod}31\right))$

n＝0,1,L,30

由于m序列长为31比特，因此上述公式即为m序列的一个循环移位。

接着，在步骤130中，根据得到的本地m序列和频域辅同步码生成所需的c序列、z序列，生成本地m序列相乘的结果。

具体地说，在产生m序列时，用0代替-1，则m序列相乘的状态转移图如下表2所示：

实际结果/产生结果	序列1取值/代替值	序列2取值/代替值
			1/1	-1/0	-1/0
-1/0	-1/0	1/1
			-1/0	1/1	-1/0
1/1	1/1	1/1

表2

表2中的斜杠左边表示用乘法的状态转移图，斜杠右边表示用0代替-1后的状态转移图。不难发现，将本地m序列和频域辅同步码生成所需的c序列、z序列进行同或操作，即可得到期望的结果(即本地m序列相乘的结果)。比如说，将序列与c₀(n)序列进行同或操作，即可得到子帧0的将序列与c₀(n)序列进行同或操作，即可得到子帧5的将序列与c₁(n)序列、序列进行同或操作，即可得到子帧0的将序列与c₁(n)序列、序列进行同或操作，即可得到子帧5的也就是说，通过将本地m序列和频域辅同步码生成所需的c序列、z序列进行同或操作，可生成与通过如下公式生成的相同的子帧0的子帧5的子帧0的子帧5的

$d_{Local}^{Fre}\left(2n\right)=\left\{\begin{array}{cc}{s}_0^{\left(m_0\right)}\left(n\right)c_0\left(n\right)& insubframe0\\ s_1^{\left(m_1\right)}\left(n\right)c_0\left(n\right)& insubframe5\end{array}\right.$

$d_{Local}^{Fre}(2n+1)=\left\{\begin{array}{cc}{s}_1^{\left(m_1\right)}\left(n\right)c_1\left(n\right)z_1^{\left(m_0\right)}\left(n\right)& insubframe0\\ s_0^{\left(m_0\right)}\left(n\right)c_1\left(n\right)z_1^{\left(m_0\right)}\left(n\right)& insubframe5\end{array}\right.$

在具体实现时，可通过如下硬件逻辑实现：

d_even_sub0＝(m_seq_end)？(m_seq_s0～^m_seq_c0):31'b0；

d_even_sub1＝(m_seq_end)？(m_seq_s1～^m_seq_c0):31'b0；

d_odd_sub0＝(m_seq_end)？(m_seq_s1～^m_seq_c1～^m_seq_z0):31'b0；

d_odd_sub1＝(m_seq_end)？(m_seq_s0～^m_seq_c1～^m_seq_z1):31'b0；

其中，d_even_sub0表示子帧0的d_even_sub1表示子帧5的d_odd_sub0表示子帧0的d_odd_sub1表示子帧5的

由于在硬件实现中，通过将本地m序列与c序列、z序列进行同或操作，即可得到本地m序列与c序列、z序列相乘的结果，因此利用同或操作代替m序列的乘法，进一步减少了生成频域辅同步码所需的运算操作，提高了频域辅同步码的生成效率。

接着，在步骤140中，对生成的本地m序列相乘的结果(即子帧0的子帧5的子帧0的子帧5的进行交织，并在交织后进行二进制移相键控(Binary Phase Shift Keying，简称“BPSK”)调制，得到频域辅同步码。本步骤与现有技术相同，在此不再赘述。

不难发现，在本实施方式中，用面积较小的加法器和减法器实现了利用求参数m₀和m₁的过程，用同或逻辑实现了多个m序列的相乘，利用一个计数器在64个周期内完成了交织，BPSK调制映射，产生了频域辅同步序列。用很小的逻辑在很短的时间内完成了本地辅同步信号的生成。由于无需通过标准中定义的一系列乘法、求余和向下取整等运算操作得到所需的m₀、m₁。从而大大减少生成频域辅同步码所需的运算操作，使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。而且，利用一个加法器与一个减法器即可得到m₀和m₁，实现简单迅速，进一步提高了频域辅同步码的生成效率。

本发明的第二实施方式涉及一种频域辅同步码生成方法。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，在根据当前所在段的与m₀和m₁的对应关系得到m₀和m₁时，是通过一个加法器与一个减法器得到m₀和m₁的。而在本发明第二实施方式中，可通过以下方式根据当前所在段的与m₀和m₁的对应关系得到m₀和m₁：

预先存储与m₀和m₁的对应关系表，该对应关系表中包含所有可能的取值，每个的取值对应一个m₀和一个m₁。在根据当前所在段的获取m₀和时，根据当前的值查找所述对应关系表，得到与当前相对应的m₀和m₁。

不难发现，在本实施方式中，同样无需通过标准中定义的一系列乘法、求余和向下取整等运算操作得到所需的m₀、m₁。从而大大减少生成频域辅同步码所需的运算操作，使得频域辅同步码的生成能通过较少的逻辑在较短的时间内实现，有效提高了频域辅同步码的生成效率。

需要说明的是，上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本发明第三实施方式涉及一种频域辅同步码生成装置，具体可用于生成时分双工长期演进***中的频域辅同步码。本实施方式的具体结构如图3所示，包含：

对应关系划分模块，用于根据小区标识组号与频域辅同步码的生成参数的对应关系，将所述的取值范围分为N段，在同一段中所述与所述频域辅同步码的生成参数具有相同的对应关系，在不同段中所述与所述频域辅同步码的生成参数具有不同的对应关系；其中，所述频域辅同步码的生成参数为m₀和m₁。

生成参数获取模块，用于在需生成频域辅同步码时，根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数。

辅同步码生成模块，用于根据所述生成参数获取模块得到的所述频域辅同步码的生成参数，生成所述频域辅同步码。

其中，生成参数获取模块包含以下子模块：

差值获取子模块，用于根据当前所在的段，获取该段中与m₀之间固定的第一差值pid_minus和该段中m₀与m₁之间固定的第二差值m0_add；

减法子模块，用于将当前减去所述获取的pid_minus，得到所述m₀；

加法子模块，用于将得到的所述m₀加上所述获取的m0_add，得到所述m₁。

辅同步码生成模块包含：

循环移位子模块，用于将得到的所述m₀和m₁分别进行循环移位，得到本地m序列；

相乘结果获取子模块，用于根据得到的所述本地m序列和频域辅同步码生成所需的c序列、z序列，生成本地m序列相乘的结果；

调制子模块，用于对生成的所述本地m序列相乘的结果进行交织，并在交织后进行二进制移相键控BPSK调制，得到频域辅同步码。

值得一提的是，该相乘结果获取子模块将所述本地m序列和频域辅同步码生成所需的c序列、z序列进行同或后得到所述本地m序列相乘的结果。

不难发现，本实施方式为与第一实施方式相对应的***实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

需要说明的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (9)

1.一种频域辅同步码生成方法，其特征在于，包含以下步骤：

预先根据小区标识组号与频域辅同步码的生成参数的对应关系，将所述的取值范围分为N段，在同一段中所述与所述频域辅同步码的生成参数具有相同的对应关系，在不同段中所述与所述频域辅同步码的生成参数具有不同的对应关系；其中，所述频域辅同步码的生成参数为m₀和m₁；

在需生成频域辅同步码时，根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数；

根据得到的所述频域辅同步码的生成参数，生成所述频域辅同步码；

其中，所述根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数的步骤中，包含以下子步骤：

根据当前所在的段，获取该段中与m₀之间固定的第一差值pid_minus和该段中m₀与m₁之间固定的第二差值m0_add；

将当前减去所述获取的pid_minus，得到所述m₀；

将得到的所述m₀加上所述获取的m0_add，得到所述m₁。

2.根据权利要求1所述的频域辅同步码生成方法，其特征在于，

预先存储与频域辅同步码的生成参数的对应关系表，该对应关系表中包含所有可能的取值，每个的取值对应一个m₀和一个m₁；

在根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数时，根据当前的值查找所述对应关系表，得到与当前相对应的m₀和m₁。

3.根据权利要求1所述的频域辅同步码生成方法，其特征在于，所述根据得到的所述频域辅同步码的生成参数，生成所述频域辅同步码的步骤中，包含以下子步骤：

将得到的所述m₀和m₁分别进行循环移位，得到本地m序列；

根据得到的所述本地m序列和频域辅同步码生成所需的c序列、z序列，生成本地m序列相乘的结果；

对生成的所述本地m序列相乘的结果进行交织，并在交织后进行二进制移相键控BPSK调制，得到频域辅同步码。

4.根据权利要求3所述的频域辅同步码生成方法，其特征在于，根据得到的所述本地m序列和频域辅同步码生成所需的c序列、z序列，生成本地m序列相乘的结果的步骤中，包含以下子步骤：

将所述本地m序列和频域辅同步码生成所需的c序列、z序列进行同或操作，得到所述本地m序列相乘的结果。

5.根据权利要求1至4中任一项所述的频域辅同步码生成方法，其特征在于，

所述频域辅同步码为时分双工长期演进***中的频域辅同步码。

6.一种频域辅同步码生成装置，其特征在于，包含：

对应关系划分模块，用于根据小区标识组号与频域辅同步码的生成参数的对应关系，将所述的取值范围分为N段，在同一段中所述与所述频域辅同步码的生成参数具有相同的对应关系，在不同段中所述与所述频域辅同步码的生成参数具有不同的对应关系；其中，所述频域辅同步码的生成参数为m₀和m₁；

生成参数获取模块，用于在需生成频域辅同步码时，根据当前所在段的与所述频域辅同步码的生成参数的对应关系，得到所述频域辅同步码的生成参数；

辅同步码生成模块，用于根据所述生成参数获取模块得到的所述频域辅同步码的生成参数，生成所述频域辅同步码；

其中，所述生成参数获取模块包含以下子模块：

差值获取子模块，用于根据当前所在的段，获取该段中与m₀之间固定的第一差值pid_minus和该段中m₀与m₁之间固定的第二差值m0_add；

减法子模块，用于将当前减去所述获取的pid_minus，得到所述m₀；

加法子模块，用于将得到的所述m₀加上所述获取的m0_add，得到所述m₁。

7.根据权利要求6所述的频域辅同步码生成装置，其特征在于，所述辅同步码生成模块包含：

循环移位子模块，用于将得到的所述m₀和m₁分别进行循环移位，得到本地m序列；

相乘结果获取子模块，用于根据得到的所述本地m序列和频域辅同步码生成所需的c序列、z序列，生成本地m序列相乘的结果；

调制子模块，用于对生成的所述本地m序列相乘的结果进行交织，并在交织后进行二进制移相键控BPSK调制，得到频域辅同步码。

8.根据权利要求7所述的频域辅同步码生成装置，其特征在于，所述相乘结果获取子模块将所述本地m序列和频域辅同步码生成所需的c序列、z序列进行同或后得到所述本地m序列相乘的结果。

9.根据权利要求6至8中任一项所述的频域辅同步码生成装置，其特征在于，

所述频域辅同步码为时分双工长期演进***中的频域辅同步码。