CN103187942B - 一种信号处理电路和信号处理器 - Google Patents

Abstract

本发明适用于集成电路领域，公开了一种信号处理电路和信号处理器，采用工作在匹配状态下的两个NMOS管来实现小信号电压分量的平方运算，并进一步实现方均根值运算，本发明大幅简化了电路结构，减少了元器件，减少了功耗和电路面积，并且提高了可处理的输入信号的幅度范围。

Description

一种信号处理电路和信号处理器

技术领域

本发明属于集成电路领域，尤其涉及一种信号处理电路及包含该信号处理电路的信号处理器。

背景技术

在集成电路领域，电压信号基本都包括直流电压分量V_DC和小信号电压分量V_in，直流电压分量是为了保证集成电路里的有源器件正常工作而存在的，只有小信号分量是携带信息的有用载体，所以，集成电路领域，很多时候需要将电信号中的直流电压分量和小信号电压分量进行分离，进而针对携带了信息的小信号电压分量进行处理。

小信号电压分量是模拟信号，其振幅和频率是时变的，是很不规则的，而在集成电路领域中，很多时候需要检测这种振幅和频率很不规则的小信号电压分量的方均根值(RMS，Root-mean-square)，即有效值。比如在自动增益控制(AGCautomaticgaincontrol)电路中，通常采用方均根值验证作为衡量信号功率的测试方法。

获取一个信号的方均根值，是通过将这个信号先平方，再平均，后开根号的方法实现的。因此，获得信号的平方值是获得这个信号的方均根值的必要步骤，也是重要的步骤。

目前在CMOS工艺下获得小信号电压分量的平方值的方法是：将电信号中的直流电压分量V_DC和小信号电压分量V_in一起进行平方运算，得到一个仍然包含直流电压分量和小信号电压分量的信号V_DC ²+2V_DCVin+V_in ²，因此，需要额外的电路用于消除V_DC ²+2V_DCV_in+V_in ²这个信号中的直流电压分量的平方值V_DC ²与及一次项信号2V_DCV_in，才能得到小信号电压分量的平方值V_in ²。

图1所示是基于这种方法的一种电路实现，图1虚线左边的电路用于将直流电压分量V_DC和小信号电压分量V_in一起进行平方运算，再去除直流电压分量的平方值V_DC ²，图1虚线右边的电路用于去除一次项信号2V_DCV_in，这种实现电路其元器件多，电路复杂，并且其采用后端处理的电路，设计出错的可能性更高，并且在出错后检错和纠错带来不便，具有一定的设计隐患。

发明内容

本发明实施例的目的在于提供一种信号处理电路，旨在解决现有技术中获得小信号电压分量平方值的实现电路结构复杂、功耗大的问题。

本发明实施例的一目的是提供一种信号处理电路，包括：

一第一NMOS管，该第一NMOS管的栅极连接输入信号，该输入信号包含直流电压分量和小信号电压分量，第一NMOS管的源极加一偏置电压，第一NMOS管的漏极输出一个与输入信号的小信号电压分量的平方成正比的电流信号。

一第二NMOS管，该第二NMOS管的栅极输入一个与输入信号的直流电压分量相等的电压，第二NMOS管的漏极输入一偏置电流，偏置电流在第二NMOS管的源极产生一个与第一NMOS管的源极所加偏置电压相等的电压，第二NMOS管的源极连接一阻抗通路。

一第一运算放大器，该第一运算放大器的正向输入端连接第二NMOS管的源极，第一运算放大器的输出端与反向输入端连接，第一运算放大器的输出端生成第一NMOS管的源极所加的偏置电压。

本发明实施例的另一目的在于提供一种信号处理器，包括：

一信号处理电路，该信号处理电路是上述信号处理电路，该信号处理电路的第一NMOS管的栅极连接输入信号，第一NMOS管的漏极输出与所述输入信号的小信号电压分量的平方成正比的电流信号。

一滤波运算电路，该滤波运算电路的输入端与信号处理电路的第一NMOS管的漏极连接，用于计算电流信号的均值；

一第六NMOS管，该第六NMOS管的源极连接第一运算放大器的输出端，第六NMOS管的漏极与滤波运算电路的反馈端连接，第六NMOS管的栅极与滤波运算电路的输出端连接，第六NMOS管的栅极是信号处理器的输出端，输出输入信号的小信号电压分量的方均根值。

进一步的，信号处理器还包括：一第四运算放大器，一第五运算放大器，一比较器。

第四运算放大器的输入端连接输入信号，第四运算放大器的输出端与第一NMOS管的栅极连接。

比较器的输入端分别与第六NMOS管的栅极、滤波运算电路的输出端、第五运算放大器的输入端连接，比较器的输出端分别与第四运算放大器和第五运算放大器的控制端连接，比较器的参考电压端外接一个固定的参考电压。

第五运算放大器的输出端是信号处理器的输出端。

其中，第四运算放大器的增益系数为K，第五运算放大器的增益系数为1/K，K为大于0的比例因子。

本发明提供的信号处理电路，实现了先将电信号中的的直流电压分量V_DC消除，然后将小信号电压分量V_in进行平方运算以得到需要的信号V_in ²，本发明的电路，元器件少，电路实现简单，利用本发明的电路，可减小功耗，避免占用更多的集成电路面积，同时，本发明采用在平方运算前端先将直流电压分量消除，对电路测试和纠错带来便利。本发明提供的信号处理器，可将较大输入幅度范围的输入信号经过运算处理后的幅度范围控制在较小范围内，在保证输出信号方均根值的线性度的同时，提高了可处理的输入信号的幅度范围。

附图说明

图1、现有技术中获得小信号电压分量平方值的电路图

图2、本发明一实施例获得与小信号电压分量平方值成正比的电流信号的电路图

图3、本发明一实施列获得与小信号电压分量平方值成正比的电流信号的电路图

图4、本发明实施例中生成偏置电流的电路图

图5、本发明一实施例获得小信号电压分量方均根值的电路图

图6、本发明实施例中包含电压滤波和负反馈的滤波运算电路的获得小信号电压分量方均根值的电路图

图7、本发明实施例中包含电流滤波和负反馈的滤波运算电路的获得小信号电压分量方均根值的电路图

图8、本发明实施例中电流放大器的电路图

图9、本发明一实施例获得小信号电压分量方均根值的电路图

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一：

图2示出本发明提供的一种信号处理电路的实施例，为了便于说明，仅示出了与本发明相关的部分。

该信号处理电路包括两个NMOS管N1管和N2管，一个运算放大器OP1及一阻抗通路。处于饱和区时，N1管的漏极电流与栅极电压成平方关系：I_D＝β(V_g﹣(V_S+V_th))²/2，其中I_D为N1管的漏极电流，V_S为源级电压，V_th为阈值电压，V_g为栅极电压，β为比例系数。当N1管的栅极输入信号连接包含了直流电压分量V_DC和小信号电压分量V_in的输入信号后，漏极电流I_D与栅极电压的关系为：I_D＝β(V_DC﹣V_in﹣(V_S+V_th))²/2，若能使得V_DC﹣(V_S+V_th)＝0，则漏极电流I_D＝βV_in ²/2，这需要在N1管的源极输入一个合适的偏置电压V_SBUF，这个偏置电压等于V_S。

为了向N1管的源极提供一个合适的偏置电压V_SBUF，本实施列采用一个与N1管互相匹配的NMOS管N2来产生。匹配是模拟电路领域的常用技术术语，N1管和N2管匹配指的是在确定环境和相同的偏置下小间距的设计单元N1管和N2管之间电参数一致。N2管的栅极输入一个与输入信号的直流电压分量V_DC相等的电压，N2管的源极接一阻抗通路，用于向源极流出的电流提供一通路，在N2管的漏极输入一偏置电流Ib，这个输入的偏置电流Ib具有一定的负温度系数，能保证在任何温度条件下N2管的源极产生一个与N1管的源极所加的偏置电压V_SBUF相等的电压。为了让N2管源极产生的电压具有驱动能力，本实施列采用了一个运算放大器OP1用于将N2管源极产生的电压加载驱动能力后生成N1管源极所需要的偏置电压V_SBUF。

实施例二：

本发明中，阻抗通路包括两个NMOS管N3、N4。

如图3所示，N3管的漏极与N2管的源极连接，N3管的源极接地；N4管的栅极与N3管的栅极连接，N4管的栅极与该N4管的的漏极连接，N4管的源极接地；N3管与N4管一起向N2管的源极提供一个阻抗通路。

实施例三：

本实施例在实施例一的基础上进一步包括一个NMOS管N5，N5管的源极与N4管的漏极连接，N5管的栅极与N2管的漏极连接，N5管的漏极与电源连接；N5管将N2管的漏极电压固定在一个确定的电压上，与N1管的漏极电压相当，使N1管和N2管互相匹配。

采用本实施例，可以在只增加少量元器件的情况下，提高信号处理电路的稳定性，保证信号处理的精准度。

本发明的实施例中，N2管漏极输入的偏置电流可以采用常用的方法产生，即将一个固定的电压流过一个合适的电阻生成，所选择的电阻的温度系数为正时，该偏置电流的温度系数就为负。具体地，如图4所示，可由一个运算放大器、两个PMOS管以及一个电阻来产生。运算放大器的反向输入端与外部基准信号输出端连接，该运算放大器的输出端分别与两个PMOS管的栅极连接，该运算放大器的正向输入端与其中一个PMOS管的漏极连接，这个PMOS管的输出端还通过电阻接地，另一个PMOS管的漏极即输出需要的偏置电流。

本发明还提供一种信号处理器，用于获得小信号电压分量的方均根值。

以下结合具体实施例对本发明提供的信号处理器的实现进行详细说明。

实施例四：

图5示出本发明一实施例提供的信号处理器的电路图，为了便于说明，仅示出了与本发明相关的部分。

本实施列包括一信号处理电路，该信号处理电路可以是前述实施例中的任何一种信号处理电路，该信号处理电路的第一NMOS管的栅极连接输入信号RMSIN，该输入信号RMSIN包含直流电压分量V_DC和小信号电压分量Vin，第一NMOS管的漏极输出一个与小信号电压分量Vin平方值成正比的电流信号。

本实施例还包括一个滤波运算电路，该滤波运算电路的输入端与信号处理电路的第一NMOS管的漏极连接，用于计算信号处理电路输出的电流信号的均值。

本实施例还包括一个第六NMOS管，该第六NMOS管与第一NMOS管互相匹配，第六NMOS管的源极连接第一运算放大器的输出端，用于接收信号处理电路的第一运算放大器输出的偏置电压，第六NMOS管的漏极与滤波运算电路的反馈端连接，用于向滤波运算电路提供一个负反馈，第六NMOS管的栅极与滤波运算电路的输出端连接，第六NMOS管的栅极是信号处理器的输出端，输出小信号电压分量的方均根值RMSOUT。

实施例五：

在本发明中，滤波运算电路可以是基于电压滤波和负反馈的电路，如图6所示，包括第一PMOS管P1，第二PMOS管P2，第三PMOS管P3，第四PMOS管P4，第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第一电容C1，第二电容C2，第二运算放大器OP2。

第一PMOS管P1的源极与第二PMOS管P2的源极及电源连接，第一PMOS管P1的栅极和第二PMOS管P2的栅极连接并作为滤波运算电路输入端，第一PMOS管P1的漏极分别与第一PMOS管P1的栅极和滤波运算电路的输入连接。

第一电阻R1的一端与第二PMOS管P2的漏极连接，第一电阻R1的另一端分别与第一电容C1的一端和第二运算放大器OP2的正向输入端连接，第二电阻R2的一端与第二PMOS管P2的漏极连接，第二电阻R2的另一端分别与地端和第一电容C1的另一端连接。

第三PMOS管P3的源极与第四PMOS管P4的源极及电源连接，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接并作为滤波运算电路的反馈端，第三PMOS管P3的漏极分别与第三PMOS管P3的栅极和滤波运算电路的反馈端连接。

第三电阻R3的一端与第四PMOS管P4的漏极连接，第三电阻R3的另一端分别与第二电容C2的一端和第二运算放大器OP2的反向输入端连接，第四电阻R4的一端与第四PMOS管P4的漏极连接，第四电阻R4的另一端分别与地端和第二电容C2的另一端连接。

第二运算放大器OP2的输出端是滤波运算电路的输出端。

第二运算放大器OP2的输出端与第六NMOS管的栅极连接，使整个***构成负反馈环路，实现均值运算及最终的方均根值运算。

基于电压滤波和负反馈的滤波运算电路需要用两路RC滤波，并且需要两个电阻将第一NMOS管漏极输出的电流信号和第二NMOS管漏极输出的电流信号进行从电流到电压的转换，这种电路成本比较大，于是本发明进一步提出一种基于电流放大滤波和负反馈的滤波运算电路。

实施例六：

基于电流放大滤波和负反馈的滤波运算电路，如图7所示，包括：第五PMOS管P5，第六PMOS管P6，第七PMOS管P7，第八PMOS管P8，第五电阻R5，第三电容C3，电流放大器CUROP。

第五PMOS管P5的源极与第六PMOS管P6的源极及电源连接，第五PMOS管P5的栅极和第六PMOS管P6的栅极连接并作为滤波运算电路的输入端，第五PMOS管P5的漏极分别与该第五PMOS管P5的栅极和滤波运算电路的输入端连接。

第七PMOS管P7的源极与第八PMOS管P8的源极及电源连接，第七PMOS管P7的栅极和第八PMOS管P8的栅极连接并作为滤波运算电路的反馈端，第七PMOS管P7的漏极分别与该第七PMOS管P7的栅极和滤波运算电路的反馈端连接。

电流放大器CUROP的正相信号输入端IIP与第六PMOS管P6的漏极连接，电流放大器CUROP的反相信号输入端IIN与第八PMOS管P8的漏极连接，电流放大器CUROP的输出端VO与第五电阻R5的一端连接，第五电阻R5的另一端分别与第三电容C3的一端连接并作为所述滤波运算电路的输出端，第三电容C3的另一端与地端连接，实现第一NMOS管漏极输出的电流信号与第六NMOS管漏极输出的电流信号的差值到电压的转换，并通过滤波运算电路的输出端输出。

本发明中，电流放大器CUROP可以是图8所示的电路，包括三个NMOS管N7、N8、N9，一个PMOS管P9以及一个电容C4。

NMOS管N7的源级分别与地、NMOS管N8的源级和NMOS管N9的源级相连，NMOS管N7的漏极分别与该NMOS管N7的栅极和NMOS管N8的栅极相连作为电流放大器CUROP的正相信号输入端IIP，NMOS管N8的漏极分别与NMOS管N9的栅极和电容C4的一端相连作为电流放大器CUROP的反相信号输入端IIN，电容C4的另一端分别与NMOS管N9的漏极和PMOS管P9的漏极相连作为电流放大器CUROP的输出端VO，PMOS管P9的栅极接标准电压输入VP，PMOS管P9的源级接电源。

实施例七：

图9示出本发明提供的另一种用于获得小信号电压分量的方均根值的信号处理器。为了便于说明，仅示出了与本发明相关的部分。

本实施例在上述信号处理器的基础上，进一步包括一个第四运算放大器，一个第五运算放大器，一个比较器。

第四运算放大器的输入端连接输入信号RMSIN，该第四运算放大器的输出端与信号处理电路的第一NMOS管N1的栅极连接；比较器的输入端分别与第六NMOS管N6的栅极、滤波运算电路的输出端、第五运算放大器的输入端连接，比较器的的输出端分别与第四运算放大器和第五运算放大器的控制端连接，比较器的参考电压端外接一个固定的参考电压，用于确定最适合第一NMOS管N1及第六NMOS管N6进行平方运算的幅度范围。

其中，第四运算放大器的增益系数为K，K为大于0的比例因子，第五运算放大器的增益系数为1/K。

本实施例中，采用了增益系数为K的第四运算放大器和增益系数为1/K的第五运算放大器，将较大输入幅度范围的输入信号经过运算处理后的幅度范围控制在适合第一NMOS管N1及第六NMOS管N6平方运算的较小范围内，保证了平方运算的线性度；同时第四运算放大器及第五运算放大器的增益的乘积为1，在保证RMS检测线性度的同时，提高了可处理的输入信号的幅度范围。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (7)

1.一种信号处理电路，包括：

一第一NMOS管，所述第一NMOS管的栅极连接输入信号，所述输入信号包含直流电压分量和小信号电压分量，所述第一NMOS管的源极加一偏置电压，所述第一NMOS管的漏极输出一个与所述输入信号的小信号电压分量的平方成正比的电流信号；

一第二NMOS管，所述第二NMOS管的栅极输入一个与所述输入信号的直流电压分量相等的电压，所述第二NMOS管的漏极输入一偏置电流，所述偏置电流在所述第二NMOS管的源极产生一个与所述第一NMOS管的源极所加偏置电压相等的电压，所述第二NMOS管的源极连接一阻抗通路；

一第一运算放大器，所述第一运算放大器的正向输入端连接所述第二NMOS管的源极，所述第一运算放大器的输出端与反向输入端连接，所述第一运算放大器的输出端生成所述第一NMOS管的源极所加的偏置电压。

2.如权利要求1所述的信号处理电路，其特征在于，所述阻抗通路包括：

一第三NMOS管，所述第三NMOS管的漏极与所述第二NMOS管的源极连接，所述第三NMOS管的源极接地；

一第四NMOS管，所述第四NMOS管的栅极与所述第三NMOS管的栅极连接，所述第四NMOS管的栅极与该第四NMOS管的的漏极连接，所述第四NMOS管的源极接地。

3.如权利要求2所述的信号处理电路，其特征在于，还包括：

一第五NMOS管，所述第五NMOS管的源极与所述第四NMOS管的漏极连接，所述第五NMOS管的栅极与所述第二NMOS管的漏极连接，所述第五NMOS管的漏极与电源连接。

4.一种信号处理器，其特征在于，包括：

一信号处理电路，所述信号处理电路是权利要求1所述的信号处理电路，所述信号处理电路的第一NMOS管的栅极连接输入信号，所述第一NMOS管的漏极输出与所述输入信号的小信号电压分量的平方成正比的电流信号；

一滤波运算电路，所述滤波运算电路的输入端与所述信号处理电路的第一NMOS管的漏极连接，用于计算所述电流信号的均值；

一第六NMOS管，所述第六NMOS管的源极连接所述第一运算放大器的输出端，所述第六NMOS管的漏极与所述滤波运算电路的反馈端连接，所述第六NMOS管的栅极与所述滤波运算电路的输出端连接，所述第六NMOS管的栅极是信号处理器的输出端，输出所述输入信号的小信号电压分量的方均根值。

5.如权利要求4所述的信号处理器，其特征在于，所述滤波运算电路包括：第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第一电阻，第二电阻，第三电阻，第四电阻，第一电容，第二电容，第二运算放大器，

所述第一PMOS管的源极与所述第二PMOS管的源极及电源连接，所述第一PMOS管的栅极和所述第二PMOS管的栅极连接并作为所述滤波运算电路输入端，所述第一PMOS管的漏极分别与所述第一PMOS管的栅极和所述滤波运算电路的输入端连接；

所述第一电阻的一端与所述第二PMOS管的漏极连接，所述第一电阻的另一端分别与所述第一电容的一端和所述第二运算放大器的正向输入端连接，所述第二电阻的一端与所述第二PMOS管的漏极连接，所述第二电阻的另一端分别与地端和所述第一电容的另一端连接；

所述第三PMOS管的源极与所述第四PMOS管的源极及电源连接，所述第三PMOS管的栅极和所述第四PMOS管的栅极连接并作为所述滤波运算电路的反馈端，所述第三PMOS管的漏极分别与所述第三PMOS管的栅极和所述滤波运算电路的反馈端连接；

所述第三电阻的一端与所述第四PMOS管的漏极连接，所述第三电阻的另一端分别与所述第二电容的一端和所述第二运算放大器的反向输入端连接，所述第四电阻的一端与所述第四PMOS管的漏极连接，所述第四电阻的另一端分别与地端和所述第二电容的另一端连接；

所述第二运算放大器的输出端是所述滤波运算电路的输出端。

6.如权利要求4所述的信号处理器，其特征在于，所述滤波运算电路包括：第五PMOS管，第六PMOS管，第七PMOS管，第八PMOS管，第五电阻，第三电容，电流放大器，

所述第五PMOS管的源极与所述第六PMOS管的源极及电源连接，所述第五PMOS管的栅极和所述第六PMOS管的栅极连接并作为所述滤波运算电路的输入端，所述第五PMOS管的漏极分别与所述第五PMOS管的栅极和所述滤波运算电路的输入端连接；

所述第七PMOS管的源极与所述第八PMOS管的源极及电源连接，所述第七PMOS管的栅极和所述第八PMOS管的栅极连接并作为所述滤波运算电路的反馈端，所述第七PMOS管的漏极分别与所述第七PMOS管的栅极和所述滤波运算电路的反馈端连接；

所述电流放大器的正相信号输入端与所述第六PMOS管的漏极连接，所述电流放大器的反相信号输入端与所述第八PMOS管的漏极连接，所述电流放大器的输出端与第五电阻的一端连接，所述第五电阻的另一端与所述第三电容的一端连接并作为所述滤波运算电路的输出端，所述第三电容的另一端与地端连接。

7.如权利要求4或5或6所述的信号处理器，其特征在于，还包括:

一第四运算放大器，一第五运算放大器，一比较器，

所述第四运算放大器的输入端连接输入信号，所述第四运算放大器的输出端与所述第一NMOS管的栅极连接；

所述比较器的输入端分别与所述第六NMOS管的栅极、所述滤波运算电路的输出端、所述第五运算放大器的输入端连接，所述比较器的输出端分别与所述第四运算放大器和第五运算放大器的控制端连接，所述比较器的参考电压端外接一个固定的参考电压，

所述第五运算放大器的输出端是所述信号处理器的输出端，

其中，所述第四运算放大器的增益系数为K，所述第五运算放大器的增益系数为1/K，K为大于0的比例因子。