CN103187293B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN103187293B
CN103187293B CN201110459120.4A CN201110459120A CN103187293B CN 103187293 B CN103187293 B CN 103187293B CN 201110459120 A CN201110459120 A CN 201110459120A CN 103187293 B CN103187293 B CN 103187293B
Authority
CN
China
Prior art keywords
sidewall
ion implantation
described opening
dielectric materials
materials layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110459120.4A
Other languages
English (en)
Other versions
CN103187293A (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110459120.4A priority Critical patent/CN103187293B/zh
Priority to US13/623,340 priority patent/US8728926B2/en
Publication of CN103187293A publication Critical patent/CN103187293A/zh
Application granted granted Critical
Publication of CN103187293B publication Critical patent/CN103187293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制作方法。根据本发明提供的方法，在后栅工艺中，去除伪栅后，在所形成的开口中沉积介电材料，并且对开口侧壁上的介电材料进行预处理，改变介电材料的性质，然后去除开口侧壁上的介电材料。采用本发明的方法制作的半导体器件能够有效减小寄生电容。

Description

半导体器件的制作方法
技术领域
本发明涉及一种半导体器件的制作方法，特别涉及一种具有减少的寄生电容的栅极导体的金属氧化物半导体场效应晶体管。
背景技术
在半导体产业中，具有高k介电材料和金属栅极的金属氧化物半导体场效应管(MOSFET)得到了越来越广泛的应用。
一种典型的制造高k介电材料/金属栅极结构的方法是后栅工艺。在后栅工艺中，先使用多晶硅作为牺牲性栅极(也称作伪栅)来占据栅极的位置，然后对器件进行高温处理(例如源极/漏极区域的激活退火等)，接下来利用高k介电材料层和金属栅极来取代伪栅。这种后栅工艺的优点是，由于在高温处理阶段被多晶硅伪栅占据栅极的位置，并且在高温处理之后才形成高k介电材料层和金属栅极，所以避免了高温处理对高k介电材料层和金属栅极的损伤。
但是，现有技术中的一个严重缺点是高k介电材料不仅出现在金属栅极的下方，而且还出现在金属栅极的垂直侧壁上，从而导致过高的寄生电容。
为了克服这个问题，人们采取了各种方式。在程慷果的专利(WO2009/002670)中公开了一种具有减少的寄生电容的高k/金属栅极MOSFET。在该专利中，形成金属栅极后，先去除牺牲间隔物以暴露出金属栅极导体的侧壁的高k介电材料，然后从栅极侧壁去除所暴露出来的高k介电材料，最后重新填入低k介电材料。
但是，这种方式在形成金属栅极之后才进行高k介电材料的去除，因为高K介电材料厚度薄，不易去除，同时在去除过程中容易对金属栅有损伤。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个目的是提供一种用于制作半导体器件的技术方案。
根据本发明的第一方面，提供了一种半导体器件的制作方法，包括以下步骤：在基底上形成伪栅；去除伪栅，从而形成开口；沉积介电材料，从而在所述开口的侧壁的至少一部分上和开口的底部形成介电材料层；对所述开口的侧壁上的介电材料层进行预处理，从而改变所述开口的侧壁上的介电材料层的性质；以及去除所述开口的侧壁上的介电材料层。
优选地，对所述开口的侧壁上的介电材料层进行预处理的步骤包括：通过离子注入对所述开口的侧壁上的介电材料层进行处理。
优选地，采用Si离子、F离子、Ge离子、O离子或Ar离子进行所述离子注入。
优选地，所述离子注入的能量为200ev～1kev，所述离子注入的剂量为3×1014/cm-2～1×1016/cm-2。
优选地，所述离子注入的方向与所述开口的侧壁成一定角度，从而使得所述开口的底部在所述离子注入的方向上被所述开口的侧壁所屏蔽。
优选地，所述离子注入的方向与所述开口的侧壁之间的夹角取决于所述开口的侧壁的高度以及所述开口的底部的宽度。
优选地，所述离子注入的方向与所述开口的侧壁之间的夹角为30-60度。
优选地，所述开口包括第一侧壁和第二侧壁，通过离子注入对所述开口的侧壁上的介电材料层进行处理的步骤包括：第一离子注入处理，通过所述离子注入对所述开口的第一侧壁进行处理；以及第二离子注入处理，通过所述离子注入对所述开口的第二侧壁进行处理。
优选地，本发明的一个实施例的半导体器件的制作方法还包括：对经历过所述预处理的介电材料进行退火处理。
优选地，所述退火处理为快速退火处理。
优选地，所述退火处理的温度为300℃-600℃，所述退火处理的时间为1-99分钟。
优选地，所述去除所述开口的侧壁上的介电材料层的步骤包括：通过湿法刻蚀去除所述开口的侧壁上的介电材料层。
优选地，使用HF溶液、氨水、双氧水或者它们的混合物进行所述湿法刻蚀。
优选地，按照H2O与HF的比例为500∶1-3000∶1的体积比配制所述HF溶液。
优选地，所述HF溶液的温度为70℃-90℃。
优选地，根据本发明的一个实施例的半导体器件的制作方法还包括：在所述开口中沉积金属，从而形成栅极导体。
优选地，所述介电材料是高k介电材料，例如HfO2、TiO2、Al2O3、ZrO2、Ta2O5或La2O3等。
本发明的一个优点在于，采用本发明的方法制作的半导体器件能够有效减小寄生电容。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明的一个实施例的半导体器件的制作方法的流程图。
图2A-2G是示出根据本发明的一个实施例的半导体器件的示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面结合附图来描述根据本发明的一种采用后栅工艺制作MOSFET的方法。
图1示出了根据本发明的一个实施例的半导体器件的制作方法的流程图。
如图1所示，该方法包括以下步骤：
在基底上形成伪栅(步骤101)；
去除伪栅，从而形成开口(步骤102)；
沉积介电材料，从而在所述开口的侧壁的至少一部分上和开口的底部形成介电材料层(步骤103)；
对所述开口的侧壁上的介电材料层进行预处理，从而改变所述开口的侧壁上的介电材料层的性质(步骤104)；
去除所述开口的侧壁上的介电材料层(步骤105)。
图2A-2G示出了根据本发明的实施例的半导体器件的示意图。下面结合图2A-2G进一步详细解释根据本发明的实施例的半导体器件的制作方法。
首先，在基底上形成伪栅(步骤101)。如图2A所示，该基底包括半导体(通常为硅)层201，氧化物层202、氮化物层203、氧化物层204以及多晶硅伪栅205。
然后，如图2B所示，去除伪栅205，从而形成开口206(步骤102)。
上述这种基底结构以及去除伪栅的方式都是本领域技术人员所熟知的。在本发明的提示下，本领技术人员也可以采用其它的基底结构，并且利用任何适当的方式来去除伪栅。本文就不再赘述。
然后，如图2C所示，在半导体器件的整个表面沉积介电材料，从而在开口206的第一侧壁207、第二侧壁208以及底部209上分别形成介电材料层，即第一介电材料层211、第二介电材料层212以及第三介电材料层213(步骤103)。
在图2C所示的一个优选实施例中，还示出了界面层(interfaciallayer)210。界面层201通常用于衬底201与第三介电材料层213之间的过渡，这对于本领域技术人员是熟知的。
在步骤103中采用的介电材料优选为介电常数大于氧化硅的介电常数。在一个更优选的技术方案中，可以采用高k介电材料。本发明中，所谓高k介电材料通常指介电常数大于4.0的介电材料，例如HfO2、TiO2、Al2O3、ZrO2、Ta2O5或La2O3等。
接下来，通过离子注入处理对开口206中的第一介电材料层211和第二介电材料层212进行预处理，从而改变这两个介电材料层的性质(步骤104)。
在本发明的一个实施例中，采用离子注入的方式来改变第一介电材料层211和第二介电材料层212的性质。例如，采用Si、F、Ge、O或Ar离子对第一介电材料层211和第二介电材料层212进行离子注入。其中，离子注入处理的离子能量范围通常控制在200ev～1kev，离子注入的剂量通常为3×1014/cm-2～1×1016/cm-2。
图2D和图2E示出了一种示例性的离子注入处理。如图2D和图2E所示，离子注入的方向与开口206成一定角度，从而使得第三介电材料层213被第一侧壁207和第二侧壁208所屏蔽。这样，只有位于侧壁上的第一介电材料层211与第二介电材料层212接受了离子注入并改变性质，而位于开口206底部的第三介电材料层213没有受到离子注入，仍然保持原来的状态。
上述离子注入处理中，离子注入的方向与侧壁之间的夹角取决于侧壁的高度以及开口的底部宽度。在一般的半导体器件中，该夹角的大小在30-60度左右。
上述离子注入处理可以分为两步进行，即先对第一介电材料层211进行第一离子注入处理(如图2D所示)，然后对第二介电材料层212进行第二离子注入处理(如图2E所示)。第一和第二离子注入处理可以通过多种方式来实现。例如，在一个示例性实施例中，可以先按照第一入射角度进行第一离子注入处理，使得第一介电材料层211的性质发生改变，然后暂停离子束发射，调整离子束的发射角度，以按照第二入射角度进行第二离子注入处理，使得第二介电材料层212的性质发生改变。此外，在另一个示例性实施例中，可以先按照第一入射角度进行第一离子注入处理，使得第一介电材料层211的性质发生改变，然后暂停离子束发射，调整半导体器件(例如旋转一定角度，诸如180度)，继续发射离子束，从而按照第二入射角度进行第二离子注入处理，使得第二介电材料层212的性质发生改变。
此外，如图2D和图2E所示，为了避免第三介电材料层213受到离子注入，在一个实施例中，可以适当设置离子注入的角度，使得位于底部拐角部分的第一介电材料层211和第二介电材料层212的一部分在后续处理中得以保留。这样，虽然在侧壁的拐角部分仍然留有少量介电材料，但是这些介电材料对于器件的整体性能已经不会产生任何实质性影响。当然，本领域技术人员应当清楚，也可以把离子注入的角度设置成将侧壁上的介电材料完全去除。
然后，如图2F所示，去除第一侧壁207上的第一介电材料层211和第二侧壁208上的第二介电材料层212(步骤105)。在一个示例性实施例中，经过上面的离子注入处理，第一介电材料层211和第二介电材料层212的性质发生了改变，从而刻蚀速率变大。这样，能够通过湿法刻蚀去除第一介电材料层211和第二介电材料层212。例如，采用HF溶液、氨水、双氧水或者它们的混合溶液对第一介电材料层211和第二介电材料层212进行刻蚀。在一个示例性实施例中，按照水与HF的比例为500∶1至3000∶1的体积比配制HF溶液，然后在例如70℃-90℃对介电材料进行刻蚀。由于第一介电材料层211和第二介电材料层212的性质发生了改变，所以它们的刻蚀速率远远大于第三介电材料层213。因此，能够通过刻蚀去除性质已经改变的介电材料。
最后，如图2G所示，在开口中通过例如金属沉积形成栅极导体，并且经过例如化学机械平坦化等处理，最终形成金属栅极214。
通过上述实施例所述的方式形成的半导体器件，金属栅极的两个侧壁基本上没有高k介电材料，从而减小了寄生电容。并且本发明的方法简单易行，具有成本低廉、生产效率高等优点。
在根据本发明的另一个实施例中，还对经历过预处理的介电材料进行退火处理。退火处理可以是普通的退火处理，例如在温度300℃-600℃下进行1分钟到99分钟的退火处理。或者，退火处理也可以是快速退火处理(Rapid Thermal Annealing，RTA)，处理时间可以缩短到毫秒量级，温度通常在900℃-1300℃左右。
经过退火处理，注入到介电材料中的离子与介电材料中的分子形成新的化合物，从而提高其对高k介电材料的蚀刻选择比。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (17)

1.一种半导体器件的制作方法，包括以下步骤：
在基底上形成伪栅；
去除伪栅，从而形成开口；
沉积介电材料，从而在所述开口的侧壁的至少一部分上和开口的底部形成介电材料层；
对所述开口的侧壁上的介电材料层进行预处理，从而改变所述开口的侧壁上的介电材料层的性质；以及
去除所述开口的侧壁上的介电材料层，
其中对所述开口的侧壁上的介电材料层进行预处理的步骤包括：通过离子注入对所述开口的侧壁上的介电材料层进行处理，
所述离子注入的方向与所述开口的侧壁成一定角度，从而使得所述开口的底部在所述离子注入的方向上被所述开口的侧壁所屏蔽，
所述介电材料是高k介电材料，在去除所述开口的侧壁上的介电材料层时，保留侧壁的拐角部分的介电材料。
2.根据权利要求1的方法，其中采用Si离子、F离子、Ge离子、O离子或Ar离子进行所述离子注入。
3.根据权利要求1的方法，其中所述离子注入的能量为200ev～1kev。
4.根据权利要求1的方法，其中所述离子注入的剂量为3×1014/cm-2～1×1016/cm-2。
5.根据权利要求1的方法，其中所述离子注入的方向与所述开口的侧壁之间的夹角取决于所述开口的侧壁的高度以及所述开口的底部的宽度。
6.根据权利要求1的方法，其中所述离子注入的方向与所述开口的侧壁之间的夹角为30-60度。
7.根据权利要求1的方法，其中所述开口包括第一侧壁和第二侧壁，通过离子注入对所述开口的侧壁上的介电材料层进行处理的步骤包括：
第一离子注入处理，通过所述离子注入对所述开口的第一侧壁进行处理；以及
第二离子注入处理，通过所述离子注入对所述开口的第二侧壁进行处理。
8.根据权利要求1的方法，还包括：
对经历过所述预处理的介电材料进行退火处理。
9.根据权利要求8的方法，其中所述退火处理为快速退火处理。
10.根据权利要求8的方法，其中所述退火处理的温度为300℃-600℃。
11.根据权利要求10的方法，其中所述退火处理的时间为1-99分钟。
12.根据权利要求1的方法，其中所述去除所述开口的侧壁上的介电材料层的步骤包括：通过湿法刻蚀去除所述开口的侧壁上的介电材料层。
13.根据权利要求12的方法，其中使用HF溶液、氨水、双氧水或者它们的混合物进行所述湿法刻蚀。
14.根据权利要求13的方法，其中按照H2O与HF的比例为500∶1-3000∶1的体积比配制所述HF溶液。
15.根据权利要求13的方法，其中所述HF溶液的温度为70℃-90℃。
16.根据权利要求1的方法，还包括：
在所述开口中沉积金属，从而形成栅极导体。
17.根据权利要求1的方法，其中所述高k介电材料为HfO2、TiO2、Al2O3、ZrO2、Ta2O5或La2O3。
CN201110459120.4A 2011-12-31 2011-12-31 半导体器件的制作方法 Active CN103187293B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110459120.4A CN103187293B (zh) 2011-12-31 2011-12-31 半导体器件的制作方法
US13/623,340 US8728926B2 (en) 2011-12-31 2012-09-20 Semiconductor device and method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459120.4A CN103187293B (zh) 2011-12-31 2011-12-31 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN103187293A CN103187293A (zh) 2013-07-03
CN103187293B true CN103187293B (zh) 2015-10-14

Family

ID=48678399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459120.4A Active CN103187293B (zh) 2011-12-31 2011-12-31 半导体器件的制作方法

Country Status (2)

Country Link
US (1) US8728926B2 (zh)
CN (1) CN103187293B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021689A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Asymmetrical replacement metal gate field effect transistor
CN108807516B (zh) * 2017-04-28 2022-01-11 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452220A (zh) * 2002-04-18 2003-10-29 华邦电子股份有限公司 降低氮化硅的湿蚀刻速率的方法
CN101107696A (zh) * 2002-12-18 2008-01-16 英特尔公司 用于除去薄膜层的预蚀刻注入损伤
CN101681841A (zh) * 2007-06-27 2010-03-24 国际商业机器公司 具有减少的寄生电容的高k/金属栅极MOSFET

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985726A (en) * 1998-11-06 1999-11-16 Advanced Micro Devices, Inc. Damascene process for forming ultra-shallow source/drain extensions and pocket in ULSI MOSFET
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
DE10052680C2 (de) * 2000-10-24 2002-10-24 Advanced Micro Devices Inc Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
JP2003133549A (ja) * 2001-10-29 2003-05-09 Nec Corp Ｍｏｓｆｅｔ及びその製造方法
US6864145B2 (en) 2003-06-30 2005-03-08 Intel Corporation Method of fabricating a robust gate dielectric using a replacement gate flow
US7148099B2 (en) 2004-06-24 2006-12-12 Intel Corporation Reducing the dielectric constant of a portion of a gate dielectric
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
KR100809601B1 (ko) * 2006-07-25 2008-03-04 삼성전자주식회사 반도체 소자의 제조 방법
JP2009295621A (ja) * 2008-06-02 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
US8329546B2 (en) * 2010-08-31 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Modified profile gate structure for semiconductor device and methods of forming thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452220A (zh) * 2002-04-18 2003-10-29 华邦电子股份有限公司 降低氮化硅的湿蚀刻速率的方法
CN101107696A (zh) * 2002-12-18 2008-01-16 英特尔公司 用于除去薄膜层的预蚀刻注入损伤
CN101681841A (zh) * 2007-06-27 2010-03-24 国际商业机器公司 具有减少的寄生电容的高k/金属栅极MOSFET

Also Published As

Publication number Publication date
US20130168747A1 (en) 2013-07-04
CN103187293A (zh) 2013-07-03
US8728926B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
US10078266B2 (en) Implanted photoresist stripping process
TWI276143B (en) Feed forward spacer width control in semiconductor manufacturing
CN105226022B (zh) 半导体结构的形成方法
CN103681274B (zh) 半导体器件制造方法
CN103187293B (zh) 半导体器件的制作方法
CN105261566A (zh) 半导体结构的形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN102683189B (zh) 一种金属栅极及mos晶体管的形成方法
CN109841521B (zh) 半导体器件及其形成方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
TWI591718B (zh) 無頂部降低之氮化矽乾式修整
EP1205966A2 (en) Method for improving the uniformity and reducing the roughness of a silicon surface before dielectric layer formation
CN106024893A (zh) 高k金属栅器件及其制备方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN102832129B (zh) 一种半导体器件的制造方法
CN106298539B (zh) 晶体管的制造方法
US9871113B2 (en) Semiconductor process
CN104701165B (zh) 晶体管的形成方法
CN106486366B (zh) 减薄磷化铟层的方法
CN105845591B (zh) 一种监测离子注入角度的方法
CN103531541A (zh) Cmos管的形成方法
CN105374751B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant