CN103177948A - 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 - Google Patents
鳍式场效应管的鳍部以及鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN103177948A CN103177948A CN2011104363265A CN201110436326A CN103177948A CN 103177948 A CN103177948 A CN 103177948A CN 2011104363265 A CN2011104363265 A CN 2011104363265A CN 201110436326 A CN201110436326 A CN 201110436326A CN 103177948 A CN103177948 A CN 103177948A
- Authority
- CN
- China
- Prior art keywords
- fin
- hard mask
- field effect
- epitaxial growth
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应管的鳍部形成方法以及一种鳍式场效应管形成方法,其中鳍式场效应管中鳍部形成方法,包括步骤:提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;在鳍部沟槽中填充多晶或无定形的半导体材料;在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;以硬掩膜层表面为终止位置进行平坦化;去除所述硬掩膜层并暴露出氧化硅层。所形成的鳍部表面晶格损伤降低,鳍部以及氧化硅层内部致密无空隙而且鳍部的高度可控,提高了鳍式场效应管的性能以及可靠性,使小尺寸的半导体器件的形成工艺更为精确。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种鳍式场效应管的鳍部的形成方法,以及鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展,随着工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,来获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CD,Critical Dimension)进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件,如图1所示为现有技术的一种鳍式场效应晶体管的立体结构,包括:半导体衬底10,所述半导体衬底10上具有凸出的鳍部14,所述鳍部14由刻蚀半导体衬底10形成;介质层11,覆盖所述半导体衬底10的表面以及鳍部14的一部分侧壁表面;栅极结构12,横跨在所述鳍部14以及介质层11表面,覆盖所述鳍部14的顶部和侧壁以及介质层表面,所述栅极结构12包括栅介质层和位于栅介质层表面的栅极。鳍式场效应晶体管的鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
然而,以现有工艺形成的鳍式场效应管的鳍部特征尺寸较大,鳍式场效应管容易形成寄生电容,或产生漏电流,性能和稳定性差。
更多关于鳍式场效应管的形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明的实施例解决的问题是提供一种鳍式场效应管的鳍部的形成方法以及一种鳍式场效应管的形成方法,使鳍部的特征尺寸减小,提高鳍式场效应管的性能以及稳定性。
为解决上述问题,本发明的实施例提供了一种鳍式场效应管中鳍部形成方法,包括步骤:
提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;
在鳍部沟槽中填充多晶或无定形的半导体材料;
在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
以硬掩膜层表面为终止位置进行平坦化;
去除所述硬掩膜层并暴露出氧化硅层。
可选地,所述半导体材料为:硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟。
可选地,所述的外延生长法为固相外延生长法或激光外延生长法。
可选地,所述固相外延生长法的工艺为,高温退火的温度为500~900℃,时间为0.5h~30h。
可选地,所述激光外延生长法的工艺为,激光外延生长温度为300~1400℃,时间为1min~10h。
可选地,所述填充半导体材料的工艺为化学气相沉积法或物理气相沉积法。
可选地,所述平坦化工艺为化学机械抛光法,所述平坦化工艺在外延生长工艺之前进行,平坦化高出硬掩膜层表面的半导体材料,或在外延生长工艺之后进行,平坦化高出硬掩膜层表面的鳍部。
可选地,所述氧化硅层和硬掩膜层的总厚度为鳍部的高度。
可选地,所述氧化硅层的形成工艺为热氧化法或化学气相沉积法或物理气相沉积法。
可选地,所述硬掩膜层为氮化硅,硬掩膜层的形成工艺为化学气相沉积法或物理气相沉积法。
可选地,所述去除硬掩膜的工艺为干法刻蚀法或湿法刻蚀法。
本发明的实施例还提供一种鳍式场效应管形成方法,包括步骤:
提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;
在鳍部沟槽中填充多晶或无定形的半导体材料;
在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
以硬掩膜层表面为终止位置进行平坦化;
去除所述硬掩膜层并暴露出氧化硅层;
在所述氧化硅层表面和鳍部表面形成横跨鳍部的栅极结构,在栅极结构两侧的鳍部内形成源漏区。
可选地,所述半导体材料为:硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟。
可选地,所述的外延生长法为固相外延生长法或激光外延生长法。
可选地,所述固相外延生长法的工艺为,高温退火的温度为500~900℃,时间为0.5h~30h。
可选地,所述激光外延生长法的工艺为,激光外延生长温度为300~1400℃,时间为1min~10h。
可选地,所述填充半导体材料的工艺为化学气相沉积法或物理气相沉积法。
可选地,所述平坦化工艺为化学机械抛光法,所述平坦化工艺在外延生长工艺之前进行,平坦化高出硬掩膜层表面的半导体材料,或在外延生长工艺之后进行,平坦化高出硬掩膜层表面的鳍部。
可选地,所述氧化硅层和硬掩膜层的总厚度为鳍部的高度。
可选地,所述氧化硅层的形成工艺为热氧化法或化学气相沉积法或物理气相沉积法。
可选地,所述硬掩膜层为氮化硅,硬掩膜层的形成工艺为化学气相沉积法或物理气相沉积法。
可选地,所述去除硬掩膜的工艺为干法刻蚀法或湿法刻蚀法。
可选地,所述的栅极结构包括形成于氧化硅层和鳍部表面,横跨鳍部的栅介质层以及形成于栅介质层表面的栅极。
可选地,所述栅极的材料为多晶硅时所述栅介质层的材料为氧化硅、氧化铪、氧化铝或氮氧化硅。
可选地,所述栅极的材料为金属时所述栅介质层的材料为高K介质材料,所述的金属为铝、铜、钨、钛、氮化钛、氮化铊或氮化钽。
与现有技术相比,本发明的实施例具有以下优点:
本发明的实施例通过刻蚀半导体衬底表面的氧化硅层和硬掩膜层的工艺形成鳍部沟槽,并在其中进行外延生长形成鳍式场效应管的鳍部,能够解决现有工艺中,因长宽比过大而造成的鳍部沟槽填充不充分的问题,同时,因为不用对硅衬底进行刻蚀,不会造成鳍部侧壁以及半导体衬底表面的晶格的损伤,也无需额外的工艺步骤修复损伤,从而提高了鳍式场效应管以及相关半导体器件的性能以及稳定性;而且,本发明实施例所形成的鳍部能够精确的控制所形成的鳍部的高度,从而提高鳍式场效应管的性能,而且使小尺寸的半导体制造工艺更为精确;
进一步地,所述外延生长工艺为固相外延生长法或激光外延生长法,所述激光外延生长法采用激光对鳍部沟槽中填充的半导体材料进行热处理使其外延生长,使用激光能够加速外延生长的速度,有利于鳍式场效应管的量产化。
附图说明
图1是现有技术的一种鳍式场效应晶体管的立体结构示意图;
图2至图5是现有鳍式场效应管的鳍部的形成方法的剖面结构示意图;
图6是本发明实施例的鳍式场效应管的鳍部的形成方法流程示意图;
图7至图11是本发明实施例的鳍式场效应管的鳍部的形成方法的剖面结构示意图;
图12是本发明实施例的鳍式场效应管的形成方法流程示意图;
图13至图15是本发明实施例的鳍式场效应管的形成方法的结构示意图。
具体实施方式
现有工艺形成鳍式场效应管的鳍部的方法,包括步骤:
请参考图2,提供半导体衬底20,在半导体衬底20表面形成氧化衬垫层21,在氧化衬垫层21表面形成硬掩膜层22。
请参考图3,图形化硬掩膜层22和氧化衬垫层21,以图形化后的硬掩膜层22和氧化衬垫层21为掩膜对半导体衬底20进行刻蚀,形成沟槽23。
所述形成沟槽23的形成工艺为:干法刻蚀或湿法刻蚀,较佳地是干法刻蚀,由于其各向异性,能够精确的形成沟槽23的形状。
然而,刻蚀工艺容易对半导体衬底20的表面造成晶格损伤,从而影响后续工艺的进行,进一步地影响鳍式场效应管的性能,因此,现有工艺会在刻蚀形成沟槽23后,在沟槽23的表面形成一层氧化硅层进行保护,这样则鳍部的形成方法更为复杂,且使得鳍部的特征尺寸难以减小。
请参考图4,以氧化硅填充沟槽23并平坦化。
所述氧化硅的填充工艺为:气相沉积法,较好的是化学气相沉积法。
然而,由于所述沟槽23的长宽比过大,容易在氧化硅的沉积过程中形成空隙,从而影响鳍式场效应管的性能。
请参考图5,去除硬掩膜层22(请参考图1),回刻氧化硅形成鳍部24。
为了解决沟槽23的形成过程中对半导体衬底表面造成的晶格损伤以及沟槽23填充过程中容易形成空隙,从而影响鳍式场效应管的性能的问题,又无需增加额外的工艺步骤,本发明的实施例提供了一种鳍式场效应管的鳍部的形成方法,以下将结合具体实施例进行说明。
请参考图6,本发明实施例的鳍式场效应管的鳍部的形成方法,包括步骤:
步骤S101,提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
步骤S102,刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;;
步骤S103,在鳍部沟槽中填充多晶或无定形的半导体材料;
步骤S104,在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
步骤S105,以硬掩膜层表面为终止位置进行平坦化;
步骤S106,去除所述硬掩膜层并暴露出氧化硅层。
本实施例通过刻蚀半导体衬底表面的氧化硅层和硬掩膜层形成鳍部沟槽,并在其中进行外延生长形成鳍式场效应管的鳍部,能够解决现有工艺中,因长宽比过大而造成的鳍部沟槽填充不充分的问题,同时,因为不用对硅衬底进行刻蚀,不会造成鳍部侧壁以及半导体衬底表面的晶格的损伤,也无需额外的工艺步骤修复损伤,从而提高了鳍式场效应管以及相关半导体器件的性能以及稳定性;而且,以本实施例所述的形成方法所形成的鳍部能够精确的控制所形成的鳍部的高度,从而提高鳍式场效应管的性能,而且使小尺寸的半导体制造工艺更为精确;
进一步地,所述外延生长工艺为固相外延生长法或激光外延生长法,所述激光外延生长法采用激光对鳍部沟槽中填充的半导体材料进行热处理使其外延生长,使用激光能够加速外延生长的速度,有利于半导体器件的量产化。
图7至图11为本实施例鳍式场效应管的鳍部的形成过程的剖面结构示意图。
请参考图7,提供半导体衬底100,在所述半导体衬底100表面形成氧化硅层101,在所述氧化硅层101表面形成硬掩膜层102。
所述半导体衬底100作用是为后续形成半导体器件提供工作平台,材料为硅、锗、硅锗、绝缘层上的硅(SOI)、氮化硅或砷化镓等III-V族化合物。
当半导体衬底100的材料为硅时,所述氧化硅层101的形成工艺可以为热氧化法:将半导体衬底100暴露于含氧炉管中进行氧化,炉管中的温度为800~1200℃;氧化硅层101的形成工艺还可以是沉积法,较佳的是化学气相沉积法。
所述硬掩膜层102的作用为作为后续工艺中的刻蚀以及平坦化层工艺的阻挡层,材料为氮化硅,形成工艺为沉积法,较佳的是化学气相沉积法。
所述氧化硅层101和硬掩膜层102的总厚度与后续工艺中形成的鳍部的高度相同。
请参考图8,刻蚀所述氧化硅层101和硬掩膜层102,形成鳍部沟槽103并暴露出半导体衬底100。
所述形成鳍部沟槽103的工艺为:在硬掩膜层102表面涂覆光刻胶并进行曝光显影以图形化光刻胶,以图形化的光刻胶为掩膜,对硬掩膜层102以及氧化硅层101进行刻蚀,直至暴露出半导体衬底100为止,从而形成鳍部沟槽103。
所述鳍部沟槽103用于在后续工艺中形成鳍部,所形成的鳍部因避免了对半导体衬底进行刻蚀的形成工艺,从而避免了因鳍部表面的晶格损伤而影响鳍式场效应管的性能问题。
请参考图9,在鳍部沟槽103(请参考图8)中填充多晶或无定形的半导体材料(未示出)。
在所述鳍部沟槽103中通过沉积法,较佳的是化学气相沉积法填充多晶或无定形的半导体材料,所述半导体材料包括:硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟等,采用化学气相沉积法填充鳍部沟槽103,能够避免鳍部形成的过程中产生空隙,从而影响器件性能。
请参考图10,在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部104。
所述外延生长法为固相外延生长法或激光外延生长法。
所述固相外延生长法的形成工艺为:对鳍部沟槽中的半导体材料进行高温退火,所述的退火温度为500~900℃,退火时间为0.5h~30h,在所述退火过程中,鳍部沟槽中的半导体材料以与硬掩膜层102的表面齐平的表面作为固相外延生长的生长源,以与半导体衬底100表面相接触的表面作为籽晶,由上往下生长单晶半导体,从而形成鳍部104。
所述激光外延生长法的形成工艺为:以激光对半导体材料进行加热,使半导体材料从与半导体衬底接触的表面开始往上外延生长单晶半导体,从而形成鳍部104,激光外延生长温度为300~1400℃,时间为1min~10h。
以外延生长法形成的鳍部104的表面晶格状态完整无损伤,而且在所述鳍部104内部以及氧化硅层101内部均不存在空隙,使得形成的鳍式场效应管的性能改善;同时,由固相外延生长法所形成的鳍部104的高度可控,能够满足各类性能需求的鳍式场效应管的制造。
进一步地,所述激光外延生长法的外延生长速度比固相外延生长法快,有利于半导体器件的量产化。
在外延生长工艺之前或之后进行平坦化工艺,所述平坦化工艺在外延生长工艺之前进行,则平坦化高出硬掩膜层102表面的半导体材料,所述平坦化工艺在外延生长工艺之后进行,则平坦化高出硬掩膜层102表面的鳍部104。
请参考图11,去除所述硬掩膜层102(请参考图9)并暴露出氧化硅层101。
所述去除硬掩膜层102的工艺为刻蚀法,较佳的是干法刻蚀法,采用的刻蚀气体为CHF3、SiF4、NF3或C2F6,干法刻蚀法具有各向异性,能够精确地去除硬掩膜层102从而形成鳍部104。
进一步的,若工艺要求需要更高的鳍部104,可继续采用湿法刻蚀法去除氧化硅层101,刻蚀液可为氢氟酸溶液,采用湿法刻蚀法对与鳍部104表面的损伤较小。
以本实施例所述的形成方法所形成的鳍式场效应管的鳍部104表面没有晶格损伤,具有良好的表面特性,且不需要额外的工艺步骤修复损伤,有利于后续工艺的进行;所形成的鳍部104内部以及隔离鳍部104的氧化硅层101内部致密无空隙,因此,以本实施例所述方法形成的鳍式场效应管的鳍部104有利于改善鳍式场效应管以及相关半导体器件的性能及可靠性;而且,以本实施例所述方法形成的鳍部104的高度可控,从而提高鳍式场效应管的性能,而且使小尺寸的半导体制造工艺更为精确。
进一步地,所述外延生长工艺为固相外延生长法或激光外延生长法,所述激光外延生长法采用激光对鳍部沟槽中填充的半导体材料进行热处理,使其进行外延生长,使用激光能够加速外延生长的速度,有利于半导体器件的量产化。
本发明的实施例还提供一种鳍式场效应管的形成方法,以下将结合具体实施例进行说明,请参考图12,包括步骤:
步骤S201,提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
步骤S202,刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;
步骤S203,在鳍部沟槽中填充多晶或无定形的半导体材料;
步骤S204,在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
步骤S205,以硬掩膜层表面为终止位置进行平坦化;
步骤S206,去除所述硬掩膜层并暴露出氧化硅层;
步骤S207,在所述氧化硅层和鳍部表面形成横跨鳍部的栅极结构,在栅极结构两侧的鳍部内形成源漏区。
图13至图15为本实施例鳍式场效应管的形成方法的结构示意图。
请参考图13,提供半导体衬底200,在所述半导体衬底200表面形成氧化硅层201,在所述氧化硅层201表面形成硬掩膜层202;刻蚀所述氧化硅层201和硬掩膜层202,形成鳍部沟槽并暴露出半导体衬底200;在鳍部沟槽中填充多晶或无定形的半导体材料;在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部204;以硬掩膜层202表面为终止位置进行平坦化;去除所述硬掩膜层202并暴露出氧化硅层201;
所述鳍部204的形成方法与本发明实施例图6至图11所述的一致,在此不作赘述。
请参考图14,在所述氧化硅层201和鳍部204表面形成横跨鳍部204的栅极结构205;请参考图15,图15为图14的鳍式场效应管的俯视图,在栅极结构205两侧的鳍部204内(请参考图14)形成源漏区206。
所述栅极结构205包括位于氧化硅层201以及鳍部204表面的栅介质层(未图示),位于所述栅介质层表面的栅极(未图示)以及位于栅介质层和栅极两侧的侧墙(未图示)。
所述栅极的材料为多晶硅或金属,当栅极的材料为多晶硅时,栅介质层的材料为氧化硅、氧化铪、氧化铝或氮氧化硅,当栅极的材料为金属时,栅介质层的材料为高K介质层。
在一实施例中,当栅介质层的材料为高K介质材料,栅极为金属时,栅极结构205以及源漏区206的形成方法为:在氧化硅层201以及鳍部204表面形成多晶硅层,在所述多晶硅层表面涂覆光刻胶并曝光显影图形化,以光刻胶为掩膜刻蚀多晶硅层形成伪栅极;在所述伪栅极两侧形成侧墙,所述侧墙的材料为氧化硅,形成工艺为回刻法,回刻直至暴露出氧化硅层201以及鳍部204;以侧墙以及伪栅极为掩膜对鳍部204进行离子注入,在侧墙以及为栅极两侧的鳍部204形成源漏区206;在所述侧墙以及为栅极两侧形成保护层,平坦化所述保护层直至与侧墙以及伪栅极的表面齐平,去除伪栅极,形成栅极开口;在所述栅极开口中形成高K介质层,在所述高K介质层表面形成金属栅极,所述高K介质材料为:氧化锆或氧化铪,所述金属材料为:铝、铜、钨、钛、氮化钛、氮化铊或氮化钽。
在另一实施例中,当栅介质层材料为氧化硅、氧化铪、氧化铝或氮氧化硅等,栅极材料为多晶硅时,栅极结构205以及源漏区206的形成方法为:在在氧化硅层201以及鳍部204表面形成介质层,在所述介质层表面形成多晶硅层,所述介质层的材料为氧化硅、氧化铪、氧化铝或氮氧化硅,在所述多晶硅层表面涂覆光刻胶并曝光显影图形化,以光刻胶为掩膜刻蚀多晶硅层形成栅极以及栅介质层;在栅极和栅介质层两侧形成侧墙,所述侧墙的形成工艺为为回刻法,回刻直至暴露出氧化硅层201以及鳍部204;以栅极和侧墙为掩膜,对鳍部204进行离子注入,在侧墙以及为栅极两侧的鳍部204形成源漏区206。
以本实施例所述方法形成的鳍式场效应管,其氧化硅层201和鳍部204的内部致密无空隙,而且鳍部204的表面的在鳍部204形成过程中造成的晶格损伤降低状态,且无需额外的工艺步骤修复损伤,提高了鳍式场效应管以及相关半导体器件的性能及稳定性;进一步地,所形成的鳍部204高度可控,能够使小尺寸的半导体制造工艺更为精确。
虽然本发明实施例如上所述,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (25)
1.一种鳍式场效应管的鳍部形成方法,其特征在于,包括步骤:
提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;
在鳍部沟槽中填充多晶或无定形的半导体材料;
在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
以硬掩膜层表面为终止位置进行平坦化;
去除所述硬掩膜层并暴露出氧化硅层。
2.如权利要求1所述的鳍部形成方法,其特征在于:所述半导体材料为:硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟。
3.如权利要求1所述的鳍部形成方法,其特征在于:所述外延生长法为固相外延生长法或激光外延生长法。
4.如权利要求3所述的鳍部形成方法,其特征在于:所述固相外延生长法的工艺为,高温退火的温度为500~900℃,时间为0.5h~30h。
5.如权利要求3所述的鳍部形成方法,其特征在于:所述激光外延生长法的工艺为,激光外延生长温度为300~1400℃,时间为1min~10h。
6.如权利要求1所述的鳍部形成方法,其特征在于:所述填充半导体材料的工艺为化学气相沉积法或物理气相沉积法。
7.如权利要求1所述的鳍部形成方法,其特征在于:所述平坦化工艺为化学机械抛光法,所述平坦化工艺在外延生长工艺之前进行,平坦化高出硬掩膜层表面的半导体材料,或在外延生长工艺之后进行,平坦化高出硬掩膜层表面的鳍部。
8.如权利要求1所述的鳍部形成方法,其特征在于:所述氧化硅层和硬掩膜层的总厚度为鳍部的高度。
9.如权利要求1所述的鳍部形成方法,其特征在于:所述氧化硅层的形成工艺为热氧化法或化学气相沉积法或物理气相沉积法。
10.如权利要求1所述的鳍部形成方法,其特征在于:所述硬掩膜层为氮化硅,硬掩膜层的形成工艺为化学气相沉积法或物理气相沉积法。
11.如权利要求1所述的鳍部形成方法,其特征在于:所述去除硬掩膜的工艺为干法刻蚀法或湿法刻蚀法。
12.一种鳍式场效应管形成方法,其特征在于,包括步骤:
提供半导体衬底,在所述半导体衬底表面形成氧化硅层,在所述氧化硅层表面形成硬掩膜层;
刻蚀所述氧化硅层和硬掩膜层,形成鳍部沟槽并暴露出半导体衬底;
在鳍部沟槽中填充多晶或无定形的半导体材料;
在已填充多晶或无定形的半导体材料的鳍部沟槽中通过外延生长法形成鳍部;
以硬掩膜层表面为终止位置进行平坦化;
去除所述硬掩膜层并暴露出氧化硅层;
在所述氧化硅层表面和鳍部表面形成横跨鳍部的栅极结构,在栅极结构两侧的鳍部内形成源漏区。
13.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述半导体材料为:硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟。
14.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述外延生长法为固相外延生长法或激光外延生长法。
15.如权利要求14所述的鳍式场效应管形成方法,其特征在于:所述固相外延生长法的工艺为,高温退火的温度为500~900℃,时间为0.5h~30h。
16.如权利要求14所述的鳍式场效应管形成方法,其特征在于:所述激光外延生长法的工艺为,激光外延生长温度为300~1400℃,时间为1min~10h。
17.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述填充半导体材料的工艺为化学气相沉积法或物理气相沉积法。
18.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述平坦化工艺为化学机械抛光法,所述平坦化工艺在外延生长工艺之前进行,平坦化高出硬掩膜层表面的半导体材料,或在外延生长工艺之后进行,平坦化高出硬掩膜层表面的鳍部。
19.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述氧化硅层和硬掩膜层的总厚度为鳍部的高度。
20.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述氧化硅层的形成工艺为热氧化法或化学气相沉积法或物理气相沉积法。
21.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述硬掩膜层为氮化硅,硬掩膜层的形成工艺为化学气相沉积法或物理气相沉积法。
22.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述去除硬掩膜的工艺为干法刻蚀法或湿法刻蚀法。
23.如权利要求12所述的鳍式场效应管形成方法,其特征在于:所述栅极结构包括形成于氧化硅层和鳍部表面,横跨鳍部的栅介质层以及形成于栅介质层表面的栅极。
24.如权利要求23所述的鳍式场效应管形成方法,其特征在于:所述栅极的材料为多晶硅时,所述栅介质层的材料为氧化硅、氧化铪、氧化铝或氮氧化硅。
25.如权利要求23所述的鳍式场效应管形成方法,其特征在于:所述栅极的材料为金属时,所述栅介质层的材料为高K介质材料,所述的金属为铝、铜、钨、钛、氮化钛、氮化铊或氮化钽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110436326.5A CN103177948B (zh) | 2011-12-22 | 2011-12-22 | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110436326.5A CN103177948B (zh) | 2011-12-22 | 2011-12-22 | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103177948A true CN103177948A (zh) | 2013-06-26 |
CN103177948B CN103177948B (zh) | 2015-11-25 |
Family
ID=48637725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110436326.5A Active CN103177948B (zh) | 2011-12-22 | 2011-12-22 | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103177948B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887177A (zh) * | 2014-03-27 | 2014-06-25 | 上海集成电路研发中心有限公司 | 鳍式有源区的制备方法 |
CN105826382A (zh) * | 2015-01-09 | 2016-08-03 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN106571335A (zh) * | 2015-10-12 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN110752156A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学院微电子研究所 | 一种鳍状结构的制备方法以及半导体器件的制备方法 |
CN110896034A (zh) * | 2019-11-08 | 2020-03-20 | 中国科学院微电子研究所 | 一种鳍状结构及半导体器件的制备方法 |
CN117352383A (zh) * | 2023-12-06 | 2024-01-05 | 合肥晶合集成电路股份有限公司 | 沟槽的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
CN1930671A (zh) * | 2004-01-16 | 2007-03-14 | 英特尔公司 | 三栅晶体管及其制造方法 |
-
2011
- 2011-12-22 CN CN201110436326.5A patent/CN103177948B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
CN1930671A (zh) * | 2004-01-16 | 2007-03-14 | 英特尔公司 | 三栅晶体管及其制造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887177A (zh) * | 2014-03-27 | 2014-06-25 | 上海集成电路研发中心有限公司 | 鳍式有源区的制备方法 |
CN105826382A (zh) * | 2015-01-09 | 2016-08-03 | 中国科学院微电子研究所 | 半导体器件制造方法 |
CN106571335A (zh) * | 2015-10-12 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN110752156A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学院微电子研究所 | 一种鳍状结构的制备方法以及半导体器件的制备方法 |
CN110896034A (zh) * | 2019-11-08 | 2020-03-20 | 中国科学院微电子研究所 | 一种鳍状结构及半导体器件的制备方法 |
CN117352383A (zh) * | 2023-12-06 | 2024-01-05 | 合肥晶合集成电路股份有限公司 | 沟槽的制备方法 |
CN117352383B (zh) * | 2023-12-06 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 沟槽的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103177948B (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9704974B2 (en) | Process of manufacturing Fin-FET device | |
US9093533B2 (en) | FinFET structures having silicon germanium and silicon channels | |
KR102374206B1 (ko) | 반도체 장치 제조 방법 | |
TWI660433B (zh) | 藉由磊晶沉積形成鰭片 | |
US9305823B2 (en) | Semiconductor device including STI structure and fabrication method | |
CN103177948B (zh) | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 | |
US9343530B2 (en) | Method for manufacturing fin structure of finFET | |
CN105097533A (zh) | 半导体结构的形成方法 | |
US20180061714A1 (en) | Semiconductor structure and fabrication method thereof | |
CN111508897A (zh) | 半导体器件及其形成方法 | |
CN106033742A (zh) | 半导体结构的形成方法 | |
CN104733315A (zh) | 半导体结构的形成方法 | |
CN104124168A (zh) | 半导体结构的形成方法 | |
CN103779224A (zh) | Mosfet的制造方法 | |
CN104425264B (zh) | 半导体结构的形成方法 | |
CN107045981B (zh) | 半导体结构的形成方法 | |
WO2015054928A1 (zh) | 一种FinFET及其制造方法 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
US20230290865A1 (en) | Semiconductor structure and forming method thereof | |
CN103258742B (zh) | 晶体管的形成方法 | |
CN104701145A (zh) | 半导体结构的形成方法 | |
CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
CN103632978B (zh) | 半导体结构的形成方法 | |
CN106373993B (zh) | 晶体管的形成方法 | |
CN111081547B (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |