CN103177936A

CN103177936A - 半导体器件制造方法

Info

Publication number: CN103177936A
Application number: CN2011104402715A
Authority: CN
Inventors: 三重野文健
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2013-06-26

Abstract

本发明公开一种半导体器件制造方法，涉及半导体工艺技术领域。该方法包括：在衬底上形成硬掩模层；在所述硬掩模层上形成嵌段共聚物，其中构成所述嵌段共聚物的组分彼此之间不混溶；使所述嵌段共聚物进行定向自组装，形成分别由所述嵌段共聚物的不同组分形成的第一组分域和第二组分域；选择性地去除所述第一组分域而保留所述第二组分域，以形成图案；利用所述图案对所述硬掩模层进行蚀刻而形成硬掩模图案；以及利用所述硬掩模图案对所述衬底进行蚀刻而形成衬底图案。根据本发明，可防止制造小尺寸衬底图案的过程中的衬底垮塌，从而能够提高衬底图案质量。

Description

半导体器件制造方法

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种半导体器件制造方法。

背景技术

随着半导体器件尺寸不断缩小，使用传统的平版印刷技术(Lithography)已很难获得更精细的节距图案。

作为制作更小尺寸图案问题的解决方案，定向自组装(Directedself-assembly，DSA)技术已经引起人们的关注。DSA技术是将嵌段共聚物(Block Copolymer，BCP)或是聚合物混合物沉积在衬底上，经由特定工艺以“指挥”其形成有序的结构。DSA能够形成小节距图案。在适当条件下，此类共聚物嵌段分离为微域(也称为“域”(domain))，且在此过程中，形成不同的化学组合物的纳米级特征。嵌段共聚物形成此类特征的能力使它们可用在纳米图案形成中，以形成具有更小关键尺寸(Critical Dimension，CD)的特征，使得能够构建使用常规平版印刷难以实现的特征。

一种DSA工艺是制图外延法(Graphoepitaxy)，其中自组装由平版印刷已预先形成图案的衬底的形貌特征(Topographical feature)所引导。制图外延法提供自组装的特征，其具有比预先形成的图案本身的关键尺寸更小的关键尺寸。

图1a至图1e示意性地示出现有技术的制图外延法中嵌段共聚物自组装的图案形成流程的一个例子。

如图1a所示，通过掩模板114对正性抗蚀剂113进行曝光，其中，在衬底111上依次形成包含ARC(Anti-reflection Coating，抗反射层)/PS(polystyrene，聚苯乙烯)的刷层(Brush layer)112和抗蚀剂层113。

如图1b所示，对抗蚀剂层113进行曝光后，曝光的抗蚀剂层113的一部分区域在显影液中被去除，部分地露出位于抗蚀剂层113下方的刷层112。

如图1c所示，在露出的刷层112上方涂布包括嵌段共聚物的聚合物薄膜115。

如图1d所示，聚合物薄膜115中的嵌段共聚物进行定向自组装，形成不同的组分组成的组分域116和117。

如图1e所示，选择性地去除例如组分域117，形成由组分域116构成的图案。

另外一种DSA技术是表面化学图案(Surface chemical pattern)法。图2a至图2g示意性地示出现有技术的表面化学图案法中嵌段共聚物自组装的图案形成流程的一个例子。

如图2a所示，通过掩模版214对正性抗蚀剂层213进行曝光，其中，在衬底211上依次形成ARC/PS的刷层212和抗蚀剂层213。

如图2b所示，对抗蚀剂层213进行曝光后，形成图案化的抗蚀剂层213，以露出位于抗蚀剂层下方的刷层212。

如图2c所示，对露出的刷层212进行氧化获得氧化的刷层215。

如图2d所示，去除抗蚀剂层213，露出图案化的刷层212(以及215)。

如图2e所示，在图案化的刷层212(以及215)上涂布包括嵌段共聚物的聚合物薄膜216。

如图2f所示，图案化的刷层212(以及215)作为模板来控制聚合物薄膜216中的嵌段共聚物进行定向自组装，形成由不同的组分组成的组分域217和218。

如图2g所示，选择性地去除例如组分域217，形成由组分域218构成的图案。

在上述的图1e和图2g之后可将聚合物组分域116或218作为掩模而对衬底进行蚀刻以形成衬底图案，例如形成用于场效应晶体管的栅极的鳍片(fin)。

发明内容

根据上述的现有技术，使用聚合物组分域作为掩模对衬底进行蚀刻。然而，本发明的发明人发现，在器件的关键尺寸很小的情况下，由于聚合物组分域的应力强度较低，在上述的图1e和图2g之后进行的蚀刻可能会造成衬底的垮塌。

针对发明人所发现的上述现有技术中存在的问题，提出了根据本发明的新的技术方案。

更具体地，根据本发明的一个方面，提供了一种半导体器件制造方法，包括：在衬底上形成硬掩模层；在所述硬掩模层上形成嵌段共聚物，其中构成所述嵌段共聚物的组分彼此之间不混溶；使所述嵌段共聚物进行定向自组装，形成分别由所述嵌段共聚物的不同组分形成的第一组分域和第二组分域；选择性地去除所述第一组分域而保留所述第二组分域，以形成图案；利用所述图案对所述硬掩模层进行蚀刻而形成硬掩模图案；以及利用所述硬掩模图案对所述衬底进行蚀刻而形成衬底图案。

根据一种可能的示例性实施方式，所述嵌段共聚物可以为二嵌段共聚物。

根据一种可能的示例性实施方式，所述嵌段共聚物可以选自以下物质组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)和前述嵌段共聚物的组合。

根据一种可能的示例性实施方式，所述衬底可以包括从下到上依次层叠的第一层和第二层，所述第一层可以为绝缘体，所述第二层可以为半导体，对所述衬底进行的蚀刻可以为对所述第二层进行的蚀刻。

根据一种可能的示例性实施方式，所述硬掩模层可以包括硅的氧化物和硅的氮化物中的至少一种。

根据一种可能的示例性实施方式，所述第一层可以包含氧化物，所述第二层可以包含硅或硅锗。

根据一种可能的示例性实施方式，在衬底上形成所述硬掩模层之后，可以在要形成所述嵌段共聚物的区域两侧的区域中形成抗蚀剂。

根据一种可能的示例性实施方式，可以通过退火处理使所述嵌段共聚物进行定向自组装，所述退火处理可以包括：先执行80℃的退火，然后执行150℃的退火。

根据一种可能的示例性实施方式，选择性地去除所述第一组分域的处理可以包括：在紫外线照射的同时利用乙酸蚀刻所述第一组分域。

根据一种可能的示例性实施方式，所述方法还可以包括：去除所述第二组分域。

根据一种可能的示例性实施方式，所述方法还可以包括：在对所述第二层进行蚀刻之后，去除所述硬掩模层，以露出经蚀刻的第二层。

根据一种可能的示例性实施方式，去除所述硬掩模层可以是通过干法蚀刻进行的。

根据一种可能的示例性实施方式，所述第二层可以由硅构成，且该方法还可以包括：在对所述第二层进行蚀刻之后，执行硅的选择性生长或硅的修剪。

根据一种可能的示例性实施方式，第二层可以由硅锗构成，该方法还可以包括：在对所述第二层进行蚀刻之后，进行硅锗的选择性生长或硅锗的修剪。

根据一种可能的示例性实施方式，所述衬底图案适于用作场效应晶体管的栅极的鳍片。

根据本发明，由于使用质密且应力强度高的硬掩模层对衬底进行蚀刻，可显著减少衬底垮塌的可能性，从而有利于制造高质量的高分辨率衬底图案。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图示例性地图示了本发明的实施例，并且连同说明书一起用于说明本发明的原理。

图2a至图2g示意性地示出现有技术的表面化学图案法中嵌段共聚物自组装的图案形成流程的一个例子。

图3a至图3f示意性地示出根据本发明的半导体器件制造方法的截面工艺流程图。

图4a至图4c示意性地示出根据本发明的一个示例性实施例的半导体器件制造方法的截面工艺流程图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意：除非另外明确说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当注意，为了便于描述，附图中所示出的各个部分的尺寸并不一定是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述仅仅是说明性的，绝不作为对本发明及其应用或使用方法的任何限制。此外，在这里示出和讨论的所有示例中，除非另外明确说明，否则任何具体数值应被解释为仅仅是示例性的，而不作为对本发明的限制。根据实际设计需要，示例性实施例在其它示例中当然可以具有不同的值。

对于相关领域普通技术人员公知的技术、方法和设备可能不作详细讨论以避免模糊本发明的要点。在适当情况下，这些对于相关领域普通技术人员公知的技术、方法和设备应当被视为授权专利说明书的一部分。

类似的标号和字母在下面的附图中表示类似的项目，因此，一旦某一项目在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在本公开中，术语“半导体器件”意味着包含半导体材料的装置，其不仅可以包括制成的半导体器件产品，而且还可以包括半导体器件在制造或加工过程中的中间产品。

以下将参照图3a至图3f描述根据本发明的半导体器件制造方法。图3a至图3f示意性地示出根据本发明的半导体器件制造方法的截面工艺流程图。

如图3a所示，在衬底311上形成硬掩模层312。所述硬掩模层312例如可包含硅氧化物(例如，SiO₂)和硅氮化物(例如，SiN)中的至少一种。所述硬掩模层312例如可通过化学气相沉积方法而被形成。

如图3b所示，在所形成的硬掩模层314上形成嵌段共聚物315，其中构成所述嵌段共聚物315的组分彼此之间不混溶。根据一种示例性实施方式，所述嵌段共聚物315例如可以为二嵌段共聚物。然而，所述嵌段共聚物315也可以为多嵌段共聚物。所述嵌段共聚物例如可以选自由以下物质组成的组但不限于此：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)和前述嵌段共聚物的组合。常用的一种嵌段共聚物的例子是聚(苯乙烯-b-甲基丙稀酸甲酯)(即，聚(PS-b-PMMA))。

在图3c所示的步骤中，使所述嵌段共聚物315进行定向自组装，形成分别由所述嵌段共聚物的不同组分形成的第一组分域317和第二组分域316。如图3c所示，多个第一组分域317和多个第二组分域316以线状图案交替地排列在硬掩模314上。所述多个第一组分域317中的每一个的宽度和所述多个第二组分域316中的每一个的宽度可根据第一组分域的组分和第二组分域的组分中的碳链的碳元素个数而被确定。在嵌段共聚物是聚(PS-b-PMMA)的情况下，所述第一组分域317例如可以是聚甲基丙稀酸甲酯(PMMA)，而所述第二组分域316例如可以是聚苯乙烯(PS)。在这种情况下，每个第一组分域317与每个第二组分域316的宽度之比例如为5∶2。

根据一种示例性实施方式，可以通过退火处理使所述嵌段共聚物315进行定向自组装。所述退火处理可以包括：先执行80℃的退火，然后执行150℃的退火。根据一种示例性实施方式，所述80℃的退火可被执行10分钟，然后将温度升高到150℃执行退火20分钟。除了退火处理以外，也可利用氧化还原剂、外部场或特定光条件等特定条件而使所述嵌段共聚物315进行定向自组装。所述外部场例如可以包括：电场、磁场、流体场或者上述场的组合。

如图3d所示，选择性地去除所述第一组分域317而保留所述第二组分域316，以形成图案。根据一种示例性实施方式，选择性地去除所述第一组分域317的处理包括：在紫外线照射的同时利用乙酸溶液蚀刻所述第一组分域317。在所述乙酸溶液中，CH₃COOH与水的质量比可以例如为30∶70。所使用的紫外线的功率密度例如可以为280W/cm。

如图3e所示，利用第二组分域316所形成的所述图案作为掩模对所述硬掩模层314进行蚀刻而形成硬掩模图案。所述蚀刻优选是干法蚀刻。与湿法蚀刻相比，干法蚀刻对图案的损伤较小，比较不容易造成图案的垮塌。

如图3f所示，利用图3e所示的工艺形成的所述硬掩模图案对衬底311进行蚀刻而形成与硬掩模图案对应的衬底图案。所述衬底图案具有与第二组分域316对应的线状图案。所述衬底图案可以作为用于场效应晶体管的多个栅极的鳍片。类似地，此步骤中的蚀刻优选是干法蚀刻，因为干法蚀刻对图案的损伤较小，比较不容易造成图案的垮塌。

如图3a所示，根据一种优选的实施方式，在衬底311上形成所述硬掩模层312之后，通过适当的掩模和曝光工艺，在要形成所述嵌段共聚物314的区域两侧的区域中形成抗蚀剂313。之后，在图3b所示的步骤中，以抗蚀剂313作为用于限定嵌段共聚物315的范围的引导部件，在所述抗蚀剂313之间的区域中在衬底311上形成嵌段共聚物315。

如上所述，根据图3a至3f所示的本发明的工艺流程，由于在衬底311和嵌段共聚物315之间还形成硬掩模314，并且对衬底311的蚀刻是以应力强度较大的硬掩模314作为掩模而非以聚合物组分域作为掩模而进行的，因此蚀刻后的具有图案的衬底不易发生垮塌，从而可实现高质量的高分辨率的衬底图案。

以下参照图4a到4c来描述根据本发明的一个示例性实施例。图4a至图4c示意性地示出根据本发明的示例性实施例的半导体器件制造方法的截面工艺流程图。

在本示例性实施例中，首先执行如上所述的图3a到3e所示的工艺。在本示例性实施例中，所述衬底311可为绝缘体上半导体(SOI)衬底。例如，所述衬底311可以包括从下到上依次层叠的第一层311a和第二层311b，所述第一层311a为绝缘体，所述第二层311b为半导体。所述第一层例如可以包含氧化物，所述第二层例如可以包含硅或硅锗，但不限于此。

在如图3e所示对硬掩模314进行蚀刻之后，如图4a所示，通过蚀刻而去除所述第二组分域316。

去除第二组分域316的工艺可与用于去除抗蚀剂的工艺类似。例如，可利用诸如硫酸(H₂SO₄)、双氧水(H2O2)或灰化工艺(ashing)来去除第二组分域316。

如图4b所示，以硬掩模图案作为掩模，对所述衬底311进行蚀刻。更具体地，在本示例性实施例中，以硬掩模图案作为掩模，对所述衬底311的所述第二层(半导体层)311b进行蚀刻。类似地，此步骤中的蚀刻优选是干法蚀刻，因为干法蚀刻对图案的损伤较小，比较不容易造成图案的垮塌。在第二层311b由硅构成的情况下，在对所述第二层311b进行蚀刻之后，还可优选地执行硅的选择性生长或硅的修剪。在第二层311b由硅锗构成的情况下，在对所述第二层311b进行蚀刻之后，还可优选地执行硅锗的选择性生长或硅锗的修剪。半导体材料的修剪可用于控制半导体器件的关键尺寸。

如图4c所示，去除所述硬掩模层314，以露出经蚀刻的第二层311b。例如可通过干法蚀刻来去除所述硬掩模层314。

经蚀刻的第二层311b可被用作场效应晶体管的多个栅极的鳍片。

如上所述，由于对衬底311的第二层311b的蚀刻是以应力强度较大的硬掩模层314作为掩模而非以聚合物组分域作为掩模而进行的，因此即使在蚀刻所形成的图案尺寸(节距)很小的情况下，也不易发生垮塌，从而可提高衬底图案(例如，鳍片)的质量。

根据本发明，能够以高质量生产具有非常小的尺寸的半导体图案，从而使得半导体器件关键尺寸的进一步减小成为可能。

至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

可能以许多方式来实现本发明的方法和半导体器件。用于所述方法的步骤的上述顺序仅是为了进行说明，本发明的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。

本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims

1.一种半导体器件制造方法，包括：

在衬底上形成硬掩模层；

在所述硬掩模层上形成嵌段共聚物，其中构成所述嵌段共聚物的组分彼此之间不混溶；

使所述嵌段共聚物进行定向自组装，形成分别由所述嵌段共聚物的不同组分形成的第一组分域和第二组分域；

选择性地去除所述第一组分域而保留所述第二组分域，以形成图案；

利用所述图案对所述硬掩模层进行蚀刻而形成硬掩模图案；以及

利用所述硬掩模图案对所述衬底进行蚀刻而形成衬底图案。

2.根据权利要求1所述的方法，其中，所述嵌段共聚物为二嵌段共聚物。

3.根据权利要求1所述的方法，其中，所述嵌段共聚物选自以下物质组成的组：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙稀酸甲酯)、聚(苯乙烯-b-烯基芳族化合物)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙稀))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙稀酸叔丁酯)、聚(甲基丙稀酸甲酯-b-甲基丙稀酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)和前述嵌段共聚物的组合。

4.根据权利要求1所述的方法，其中，所述衬底包括从下到上依次层叠的第一层和第二层，所述第一层为绝缘体，所述第二层为半导体，对所述衬底进行的蚀刻为对所述第二层进行的蚀刻。

5.根据权利要求1所述的方法，其特征在于，所述硬掩模层包括硅的氧化物和硅的氮化物中的至少一种。

6.根据权利要求4所述的方法，其特征在于，所述第一层包含氧化物，所述第二层包含硅或硅锗。

7.根据权利要求1所述的方法，还包括：

在衬底上形成所述硬掩模层之后，在要形成所述嵌段共聚物的区域两侧的区域中形成抗蚀剂。

8.根据权利要求1所述的方法，其中，通过退火处理使所述嵌段共聚物进行定向自组装，所述退火处理包括：先执行80℃的退火，然后执行150℃的退火。

9.根据权利要求1所述的方法，其中，选择性地去除所述第一组分域的处理包括：在紫外线照射的同时利用乙酸蚀刻所述第一组分域。

10.根据权利要求1所述的方法，还包括：

去除所述第二组分域。

11.根据权利要求4所述的方法，还包括：

在对所述第二层进行蚀刻之后，去除所述硬掩模层，以露出经蚀刻的第二层。

12.根据权利要求11所述的方法，其中，去除所述硬掩模层是通过干法蚀刻进行的。

13.根据权利要求10所述的方法，其中，第二层由硅构成，该方法还包括：

在对所述第二层进行蚀刻之后，执行硅的选择性生长或硅的修剪。

14.根据权利要求10所述的方法，其中，第二层由硅锗构成，该方法还包括：

在对所述第二层进行蚀刻之后，进行硅锗的选择性生长或硅锗的修剪。

15.根据权利要求1所述的方法，其中，所述衬底图案适于用作场效应晶体管的栅极的鳍片。