CN103165662A - 阻变存储器件及其制造方法 - Google Patents

阻变存储器件及其制造方法 Download PDF

Info

Publication number
CN103165662A
CN103165662A CN2012102742435A CN201210274243A CN103165662A CN 103165662 A CN103165662 A CN 103165662A CN 2012102742435 A CN2012102742435 A CN 2012102742435A CN 201210274243 A CN201210274243 A CN 201210274243A CN 103165662 A CN103165662 A CN 103165662A
Authority
CN
China
Prior art keywords
random access
access memory
resistance
memory device
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102742435A
Other languages
English (en)
Other versions
CN103165662B (zh
Inventor
朴南均
崔康植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103165662A publication Critical patent/CN103165662A/zh
Application granted granted Critical
Publication of CN103165662B publication Critical patent/CN103165662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种阻变存储器件及其制造方法，其能提高集成密度。所述阻变存储器件包括半导体衬底；多个阻变存储器单元，所述多个阻变存储器单元被配置成层叠在半导体衬底上且彼此绝缘，其中所述多个阻变存储器单元每个都包括开关晶体管和与开关晶体管电连接的阻变器件层；公共源极线，所述公共源极线与层叠的所述多个阻变存储器单元电连接；以及位线，所述位线与层叠的所述多个阻变存储器单元电连接并与公共源极线绝缘。

Description

阻变存储器件及其制造方法
相关申请的交叉引用
本申请要求2011年12月15日向韩国专利局提交的申请号为10-2011-0135699的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体集成电路器件及其制造方法，更具体而言，涉及一种层叠型阻变存储器件及其制造方法。
背景技术
随着移动和数字信息通信行业以及设备行业的迅速发展，现有的基于电荷控制的器件将达到物理极限。因而，正开发不同类型的存储器件。例如，为了增大不同器件的存储容量，希望下一代存储器件具有大容量、高速以及低功耗。
目前，已提出将可用作存储媒介的阻变存储器件作为下一代存储器件。示例性阻变存储器件是相变存储器、阻变存储器以及磁阻变存储器。
每个阻变存储器件基本上包括开关器件和阻变器件，并根据阻变器件的状态来储存数据“0”或“1”。
这里，希望增大阻变存储器件的集成密度，且因而增大限定的空间内的存储容量。
发明内容
根据一个示例性实施例，一种阻变存储器件包括：半导体衬底；多个阻变存储器单元，所述多个阻变存储器单元被配置成层叠在所述半导体衬底上并彼此绝缘，其中，所述多个阻变存储器单元每个都包括开关晶体管和与开关晶体管电连接的阻变器件层；公共源极线，所述公共源极线与层叠的所述多个阻变存储器单元电连接；以及位线，所述位线与层叠的所述多个阻变存储器件单元电连接并与公共源极线绝缘。
根据另一个示例性实施例，一种阻变存储器件包括：半导体衬底；形成在所述半导体衬底上的一对第一阻变存储器单元；形成在所述一对第一阻变存储器单元上的第一层间绝缘层；形成在所述一对第一阻变存储器单元的上方位置处的所述第一层间绝缘层上的一对第二阻变存储器单元；与所述第一阻变存储器单元和所述第二阻变存储器单元电连接的公共源极线；以及与所述第一阻变存储器单元和所述第二阻变存储器单元电连接的位线。第一阻变存储器单元和第二阻变存储器单元每个都包括开关晶体管和与开关晶体管连接的阻变器件层。
根据另一个示例性实施例，提供了一种制造阻变存储器件的方法。所述方法包括以下步骤：在半导体衬底上形成第一有源层；在第一有源层中形成第一开关晶体管和阻变器件层；在包括第一有源层的结构上形成第一层间绝缘层；在第一层间绝缘层上形成第二有源层；在第二有源层上形成第二开关晶体管和阻变器件层；形成与第一开关晶体管和第二开关晶体管的源极区接触的公共源极线；在包括公共源极线的结构上形成第二层间绝缘层；形成与阻变器件层接触的位线接触单元；以及在第二层间绝缘层上形成与位线接触单元连接的位线。
在以下标题为“具体实施方式”的部分中描述这些和其它的特点、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征和其它的优点，其中：
图1是说明根据本发明构思的一个示例性实施例的阻变存储器件的截面图；
图2至图9是说明根据本发明构思的一个示例性实施例的制造阻变存储器件的方法的截面图；
图10至图15是说明根据本发明构思的一个示例性实施例的制造阻变存储器件的方法的平面图；
图16是沿图11的线y-y’截取的阻变存储器件的截面图；以及
图17至图22是说明根据本发明构思的另一个示例性实施例的阻变存储器件的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本文参照截面图来描述示例性实施例，截面图是示例性实施例(以及中间结构)的示意性说明。如此，可以预料由于例如制造技术和/或公差而导致的形状变化。因而，示例性实施例不应解释为限于本文所说明的区域的具体形状，而是可以包括例如源自制造的形状差异。在附图中，为了清楚起见，可能会夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者还可以存在中间层。
如图1所示，根据一个示例性实施例的阻变存储器件10包括第一存储器单元mc1和第二存储器单元mc2，所述第一存储器单元mc1包括第一开关晶体管SW1和第一阻变器件R1，所述第二存储器单元mc2包括第二开关晶体管SW2和第二阻变器件R2，其中，所述第一存储器单元mc1和所述第二存储器单元mc2借助于***在它们之间的绝缘层130而层叠。
第一开关晶体管SW1和第二开关晶体管SW2可以是MOS晶体管，并且第一阻变器件R1和第二阻变器件R2(170)被形成为与第一开关晶体管SW1和第二开关晶体管SW2的结区例如漏极区125b和150b电连接。
层叠的第一阻变器件R1和第二阻变器件R2可以经由垂直于半导体衬底100的表面延伸的位线接触单元175而共同连接到位线180。层叠的第一开关晶体管SW1和第二开关晶体管SW2的源极区125a和150a与垂直于半导体衬底100的表面延伸的源极公共线160电连接。
附图标记105、130、155以及165表示层间绝缘层，并且附图标记120和145表示栅电极层。另外，附图标记g1和g2表示包括栅绝缘层的栅电极结构。
根据本示例性实施例的阻变存储器件具有层叠有存储器单元mc1和mc2的结构，使得可以将多个存储器单元集成在限定的区域中。
尽管随后将详细描述，但在本示例性实施例中，第一开关晶体管SW1和第二开关晶体管SW2的栅电极g1和g2被形成为包围具有线形状的第一有源层110和135的上表面和侧表面。由此，第一开关晶体管SW1和第二开关晶体管SW2的有效沟道长度变长，以改善电流驱动特性。
图2至图9是说明根据一个示例性实施例的制造层叠型阻变存储器件的方法的截面图，并且图10至图15是说明根据一个示例性实施例的制造层叠型阻变存储器件的方法的平面图。
参见图2和图10，在半导体衬底100上形成绝缘层105。在绝缘层105上形成具有线形状的第一有源层110。这里，第一有源层110的线宽决定开关晶体管(图1的SW1)的宽度，其中第一有源层110可以包括包含有硅(Si)的导电材料(例如，掺杂的多晶硅层)。
参见图3和图11，在第一有源层110上顺序地层叠第一栅绝缘层115和第一栅电极层120，并将第一栅绝缘层115和第一栅电极层120图案化以形成第一栅电极g1，使得第一栅电极层120和第一栅绝缘层115与第一有源层110交叉。在图11的平面图中，尽管第一栅电极g1与第一有源层110交叉，但是，如图16所示，可以将第一栅电极g1形成为包围第一有源层110的三个表面。因此，可以增加开关晶体管的有效沟道长度。
尽管可以在第一有源层110上形成多个第一栅电极g1，但是在本示例性实施例中，为了说明目的，仅描述一对栅电极g1。
第一栅绝缘层115可以是氧化硅层或金属氧化物层。第一栅电极层可以包括诸如钨(W)、铜(Cu)、钛(Ti)、钼(Mo)以及钽(Ta)的金属层、诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAlN)、氮化钽硅(TaSiN)以及氮化钽铝(TaAlN)的金属氮化物层、诸如硅化钛(TiSi)的金属硅化物层、诸如钛钨(TiW)的异质金属层、以及诸如氧氮化钛(TiON)、氧氮化钨(WON)以及氧氮化钽(TaON)的金属氧氮化物层中的任何一种。
参见图4，将杂质注入到每个第一栅电极g1的两侧的第一有源层110中，以形成第一结区125。这里，在第一结区125之中，布置在第一栅电极g1之间的第一结区125可以是稍后描述的MOS晶体管的漏极区125b，并且布置在每个第一栅电极g1的相对侧的结区125可以是MOS晶体管的源极区125a。因此，形成第一开关晶体管SW1。接着，在半导体衬底100的所得结构上形成第一层间绝缘层130。
参见图5和图12，在第一层间绝缘层130上形成第二有源层135，并且顺序层叠第二栅绝缘层140和第二栅电极层145。第二栅电极层145可以包括与第一栅电极层120相同的材料。将第二栅电极层145和第二栅绝缘层140图案化以形成第二栅电极g2，使得在与第一栅电极g1相对应的位置处布置第二栅电极g2。如同第一栅电极g1，可以将第二栅电极g2形成为包围第二有源层135的上表面和侧表面。另外，可以在第二有源层135上形成多个第二栅电极g2。使用第二栅电极g2作为掩模将杂质注入到第二有源层135中，以形成第二结区150。相似地，在第二结区150之中，布置在第二栅电极g2之间的第二结区150可以是稍后描述的MOS晶体管的漏极区150b，并且布置在每个栅电极g2的相对侧的第二结区150可以是MOS晶体管的源极区150a。因此，在第二有源层135上形成第二开关晶体管SW2。随后，在半导体衬底100的所得结构上形成第二层间绝缘层155。
参见图6和图13，形成公共源极线160，以使公共源极线160与布置在第一栅电极g1和第二栅电极g2的外侧的第一结区125和第二结区150即源极区125a和150a电连接。更具体地，刻蚀第二层间绝缘层155、第二有源层135、第一层间绝缘层130、第一有源层110、绝缘层105以及半导体衬底100以暴露出与源极区125a和150a相对应的第一结区125和第二结区150，由此形成第一接触孔(未示出)。经由第一接触孔的侧壁暴露出第一源极区125a和第二源极区150a，并且导电材料填充第一接触孔，由此形成与第一源极区125a和第二源极区150a接触的公共源极线160。公共源极线160可以包括构成第一栅电极120的材料中的任何一种。
参见图7，在形成有公共源极线160的半导体衬底100的所得结构上形成第三层间绝缘层165。接着，刻蚀第三层间绝缘层165、第二层间绝缘层155、第二结区150、第一层间绝缘层130以及第一结区125以将在同一层上被布置成彼此相邻的栅电极g1和g2之间的结区125和150分成开关晶体管的漏极区125b和150b，由此形成第二接触孔H1。通过第二接触孔H1的形成，漏极区125b和150b可以被分成开关晶体管的漏极区并且经由第二接触孔H1的侧壁暴露出来。
在形成第二接触孔H1之后，执行额外的过刻蚀(overetching)工艺以将漏极区125b和150b向栅电极g1和g2的方向拉回预定的长度。可以通过选择性各向异性刻蚀方法来执行拉回工艺，并且通过拉回工艺在第二接触孔H1的侧壁的预定部分中形成使漏极区125b和150b暴露出来的凹槽H2。
参见图8和图14，用阻变器件层170掩埋凹槽H2。阻变器件层170可以包括用作阻变随机存取存储器(ReRAM)材料的镨钙锰氧化物层(PCMO)、用作相变随机存取存储器(PCRAM)材料的硫族化物层、用作磁性随机存取存储器(MRAM)材料的磁性层、用作自旋转移力矩MRAM(STTMRAM)材料的磁化开关器件层以及用作聚合物随机存取存储器(PoRAM)材料的聚合物层中的任何一个。由此，在每层中形成多个单位存储器单元，并且所述多个单位存储器单元每个都包括开关晶体管SW1和SW2以及与开关晶体管SW1和SW2连接的阻变器件层170。接着，用导电层掩埋第二接触孔H1以形成与阻变器件层170接触的位线接触单元175。位线接触单元175可以具有插塞形状，并且包括构成第一栅电极120的材料中的任何一种。
参见图9和图15，在第三层间绝缘层165上形成与位线接触单元175电连接的位线180。可以将位线180形成为与第一有源层110和第二有源层135重叠，并沿与栅电极g1和g2垂直的方向布置。
根据本示例性实施例的阻变存储器件可以被配置成层叠存储器单元mc1和mc2，存储器单元mc1和mc2每个都包括开关晶体管SW1和SW2以及阻变层170。因此，可以通过层叠多个单元来制造高集成存储器件而不受临界尺寸(CD)限制。
另外，在本示例性实施例中，将开关晶体管SW1和SW2的栅电极g1和g2形成为包围有源层110和135的三个表面。因此，增加有效沟道长度，使得可以改善开关晶体管的电流特性并且制造工艺可以简单。
图17至图20是说明根据另一个示例性实施例的阻变存储器件的截面图。参见图17，开关晶体管SW1和SW2可以包括n沟道MOS晶体管。即，源极区126a和151a以及漏极区126b和151b可以包括n类型杂质，并可以形成在第一有源层110和第二有源层135中作为n型高浓度杂质区。
另外，参见图18，可以在源极区125a和150a与公共源极线160之间形成阻变器件层171。更具体地，在执行形成用于形成公共源极线160的接触孔的工艺之后，对源极区125a和150a执行拉回工艺以形成要形成有阻变器件层171的凹槽(未示出)。接着，在凹槽中形成阻变器件层171，并且在接触孔中形成公共源极线160。
参见图19，在开关晶体管SW1和SW2的一侧布置位线185以使位线185与开关晶体管SW1和SW2的源极区125a和150a接触，并且形成公共源极线160以使公共源极线160与开关晶体管SW1和SW2的漏极区125b和150b电连接。即，位线185和公共源极线160的位置与图1、图17以及图18中的位置互换。这里，插塞160a是将开关晶体管SW1和SW2的漏极区125b和150b与公共源极线160连接的导电插塞。导电插塞160a垂直于半导体衬底100的表面而延伸，使得导电插塞160a的侧壁与漏极区125b和150b接触。
参见图20，分别在源极区125a和150a以及漏极区125b和150b上形成硅化物层190，以增强开关晶体管SW1和SW2的电流特性。
图21和图22是根据另外的示例性实施例的相变存储器件的截面图。
在将本发明的示例性实施例的结构应用于相变存储器件时，如图21所示，可以在如上述示例性实施例中形成位线接触单元175的位置，即在第二接触孔H1中，形成相变材料层210和上电极220，并且可以在如上述示例性实施例中形成阻变器件层170的区域中，即在凹槽H2中，形成加热电极230。
将相变材料层210形成为覆盖第二接触孔H1的内表面，并且将上电极220形成为对内表面被相变材料层210包围的第二接触孔H1进行填充。
可以在凹槽H2的侧壁s1和底部s2上形成加热电极230以减小与相变材料层210的接触面积。例如，加热电极230可以具有“L”形状并且可以用绝缘材料层240来掩埋具有加热电极230的凹槽H2。通过减小加热电极230与相变材料层210之间的接触面积，可以改善相变存储器件的复位电流特性。
根据另一个实例，如图22所示，可以仅在凹槽H3的上表面上形成加热电极235。即，可以用绝缘材料层240最大限度地填充凹槽H3，并在凹槽H3内的绝缘材料层上形成加热电极235。
根据示例性实施例，通过层叠阻变存储器单元可以将多个存储器单元集成在限定的空间内。因此，可以提高集成密度。另外，可以使用MOS晶体管作为阻变存储器单元的开关晶体管，且因而增加电流密度。
尽管以上已经描述了某些实施例，但是将会理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的器件和方法。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的***和方法。

Claims (27)

1.一种阻变存储器件，包括：
半导体衬底；
多个阻变存储器单元，所述多个阻变存储器单元被配置成层叠在所述半导体衬底上并彼此绝缘，其中，所述多个阻变存储器单元每个都包括开关晶体管和与所述开关晶体管电连接的阻变器件层；
公共源极线，所述公共源极线与层叠的所述多个阻变存储器单元电连接；
位线，所述位线与层叠的所述多个阻变存储器单元电连接并与所述公共源极线绝缘。
2.如权利要求1所述的阻变存储器件，其中，所述开关晶体管包括：
有源层，所述有源层具有线形状并且形成在所述半导体衬底上；
栅电极，所述栅电极被形成为与所述有源层的表面交叉；以及
源极区和漏极区，所述源极区和所述漏极区被分别形成在所述栅电极的相对侧的有源层中。
3.如权利要求2所述的阻变存储器件，其中，所述栅电极被形成为具有沿与所述有源层交叉的方向延伸的线结构，并且包围所述有源层的上表面和至少一个侧表面。
4.如权利要求2所述的阻变存储器件，其中，所述阻变器件层被形成为与所述开关晶体管的漏极区的一侧接触。
5.如权利要求4所述的阻变存储器件，其中，所述位线被形成为与所述阻变器件层电连接。
6.如权利要求4所述的阻变存储器件，其中，所述位线被形成为平行于所述半导体衬底的表面，
所述阻变存储器件还包括位线接触单元，所述位线接触单元被配置成将所述阻变器件层与所述位线电连接，并垂直于所述半导体衬底的表面而延伸。
7.如权利要求2所述的阻变存储器件，其中，所述阻变器件层被形成在所述源极区与所述公共源极线之间。
8.如权利要求2所述的阻变存储器件，其中，所述公共源极线被形成为垂直于所述半导体衬底的表面而延伸，并与层叠的所述多个阻变存储器单元的开关晶体管的源极区接触。
9.如权利要求2所述的阻变存储器件，其中，所述公共源极线被形成为平行于所述半导体衬底的表面，
所述阻变存储器件还包括导电插塞，所述导电插塞垂直于所述半导体衬底的表面而延伸并将所述阻变器件层与所述公共源极线连接。
10.如权利要求1所述的阻变存储器件，其中，所述阻变器件层包括镨钙锰氧化物层、硫族化物层、磁性层、磁化开关器件层以及聚合物层中的任何一个。
11.如权利要求2所述的阻变存储器件，还包括形成在所述源极区和所述漏极区的表面上的硅化物层。
12.如权利要求2所述的阻变存储器件，其中，所述阻变器件层包括相变材料，
所述阻变存储器件还包括形成在所述多个阻变存储器单元中的每个阻变存储器单元中的开关晶体管的漏极区与阻变器件层之间的加热电极。
13.如权利要求12所述的阻变存储器件，其中，所述阻变器件层被形成为插塞形状以与和层叠的所述多个阻变存储器单元的开关晶体管连接的所述加热电极接触。
14.如权利要求13所述的阻变存储器件，还包括上电极，所述上电极被所述阻变器件层包围并被布置成与所述位线电连接。
15.如权利要求12所述的阻变存储器件，其中，所述加热电极被形成为具有比所述漏极区的深度小的厚度。
16.一种阻变存储器件，包括：
半导体衬底；
一对第一阻变存储器单元，所述一对第一阻变存储器单元形成在所述半导体衬底上；
第一层间绝缘层，所述第一层间绝缘层形成在所述一对第一阻变存储器单元上；
一对第二阻变存储器单元，所述一对第二阻变存储器单元被形成在所述一对第一阻变存储器单元的上方位置处的所述第一层间绝缘层上；
公共源极线，所述公共源极线与所述第一阻变存储器单元和所述第二阻变存储器单元电连接；以及
位线，所述位线与所述第一阻变存储器单元和所述第二阻变存储器单元电连接，
其中，所述第一阻变存储器单元和所述第二阻变存储器单元每个都包括开关晶体管和与所述开关晶体管连接的阻变器件层。
17.如权利要求16所述的阻变存储器件，其中，在所述一对第一阻变存储器单元和所述一对第二阻变存储器单元中，每个阻变器件层被形成为与每个开关晶体管的漏极侧接触。
18.如权利要求17所述的阻变存储器件，还包括穿通在所述一对第一阻变存储器单元之间和所述一对第二阻变存储器单元之间的位线接触单元，
其中，所述位线接触单元与所述开关晶体管的阻变器件层和所述位线连接。
19.如权利要求18所述的阻变存储器件，其中，所述一对第一阻变存储器单元和所述一对第二阻变存储器单元相对于所述位线接触单元对称布置。
20.如权利要求17所述的阻变存储器件，其中，所述公共源极线被形成为垂直于所述半导体衬底的表面以与层叠的所述一对第一阻变存储器单元和所述一对第二阻变存储器单元的开关晶体管的源极区接触。
21.如权利要求16所述的阻变存储器件，其中，所述阻变器件层每个都被形成为将所述开关晶体管中的相应的一个开关晶体管的源极区与所述公共源极线电连接。
22.如权利要求16所述的阻变存储器件，其中，所述公共源极线被形成为平行于所述半导体衬底的表面，
所述阻变存储器件还包括导电插塞，所述导电插塞被配置成穿通在所述一对第一阻变存储器单元之间和所述一对第二阻变存储器单元之间，并将所述开关晶体管的漏极区与所述公共源极线电连接。
23.如权利要求22所述的阻变存储器件，其中，所述一对第一阻变存储器单元和所述一对第二阻变存储器单元相对于所述导电插塞对称布置。
24.如权利要求16所述的阻变存储器件，其中，所述阻变器件层包括相变材料，
所述阻变器件层被形成为插塞形状，并且穿通在所述一对第一阻变存储器单元之间和所述一对第二阻变存储器单元之间。
25.如权利要求24所述的阻变存储器件，其中，所述一对第一阻变存储器单元和所述一对第二阻变存储器单元相对于所述阻变器件层对称布置，
所述阻变存储器件还包括形成在每个开关晶体管的漏极区与阻变器件层之间的加热电极。
26.如权利要求24所述的阻变存储器件，还包括上电极，所述上电极被所述阻变器件层包围以与所述位线接触。
27.一种制造阻变存储器件的方法，包括以下步骤：
在半导体衬底上形成第一有源层；
在所述第一有源层中形成第一开关晶体管和阻变器件层；
在包括所述第一有源层的结构上形成第一层间绝缘层；
在所述第一层间绝缘层上形成第二有源层；
在所述第二有源层中形成第二开关晶体管和阻变器件层；
形成与所述第一开关晶体管和所述第二开关晶体管的源极区接触的公共源极线；
在包括所述公共源极线的结构上形成第二层间绝缘层；
形成与所述阻变器件层接触的位线接触单元；以及
在所述第二层间绝缘层上形成与所述位线接触单元连接的位线。
CN201210274243.5A 2011-12-15 2012-08-03 阻变存储器件及其制造方法 Active CN103165662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0135699 2011-12-15
KR1020110135699A KR20130068484A (ko) 2011-12-15 2011-12-15 저항성 메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN103165662A true CN103165662A (zh) 2013-06-19
CN103165662B CN103165662B (zh) 2017-04-12

Family

ID=48588597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210274243.5A Active CN103165662B (zh) 2011-12-15 2012-08-03 阻变存储器件及其制造方法

Country Status (3)

Country Link
US (1) US9018610B2 (zh)
KR (1) KR20130068484A (zh)
CN (1) CN103165662B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN112510036A (zh) * 2020-10-27 2021-03-16 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887396B1 (en) * 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
FR3044823B1 (fr) * 2015-12-02 2017-12-22 Commissariat Energie Atomique Dispositif a transistors repartis sur plusieurs niveaux superposes integrant une memoire resistive
WO2018063396A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical interconnect methods for stacked device architectures using direct self assembly with high operational parallelization and improved scalability
KR102293120B1 (ko) * 2017-07-21 2021-08-26 삼성전자주식회사 반도체 소자
US11444126B2 (en) * 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof
CN113707666B (zh) * 2021-08-02 2023-12-19 中国科学院微电子研究所 Nor型存储器件及其制造方法及包括存储器件的电子设备
CN116230775A (zh) * 2021-12-08 2023-06-06 北京超弦存储器研究院 薄膜晶体管及制备方法、存储单元及制备方法、存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261207A (zh) * 1999-01-19 2000-07-26 株式会社半导体能源研究所 静态随机存取存储器单元及其制造工艺
CN1753103A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 其中具有分级位线选择电路的集成电路存储设备
CN101192577A (zh) * 2006-11-30 2008-06-04 东部高科股份有限公司 闪存器件及其制造方法
US20090218558A1 (en) * 2008-02-28 2009-09-03 Jun-Beom Park Semiconductor device and method of forming the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790043B1 (ko) 2005-09-16 2008-01-02 가부시끼가이샤 도시바 상변화 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261207A (zh) * 1999-01-19 2000-07-26 株式会社半导体能源研究所 静态随机存取存储器单元及其制造工艺
CN1753103A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 其中具有分级位线选择电路的集成电路存储设备
CN101192577A (zh) * 2006-11-30 2008-06-04 东部高科股份有限公司 闪存器件及其制造方法
US20090218558A1 (en) * 2008-02-28 2009-09-03 Jun-Beom Park Semiconductor device and method of forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN112510036A (zh) * 2020-10-27 2021-03-16 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块
CN112510036B (zh) * 2020-10-27 2023-01-31 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块

Also Published As

Publication number Publication date
CN103165662B (zh) 2017-04-12
KR20130068484A (ko) 2013-06-26
US20130153847A1 (en) 2013-06-20
US9018610B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
US10424732B2 (en) Fin selector with gated RRAM
CN103165662B (zh) 阻变存储器件及其制造方法
EP2891182B1 (en) Three dimensional memory array architecture
KR101960214B1 (ko) 메모리 어레이 형성 방법
US9245588B2 (en) Stack type semiconductor memory device
US9391269B2 (en) Variable resistance memory devices
KR101886382B1 (ko) 정보 저장 소자 및 그 제조 방법
US9331124B2 (en) Variable resistance memory device and method of manufacturing the same
CN108305887B (zh) 垂直型半导体器件及其制造方法和操作方法
US20080272355A1 (en) Phase change memory device and method for forming the same
US20110037046A1 (en) Resistance-change memory and method of manufacturing the same
CN103515386B (zh) 垂直存储器件及其制造方法
KR20170107163A (ko) 반도체 메모리 소자 및 이의 제조방법
US20130170281A1 (en) Variable resistance memory device and method for fabricating the same
US8810003B2 (en) Semiconductor device and method of fabricating the same
TW201620172A (zh) 電阻性記憶體裝置及其製造方法
US20230209836A1 (en) Memory device and method for fabricating the same
US9865506B2 (en) Stack type semiconductor memory device
US9601691B2 (en) Semiconductor apparatus and method for fabricating the same
CN118057935A (zh) 半导体器件以及用于制造半导体器件的方法
CN116033758A (zh) 半导体器件及其制造方法
KR20100076631A (ko) 상변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant