CN103138723B - 一种双电平触发复位的电路及方法 - Google Patents
一种双电平触发复位的电路及方法 Download PDFInfo
- Publication number
- CN103138723B CN103138723B CN201310028691.1A CN201310028691A CN103138723B CN 103138723 B CN103138723 B CN 103138723B CN 201310028691 A CN201310028691 A CN 201310028691A CN 103138723 B CN103138723 B CN 103138723B
- Authority
- CN
- China
- Prior art keywords
- voltage
- mcu
- delay circuit
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种双电平触发复位电路及方法。电路包括:电压变换器,电平转换器和延时电路,所述电压变换器,电平转换器和延时电路串行相连。本发明利用电压变换器的启动门限以及电平变换器的启动门限,为需要双电平触发复位的***提供了可靠的复位解决方案,避免专用电平触发复位芯片的使用,降低了产品成本,保持了产品可靠性。
Description
技术领域
本发明涉及硬件***设计技术领域,尤其涉及一种双电平触发复位的电路及方法。
背景技术
在一些产品的硬件***设计中,要求***复位方案双电平触发,一种具体要求如下:***复位由双电源电压触发;***上电复位成功进入工作状态时,***电源电压要求满足两个条件:***电源VDD_3.3V电压不低于MCU的VDD_IO所需要最小工作电压;电源VDD_1.8V电压不低于MCU的VDD_CORE所需要最小工作电压。***在运行过程中,一旦***电源VDD_3.3V电压低于MCU的VDD_IO所需要最小工作电压或者电源VDD_1.8V电压低于MCU的VDD_CORE所需要最小工作电压,***掉电复位进入不工作状态;***具有一定的抗电源干扰能力。
图1是现有的双电平触发复位方案示意图。该方案的实现方法是使用两颗专用电压检测芯片对***电源电压进行检测,只有当电源VDD_3.3V电压高于2.4V和电源VDD_1.8V电压高于1.6V两个条件同时满足时,才会输出复位信号;该方案一般会用到两颗电压检测芯片,一颗与门芯片和两级RC延时电路。该方案有如下缺点:器件较多;PCB布板面积较大;专用电压检测芯片通用性不好,实现成本较高。
发明内容
本发明的目的是针对现有双电平触发复位方案中存在的问题,提供了一种双电平触发复位的电路及其实现方法。
在第一方面,本发明提供一种双电平触发复位的电路,所述电路包括电源、电压变换器、电平转换器、延时电路以及主控模块MCU,其中,电源正极与MCU的第一电源输入端相连,电源正极也与电压变换器的输入端相连;电压变换器的输出端与电平转换器的输入端相连,电压变换器的输出端也与MCU的第二电源输入端相连;电平转换器的输出端与延时电路的输入端相连;延时电路的输出端与MCU的复位端相连;当延时电路输出高电平时,MCU进入或者保持正常工作状态,当MCU的第一电源输入端的电压降低或者MCU的第二电源输入端的电压降低导致延时电路输出低电平时,MCU进入不工作状态。
优选地,所述电压变换器是直流/直流变换器(DC/DC)或者低压差线性稳压器(LDO)。
优选地,所述电平转换器是电平转换芯片(Lever Shifter)或者低压差线性稳压器(LDO)。
优选地,所述延时电路为电阻电容RC延时电路。
优选地,所述MCU的第一电源输入端的电压降低或者MCU的第二电源输入端的电压降低导致延时电路输出低电平,具体为:所述MCU的第一电源输入端的电压低于第一电压阈值的持续时间或者MCU的第二电源输入端的电压低于第二电压阈值的持续时间长于延时电路的放电时间导致延时电路输出低电平。
在第二方面,本发明提供一种实现第一方面所述电路的双电平触发复位方法,所述方法包括:电源正极与MCU的第一电源输入端相连,为MCU提供第一电源电压;电源正极与电压变换器的输入端相连,为电压变换器提供启动门限电压;电压变换器的输出端与电平转换器的输入端相连,为电平转换器提供启动门限电压;电压变换器的输出端与MCU的第二电源输入端相连,为MCU提供第二电源电压;
电平转换器的输出端与延时电路的输入端相连,为延时电路提供复位电压;延时电路的输出端与MCU的复位端相连,为MCU提供复位信号;
当延时电路输出高电平时,MCU进入或者保持正常工作状态,当MCU的第一电源电压降低或者MCU的第二电源电压降低导致延时电路输出低电平时,MCU进入不工作状态。
优选地,所述电压变换器是直流/直流变换器(DC/DC)或者低压差线性稳压器(LDO)。
优选地,所述电平转换器是电平转换芯片(Lever Shifter)或者低压差线性稳压器(LDO)。
优选地,所述延时电路为电阻电容RC延时电路。
优选地,所述MCU的第一电源电压降低或者MCU的第二电源电压降低导致延时电路输出低电平,具体为:所述MCU的第一电源电压低于第一电压阈值的持续时间或者MCU的第二电源压低于第二电压阈值的持续时间长于延时电路的放电时间导致延时电路输出低电平。
本发明解决了现有双电平触发复位方案的上述缺点,使用较少的通用器件,低成本的实现了双电平触发复位方案,保持了产品可靠性。
附图说明
图1为现有/常规双电平触发复位方案示意图;
图2为本发明双电平触发复位方案示意图;
图3为本发明具体实施方式示意图;
图4为本发明***复位时序图。
具体实施方式
本发明提供的一种双电平触发复位的电路,至少包括:一颗电压变换器,一颗电平转换器和延时电路以及MCU(Micro/Main Control Unit,主控模块或者微控制单元)。所述电压变换器可以是DC/DC(直流/直流变换器),或者LDO(LOW DROP-OUT,低压差线性稳压器),也可以是其他任何具有电源电压变换功能的模块,在此不做限定。
优选地,所述电压变换器的输出电压满足MCU的VDD_CORE所需要电压范围要求;进一步优选地,所述电压变换器的启动电压(最低工作电压)不低于MCU的VDD_I O所需要最小工作电压。可选地,VDD_I O可以称为MCU的第一电源,VDD_CORE称为MCU的第二电源。
电平转换器可以是电平转换芯片(Lever Shifter),也可以是其他任何具有电平转换功能的模块,在此不做限定,例如低压差线性稳压器LDO。
优选地,所述电平转换器的输出电压满足MCU的复位输入电压范围要求。
所述延时电路可以是RC延时电路,也可以是其他任何具有延时功能的模块。可选地,所述延时通过储能充放电来实现。优选地,所述延时电路的延迟时间大于本发明所述电压变换器的启动时间。
当***(可认为是MCU)上电时,一旦***电源VDD爬升到所述电压变换器的启动电压,所述电压变换器启动,VDD_CORE电源电压开始爬升;当VDD_CORE电源电压爬升到所述电平转换器输入高电平门限电压时,所述电平转换器输出高电平;所述电平转换器输出高电平经过延时电路延时之后,送入MCU的复位输入管脚,从而触发MCU复位,MCU进入正常工作。
优选地,由于所述电压变换器的启动电压(最低工作电压)不低于不低于MCU的VDD_I O所需要最小工作电压,因此MCU上电复位成功进入工作状态时,***电源VDD电压不低于MCU的VDD_I O所需要最小工作电压;
进一步优选地,所述延时电路的延迟时间大于本发明所述电压变换器的启动时间,因此MCU上电复位成功进入工作状态时,所述电压变换器的输出电压已经稳定,电源VDD_CORE电压不低于MCU的VDD_CORE所需要最小工作电压。
当***电源VDD和VDD_CORE受到干扰时,只要VDD低于MCU的VDD_IO所需要最小工作电压的负脉冲宽度和VDD_CORE低于MCU的VDD_CORE所需要最小工作电压的负脉冲宽度不超过所述延时电路的放电延迟时间,此时延时电路输出的电压仍然会保持在MCU复位门限电压之上,即仍然是高电平,MCU不会复位进入不工作状态,防止了由于干扰导致异常复位,即本发明所涉及的一种双电平触发复位的电路及其实现方法具有一定的电源抗干扰能力。
要说明的是:所述的DC/DC电压变换器可以是一种TTL电平通用型DCDC电压变换器:一种直流变(到)不同电压直流的转换器件,一般此类器件的启动工作电压在2.4V,启动时间一般小于200uS。所述LDO(Low DropoutRegulator),意为低压差线性稳压器;也是一种直流变(到)不同电压直流的转换器件。
具体地,本发明具体实施方式示意图见图2-3,其工作原理如下:
***上电时,VDD_3.3V电源上升到2.4V时,通用型1.8V DCDC变换器达到启动门限电压开始工作,电源VDD_1.8V电压开始爬升。
当VDD_1.8电源爬升到3.3V LDO的开启门限时,3.3V LDO输出电压LDO_Vou t开始爬升;3.3V LDO的作用是完成1.8V电平到3.3V电平的转换;
LDO_Vout电压经过RC延时后输出RST_OUT,当RST_OUT电压超过MCU的复位门限时,***复位成功,MCU进入正常工作状态,所述复位在这里的含义是由不工作进入工作。
由于通用型1.8V DCDC变换器的启动电压为2.4V,因此当***复位成功时,电源VDD_3.3V电压大于2.4V。
由于RC延时时间大于通用型1.8V DCDC变换器的启动时间,因此当***复位成功时,电源VDD_1.8电压已经稳定且大于1.6V。
***下电时,一旦VDD_3.3V电源电压低于2.4V,通用型1.8V DCDC变换器就会停止工作,电源VDD_1.8V掉电,随即3.3V LDO掉电,RST_OUT掉电,***进入掉电复位状态,MCU停止工作,所述复位在这里的含义是由工作进入不工作。
当电源存在干扰时,***电源VDD_3.3V出现低于2.4V的负脉冲、电源VDD_1.8V电压出现低于1.6V的负脉冲,电源负脉冲会造成电平转换器的输出出现负脉冲,只要负脉冲时间小于RC延时电路的放电时间,RST_OUT就能一直维持复位电平,就不会造成异常***复位,因此本发明涉及的双电触发复位方案具有一定的抗电源干扰能力。
本发明实施例提供的双电平触发复位方案的实现了下列功能:***复位由双电源电压触发;***(可视为MCU本身,或者视为包含MCU的如图2-3的整个电路结构)上电复位成功进入工作状态的时,***电源电压要求满足两个条件:一.电源VDD_3.3V电压高于2.4V;二.电源VDD_1.8V电压高于1.6V;见图4。***在运行过程中,一旦电源VDD_3.3V电压降低到长时间不高于2.4V或者电源VDD_1.8V电压降低到长时间不高于1.6V,***掉电复位进入不工作状态;***具有一定的抗电源干扰能力。
可见本发明满足硬件***设计对双电平触发方案的技术要求,并具有以下特点:充分利用了TTL电平通用1.8V DCDC变换器的启动电平为2.4V这个技术特性,巧妙的利用该特性设计了***复位门限(即2.4V);巧妙的利用通用型3.3V LDO作为电平装换器件;器件较少;全部采用通用型器件;易于购买,成本低;避免使用专用电压检测芯片和与门芯片;PCB布板面积减少;提供/保持了***可靠性。
要说明的是,本发明的实施例中各个电平不局限于上述描述的各个具体电压值,它同样适用于满足上述实现方式的其它电压值。
综上所述,本发明公开的一种双电平触发复位的电路及其实现方法,直接利用电压变换芯片的触发门限特征,为需要双电平触发复位的***提供了可靠的复位解决方案,避免专用电平触发复位芯片的使用,降低了产品成本,保持了产品的可靠性。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种双电平触发复位的电路,其特征在于,所述电路包括电源、电压变换器、电平转换器、延时电路以及主控模块MCU,其中,
电源正极与MCU的第一电源输入端相连,电源正极也与电压变换器的输入端相连;
电压变换器的输出端与电平转换器的输入端相连,电压变换器的输出端也与MCU的第二电源输入端相连;
电平转换器的输出端与延时电路的输入端相连;
延时电路的输出端与MCU的复位端相连,其中,延时电路的延迟时间大于电压变换器的启动时间;
当延时电路输出高电平时,MCU进入或者保持正常工作状态,当MCU的第一电源输入端的电压低于第一电压阈值的持续时间或者MCU的第二电源输入端的电压低于第二电压阈值的持续时间长于延时电路的放电时间导致延时电路输出低电平时,MCU进入不工作状态。
2.如权利要求1所述的一种双电平触发复位的电路,其特征在于,所述电压变换器是直流/直流变换器或者低压差线性稳压器LDO。
3.如权利要求1所述的一种双电平触发复位的电路,其特征在于,所述电平转换器是电平转换芯片或者低压差线性稳压器LDO。
4.如权利要求1所述的一种双电平触发复位的电路,其特征在于,所述延时电路为电阻电容RC延时电路。
5.一种实现权利要求1所述电路的双电平触发复位方法,其特征在于,所述方法包括:
电源正极与MCU的第一电源输入端相连,为MCU提供第一电源电压;
电源正极与电压变换器的输入端相连,为电压变换器提供启动门限电压;
电压变换器的输出端与电平转换器的输入端相连,为电平转换器提供启动门限电压;
电压变换器的输出端与MCU的第二电源输入端相连,为MCU提供第二电源电压;
电平转换器的输出端与延时电路的输入端相连,为延时电路提供复位电压;
延时电路的输出端与MCU的复位端相连,为MCU提供复位信号,其中,延时电路的延迟时间大于电压变换器的启动时间;
当延时电路输出高电平时,MCU进入或者保持正常工作状态,当MCU的第一电源输入端的电压低于第一电压阈值的持续时间或者MCU的第二电源输入端的电压低于第二电压阈值的持续时间长于延时电路的放电时间导致延时电路输出低电平时,MCU进入不工作状态。
6.如权利要求5所述的方法,其特征在于,所述电压变换器是直流/直流变换器或者低压差线性稳压器LDO。
7.如权利要求5所述的方法,其特征在于,所述电平转换器是电平转换芯片或者低压差线性稳压器LDO。
8.如权利要求5所述的方法,其特征在于,所述延时电路为电阻电容RC延时电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310028691.1A CN103138723B (zh) | 2013-01-25 | 2013-01-25 | 一种双电平触发复位的电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310028691.1A CN103138723B (zh) | 2013-01-25 | 2013-01-25 | 一种双电平触发复位的电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103138723A CN103138723A (zh) | 2013-06-05 |
CN103138723B true CN103138723B (zh) | 2015-10-07 |
Family
ID=48498125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310028691.1A Expired - Fee Related CN103138723B (zh) | 2013-01-25 | 2013-01-25 | 一种双电平触发复位的电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103138723B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538267B (zh) * | 2018-04-20 | 2020-08-04 | 昆山龙腾光电股份有限公司 | 驱动电路和液晶显示装置 |
CN111756230B (zh) * | 2020-08-04 | 2024-05-28 | 杭州国芯科技股份有限公司 | 一种低成本嵌入式设备的电源供电方法 |
CN116015267A (zh) * | 2022-12-31 | 2023-04-25 | 成都电科星拓科技有限公司 | 一种用于保护芯片低压器件的上下电复位方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101299157A (zh) * | 2008-06-16 | 2008-11-05 | 那微微电子科技(上海)有限公司 | 低压差线性稳压器的关断控制电路 |
CN101882926A (zh) * | 2010-06-24 | 2010-11-10 | 北京巨数数字技术开发有限公司 | 一种恒流驱动芯片上电复位电路 |
CN102186041A (zh) * | 2011-03-17 | 2011-09-14 | 深圳创维-Rgb电子有限公司 | 一种电压跌落处理电路及电子设备 |
CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微***与信息技术研究所 | 一种上电复位电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553718A (en) * | 1978-10-18 | 1980-04-19 | Hitachi Ltd | Reset signal generating circuit |
JPH10111739A (ja) * | 1996-10-07 | 1998-04-28 | Matsushita Electric Ind Co Ltd | デジタル回路制御装置 |
JP3730004B2 (ja) * | 1998-02-05 | 2005-12-21 | 富士通株式会社 | リセットシステム |
-
2013
- 2013-01-25 CN CN201310028691.1A patent/CN103138723B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101299157A (zh) * | 2008-06-16 | 2008-11-05 | 那微微电子科技(上海)有限公司 | 低压差线性稳压器的关断控制电路 |
CN101882926A (zh) * | 2010-06-24 | 2010-11-10 | 北京巨数数字技术开发有限公司 | 一种恒流驱动芯片上电复位电路 |
CN102186041A (zh) * | 2011-03-17 | 2011-09-14 | 深圳创维-Rgb电子有限公司 | 一种电压跌落处理电路及电子设备 |
CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微***与信息技术研究所 | 一种上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103138723A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201075737Y (zh) | 一种掉电保护电路 | |
CN108964426B (zh) | 一种同步整流管的控制芯片及ac-dc*** | |
CN103973287A (zh) | 开关机电路 | |
CN103580272A (zh) | 一种电源断电延时电路 | |
CN103138723B (zh) | 一种双电平触发复位的电路及方法 | |
CN101930219B (zh) | 一种放电控制电路及计算机 | |
CN104635149A (zh) | 电子式断路器的自检模块 | |
CN203520222U (zh) | 一种低压差线性稳压器 | |
CN102624370B (zh) | 一种实现电压检测的装置和方法 | |
US9306469B2 (en) | Rectifier and electrical power facility | |
CN203054660U (zh) | 一种应用于电源管理电路中的快速下电控制电路 | |
CN106160075B (zh) | 具有负载自动识别功能的移动电源 | |
CN202649916U (zh) | 用于计算机主板+3.3v以及+5v的时序控制电路 | |
CN103107577B (zh) | 电池管理电路及终端 | |
CN104426127A (zh) | 一种负载启动电路 | |
CN103135645B (zh) | 一种应用于电源管理电路中的快速下电控制电路 | |
CN103199689B (zh) | 一种具有输入电压欠压锁定功能的开关电源 | |
CN113794452B (zh) | 相控阵雷达天线的负压保护电路 | |
CN214069562U (zh) | 一种掉电保护电路与集成芯片 | |
CN109164746A (zh) | 一种下电时序控制电路及电源电路 | |
CN112018839B (zh) | 一种负载检测电路 | |
CN203104083U (zh) | 掉电保护电路 | |
CN201541247U (zh) | 一种集成电路芯片的上电复位装置 | |
CN204119195U (zh) | 一种抗干扰复位电路 | |
CN202111676U (zh) | 一种实现设备重启的***及电路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151007 Termination date: 20200125 |
|
CF01 | Termination of patent right due to non-payment of annual fee |