CN103137863A - 相变随机存取存储器件及其制造方法 - Google Patents

相变随机存取存储器件及其制造方法 Download PDF

Info

Publication number
CN103137863A
CN103137863A CN2012102988276A CN201210298827A CN103137863A CN 103137863 A CN103137863 A CN 103137863A CN 2012102988276 A CN2012102988276 A CN 2012102988276A CN 201210298827 A CN201210298827 A CN 201210298827A CN 103137863 A CN103137863 A CN 103137863A
Authority
CN
China
Prior art keywords
heat
phase change
sink shell
switch element
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102988276A
Other languages
English (en)
Other versions
CN103137863B (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103137863A publication Critical patent/CN103137863A/zh
Application granted granted Critical
Publication of CN103137863B publication Critical patent/CN103137863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8616Thermal insulation means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种相变随机存取存储器件及其制造方法。所述相变随机存取存储器件包括:半导体衬底,形成在所述半导体衬底上的开关元件;形成在所述开关元件上的多个相变结构;以及掩埋在所述多个相变结构之间的吸热层,其中,所述多个相变结构与所述吸热层绝缘。

Description

相变随机存取存储器件及其制造方法
相关申请的交叉引用
本申请要求2011年11月29日向韩国专利局提交的申请号为10-2011-0126144的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及一种相变随机存取存储器件(phase-change random access memory,PCRAM),更具体而言,涉及一种PCRAM器件及其制造方法。
背景技术
随着低功耗的要求,已经研究了具有非易失性和无刷新属性的下一代存储器件。下一代存储器件中的PCRAM器件包括连接在彼此交叉的字线和位线的交叉点处的开关元件、与开关元件电连接的下电极、形成在下电极上的相变层、以及形成在相变层上的上电极。
在现有的PCRAM器件中,在写入电流流经开关元件和下电极时,在相变层与下电极的界面处产生焦耳热。产生的焦耳热将相变层相变成非晶状态或结晶状态。因此,现有的PCRAM器件利用相变层的非晶状态与结晶状态之间的电阻差来储存数据。
然而,在现有的PCRAM器件中,在写入电流流动时产生的焦耳热影响相邻单元的相变层。
对相邻单元的影响通常被称作热干扰。近年来,当半导体存储器件高度集成时,热干扰对相邻单元的影响增加。
图1A和图1B是说明现有的PCRAM器件的热干扰的图。
如图1A和图1B所示,现有的PCRAM器件包括:形成在开关元件(未示出)上的下电极10、形成在下电极10上的相变层20、以及形成在相变层20上的上电极30。附图标记40表示绝缘层。
如图1A所示,如果在将数据“1”写入单元B时即单元B处于高电阻状态时,对单元A写入,则在单元A(见图1B)的下电极10与相变层20之间的界面处产生焦耳热,且因而,在单元B中非晶状态的相变材料图案被结晶。因此,单元B的电阻减小。
在现有的PCRAM器件中产生的热干扰可能会引起故障,且因而现有的PCRAM器件的可靠性降低。
发明内容
一个或更多个示例性实施例提供了一种能通过防止产生热干扰而改善PCRAM器件的可靠性的PCRAM器件及其制造方法。
根据示例性实施例的一个方面,提供了一种PCRAM器件。所述PCRAM器件可以包括:半导体衬底;形成在半导体衬底上的开关元件;形成在开关元件上的多个相变结构;以及掩埋在所述多个相变结构之间的吸热层,其中,所述多个相变结构与吸热层绝缘。
根据示例性实施例的另一方面,提供了一种制造PCRAM器件的方法。所述方法可以包括以下步骤:提供半导体衬底;在半导体衬底上形成开关元件;在开关元件上形成多个相变结构;以及在所述多个相变结构之间形成吸热层。
根据示例性实施例的另一方面,提供了一种PCRAM器件。所述PCRAM器件可以包括:半导体衬底;形成在半导体衬底上的多个开关元件;掩埋在所述多个开关元件之间的第一吸热层,其中,所述多个开关元件与第一吸热层绝缘;形成在所述多个开关元件上的多个相变结构;以及形成在掩埋于所述多个相变结构之间的第一吸热层上的第二吸热层,其中,所述多个相变结构与第二吸热层绝缘。
根据示例性实施例的另一方面,提供了一种制造PCRAM器件的方法。所述方法可以包括以下步骤:提供半导体衬底;在半导体衬底上形成开关元件和下电极;在开关元件和下电极的侧壁上形成第一绝缘层;在第一绝缘层之间形成第一吸热层到与开关元件相对应的高度;在开关元件上形成相变层和上电极;在相变层和上电极的侧壁上形成第二绝缘层;以及将与第一吸热层连接的第二吸热层形成到与下电极和相变层相对应的高度。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明主题的以上和其它的方面、特征和其它的优点,其中:
图1A和图1B是说明在一般的PCRAM器件中热干扰现象的图;
图2是说明根据本发明的第一示例性实施例的PCRAM器件的配置的图;
图3A至图3E是顺序说明制造根据本发明的第一示例性实施例的PCRAM器件的方法的图;
图4是说明根据本发明的第二示例性实施例的PCRAM器件的配置的图;以及
图5A至图5J是顺序说明制造根据本发明的第二实施例的PCRAM器件的方法的图。
具体实施方式
在下文中,将参照附图更详细地描述示例性实施例。
本发明参照截面图来描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性说明。如此,可以预料形状变化是由于例如制造技术和/或公差。因而,示例性实施例不应解释为限于本发明所说明的区域的具体形状,而是可以包括例如源自制造的形状差异。在附图中,为了清楚起见,可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解当提及一层在另一层或衬底“上”时,其可以直接在另一层或衬底上,或还可以存在中间层。
图2是说明根据第一示例性实施例的PCRAM器件的配置的图。
参见图2,在根据第一示例性实施例的PCRAM器件200中,在半导体衬底210上形成有字线区域220。字线区域220包括金属层或金属氮化物层。
在字线区域220上形成有第一绝缘层235,并且在每个孔内形成用作开关元件的肖特基二极管230。第一绝缘层可以包括用于将与每个单元(未示出)相对应的字线区域220的部分暴露出来的孔。肖特基二极管230包括与字线区域220接触的势垒金属层231、以及形成在势垒金属层231上的P+多晶硅层232。在第一示例性实施例中,开关元件被形成为肖特基二极管,但是开关元件不限于此。可以使用PN二极管或MOS晶体管作为开关元件。
在肖特基二极管230上形成有欧姆接触层240。欧姆接触层240包括金属硅化物。这里,形成欧姆接触层240是为了加强肖特基二极管230与下电极250之间的接触,并且必要时可以省略欧姆接触层240。
在欧姆接触层上形成有多个相变结构。所述多个相变结构每个都包括下电极250、相变层260以及上电极270。在根据第一示例性实施例的相变存储器件200中,形成了与下电极250和相变层260相邻的吸热层265。吸热层265吸收在下电极250与相变层260之间的界面处产生的焦耳热。更具体地,在根据第一示例性实施例的PCRAM器件200中,在与第二绝缘层255、下电极250以及相变层260相对应的位置上形成有吸热层265。在吸热层265之上形成有第三绝缘层275。
在上电极270上形成有位线区域280。
将参照图3A至3E详细描述制造根据第一示例性实施例的PCRAM的方法。
图3A至图3E是顺序说明制造根据第一示例性实施例的PCRAM的方法的图。
首先,如图3A所示,制造根据第一示例性实施例的PCRAM器件200的方法包括如下步骤:提供半导体衬底210。在半导体衬底210上形成包括金属层或金属氮化物层的字线区域220。
在字线区域220上形成第一绝缘层235,并随后使用干法刻蚀工艺顺序刻蚀第一绝缘层235以暴露出与每个单元相对应的字线区域220。作为刻蚀工艺的结果,在第一绝缘层中形成了多个孔H。
如图3B所示,在所述多个孔H中的每个中沉积势垒金属层231,并且在势垒金属层231上沉积P+多晶硅层232。结果,在每个孔H内形成肖特基二极管230。
在包括肖特基二极管230的半导体衬底210的所得结构上沉积过渡金属层(未示出),并且随后对过渡金属层执行选择性热处理,以形成由金属硅化物形成的欧姆接触层240。
如图3B所示,在欧姆接触层240和第一绝缘层235上层叠加热材料250a,并且在加热材料250a上层叠相变材料260a。在相变材料260a上层叠上电极材料270a。这里,加热材料250a可以包括选自金属、合金、金属氧氮化物、氧化物电极以及导电碳化合物中的至少一种材料。例如,加热材料250a可以包括选自钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、钛(Ti)、钼(Mo)、钽(Ta)、铂(Pt)、硅化钛(TiSi)、硅化钽(TaSi)、钛钨(TiW)、氧氮化钛(TiON)、氧氮化钛铝(TiAlON)、氧氮化钨(WON)、氧氮化钽(TaON)以及氧化铱(IrO2)中的至少一种材料。另外,相变材料260a可以包括选自碲(Te)、硒(Se)、锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、砷(As)、硫(S)、硅(Si)、磷(P)、氧(O)、氮(N)、及其混合物及其合金中的至少一种材料。
如图3C所示,对层叠的加热材料250a、相变材料260a以及上电极材料270a进行刻蚀以形成下电极250、相变层260以及上电极270来使欧姆接触层240暴露出来。下电极250、相变层260以及上电极270在刻蚀工艺之后具有柱体形状。
如图3D所示,在包括下电极250、相变层260、以及上电极270的柱体结构的半导体衬底的所得结构的上表面上保形地(conformally)形成第二绝缘层255。在第二绝缘层255上沉积吸热材料并将吸热材料凹陷以形成吸热层265。此时,在与下电极250和相变层260相邻的位置形成吸热层265以吸收在下电极250与相变层260之间的界面处产生的焦耳热。吸热层265的吸热材料可以包括选自金属、合金、金属氧氮化物、氧化物电极和导电碳化合物中的至少一种材料。例如,吸热层可以包括选自W、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、W、Mo、Ta、Pt、TiSi、TaSi、TiW、TiON、TiAlON、WON、TaON以及IrO2中的至少一种材料。形成第二绝缘层255是为了保护相变层260并使吸热层265与下电极250、相变层260以及上电极270电绝缘。
在吸热层265上形成掩埋在凹陷的区域内的第三绝缘层275。
如图3E所示,形成位线区域280并将位线区域280与上电极270连接。
在下文中,将描述用于有效地达到本发明构思目标的第二示例性实施例。
图4是说明根据第二示例性实施例的PCRAM器件的配置的图。
参见图4,在根据第二示例性实施例的PCRAM器件400中,在半导体衬底410上形成有字线区域420。字线区域420包括金属层或金属氮化物层。
在与每个单元相对应的字线区域420上形成有肖特基二极管430。肖特基二极管430包括势垒金属层431和P+多晶硅层432。在肖特基二极管430上形成可以由金属硅化物材料形成的欧姆接触层440。在欧姆接触层440上形成有多个相变结构。所述多个相变结构每个都包括下电极450、相变层460以及上电极470。这里,形成欧姆接触层440是为了加强肖特基二极管430与下电极450之间的接触并且可以省略欧姆接触层440。
在字线区域420上沉积第一绝缘层445以与肖特基二极管430和下电极450相对应。在肖特基二极管430之间形成有第一吸热层455。在第二示例性实施例中,开关元件被形成为肖特基二极管,但是开关元件不限于此。可以使用PN二极管或MOS晶体管作为开关元件。
在下电极450上顺序形成有相变层460和上电极470。在第一绝缘层445上形成第二绝缘层465以与相变层460和上电极470相对应。此时,第二绝缘层465在随后间隔件绝缘层的刻蚀过程中起保护相变层460的作用。在下电极450和相变层460的侧壁上形成有第二吸热层475以吸收在下电极450与相变层460之间的界面处产生的焦耳热。第二吸热层475被形成为具有间隔件形状,并且从第一吸热层455的上表面延伸。根据第二示例性实施例的PCRAM器件400包括形成在与肖特基二极管相对应的位置的第一吸热层455和形成在与下电极450和相变层460相对应的位置的第二吸热层475,以便相比于根据第一实施例的PCRAM 200而言,增加在下电极450与相变层460之间的界面处产生的焦耳热的吸收。在第一吸热层455之上、第二吸热层475的侧壁之间以及在第二吸热层475的上表面之上形成有第四绝缘层。
在上电极470上形成有位线区域480。
将参照图5A至图5J详细描述制造根据第二示例性实施例的PCRAM的方法。
图5A至图5E是顺序说明制造根据第二示例性实施例的PCRAM的方法的图。
首先,如图5A所示,提供半导体衬底410。在半导体衬底410上形成包括金属层或金属氮化物层的字线区域420。
在字线区域420上沉积金属材料431a,并且在沉积的金属材料431a上沉积硅材料432a。
在沉积的硅材料432a上沉积金属硅化物材料440a,并且在沉积的硅化物材料440a上沉积加热材料450a。这里,加热材料450a可以包括选自金属、合金、金属氧氮化物、氧化物电极以及导电碳化合物中的至少一种材料。例如,加热材料450a可以包括选自W、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、W、Mo、Ta、Pt、TiSi、TaSi、TiW、TiON、TiAlON、WON、TaON以及IrO2中的至少一种材料。
如图5B所示,将沉积的金属材料431a、硅材料432a、硅化物材料440a以及加热材料450a刻蚀成柱体形状以使字线区域420暴露出来。结果,形成包括势垒金属层431和P+多晶硅层432的肖特基二极管430、欧姆接触层440以及下电极450。
如图5C所示,在字线区域200的上表面和肖特基二极管430、欧姆接触层440以及下电极450的侧壁上保形地(conformally)形成第一绝缘层445。在第一绝缘层445之间沉积第一吸热层455,并将第一吸热层455回蚀以使第一吸热层455凹陷。此时,第一绝缘层445起将第一吸热层455与肖特基二极管430绝缘的作用。用于第一吸热层455的吸热材料可以包括选自金属、合金、金属氧氮化物、氧化物电极以及导电碳化合物中的至少一种材料。例如,第一吸热层455的吸热材料可以包括选自W、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、W、Mo、Ta、Pt、TiSi、TaSi、TiW、TiON、TiAlON、WON、TaON以及IrO2中的至少一种材料。
如图5D所示,在第一吸热层455上,更具体地,在第一吸热层455被凹陷的区域中形成第二绝缘层490。第二绝缘层490可以是牺牲绝缘层。
如图5E,在第一绝缘层445、第二绝缘层490、以及下电极450上沉积相变材料460a,并且随后,在相变材料460a上沉积上电极材料470。这里,相变材料460a可以包括选自碲(Te)、硒(Se)、锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、砷(As)、硫(S)、硅(Si)、磷(P)、氧(O)、氮(N)、及其混合物及其合金中的至少一种材料。
如图5F所示,将相变材料460a和上电极材料470刻蚀成柱体形状以使第二绝缘层490暴露出来。结果,形成相变层460和上电极470。在第二绝缘层490之上形成第三绝缘层465,并且第三绝缘层465可以包括间隔件绝缘层。
如图5G所示,通过间隔件刻蚀方法来刻蚀第三绝缘层465。此时,在刻蚀第三绝缘层465时,也刻蚀第二绝缘层490使得将第二绝缘层490去除以暴露出第一吸热层455。此外,第三绝缘层465在间隔件刻蚀工艺期间起保护相变层460的作用。
如图5H所示,在第一吸热层455之上在第一绝缘层445的侧壁上沉积第二吸热层475的第二吸热材料,并且随后通过间隔件刻蚀方法刻蚀第二吸热层475以形成第二吸热层475。第二吸热层475以与欧姆接触层400、下电极450和相变层460相对应的高度被形成在第一绝缘层445和第三绝缘层465的侧壁上。此外,第二吸热层475与第一吸热层455连接。在这个实施例中,第二吸热层475的第二吸热材料可以包括选自金属、合金、金属氧氮化物、氧化物电极以及导电碳化合物中的至少一种。例如,第二吸热层475的第二吸热材料可以包括选自W、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、W、Mo、Ta、Pt、TiSi、TaSi、TiW、TiON、TiAlON、WON、TaON以及IrO2中的至少一种。
参见图5I,形成第四绝缘层485以使第四绝缘层485掩埋在被去除了第二绝缘层490的空间内。
如图5J所示,形成位线区域480,并将位线区域480与上电极470连接。
尽管以上已经描述了某些实施例,但是对于本领域的技术人员可以理解的是描述的实施例仅仅是示例性的。因此,不应基于描述的实施例来限定本文描述的器件和方法。确切地说,应仅根据结合以上描述和附图的所附权利要求来限定本文描述的***和方法。

Claims (22)

1.一种相变随机存取存储器件,包括:
半导体衬底;
形成在所述半导体衬底上的开关元件;
形成在所述开关元件上的多个相变结构;以及
掩埋在所述多个相变结构之间的吸热层,其中,所述多个相变结构与所述吸热层绝缘。
2.如权利要求1所述的相变随机存取存储器件,其中,所述多个相变结构每个都包括:
形成在所述开关元件中的每个上的下电极;
形成在所述下电极上的相变层;以及
形成在所述相变层上的上电极。
3.如权利要求2所述的相变随机存取存储器件,其中,所述吸热层每个都被形成为与所述下电极和相变层相邻。
4.如权利要求3所述的相变随机存取存储器件,其中,所述吸热层包括选自金属、合金、金属氧氮化物、氧化物以及导电碳化合物中的至少一种材料。
5.如权利要求4所述的相变随机存取存储器件,其中,所述相变结构每个都被形成为柱体形状。
6.一种制造相变随机存取存储器件的方法,包括以下步骤:
提供半导体衬底;
在所述半导体衬底上形成开关元件;
在所述开关元件上形成多个相变结构;以及
在所述多个相变结构之间形成吸热层。
7.如权利要求6所述的方法,其中,形成所述多个相变结构中的每个的步骤包括以下步骤:
在所述开关元件中的每个上形成加热材料;
在所述加热材料上形成相变材料;
在所述相变材料上形成上电极材料;以及
刻蚀所述加热材料、所述相变材料、以及所述上电极材料,以形成包括所述下电极、所述相变层以及所述上电极的柱体。
8.如权利要求7所述的方法,其中,在为形成所述下电极、所述相变层以及所述上电极而进行的刻蚀之后,包括如下步骤:在所述相变结构的侧壁上形成绝缘层。
9.如权利要求8所述的方法,其中,形成所述吸热层的步骤包括:
在所述绝缘层之间形成用于所述吸热层的吸热材料;以及
回蚀所述吸热材料,使得所述吸热层凹陷。
10.如权利要求9所述的方法,其中,所述吸热材料包括选自金属、合金、金属氧氮化物、氧化物以及导电碳化合物中的至少一种材料。
11.一种相变随机存取存储器件,包括:
半导体衬底;
形成在所述半导体衬底上的多个开关元件;
掩埋在所述多个开关元件之间的第一吸热层,其中,所述多个开关元件与所述第一吸热层绝缘;
形成在所述多个开关元件上的多个相变结构;以及
第二吸热层,所述第二吸热层被形成在掩埋于所述多个相变结构之间的所述第一吸热层上,其中,所述多个相变结构与所述第二吸热层绝缘。
12.如权利要求11所述的相变随机存取存储器件,其中,所述多个相变结构每个都包括:
形成在所述多个开关元件中的每个上的下电极;
形成在所述下电极上的相变层;以及
形成在所述相变层上的上电极。
13.如权利要求12所述的相变随机存取存储器件,其中,所述第二吸热层每个都被形成为与所述下电极和相变层相邻。
14.如权利要求13所述的相变随机存取存储器件,其中,所述第一吸热层和所述第二吸热层每个都包括选自金属、合金、金属氧氮化物、氧化物以及导电碳化合物中的至少一种材料。
15.如权利要求14所述的相变随机存取存储器件,其中,所述相变结构每个都被形成为柱体形状。
16.一种制造相变随机存取存储器件的方法,包括以下步骤:
提供半导体衬底;
在所述半导体衬底上形成开关元件和下电极;
在所述开关元件和所述下电极的侧壁上形成第一绝缘层;
在所述第一绝缘层之间形成第一吸热层到与所述开关元件相对应的高度;
在所述开关元件上形成相变层和上电极;
在所述相变层和所述上电极的侧壁上形成第二绝缘层;以及
将与所述第一吸热层连接的第二吸热层形成到与所述下电极和所述相变层相对应的高度。
17.如权利要求16所述的方法,其中,形成所述开关元件和所述下电极的步骤包括以下步骤:
形成开关元件材料:
在所述开关元件材料上形成加热材料;以及
刻蚀所述开关元件材料和所述加热材料以将所述开关元件和所述下电极形成为柱体形状。
18.如权利要求17所述的方法,其中,形成所述第一吸热层的步骤包括以下步骤:
刻蚀所述第一绝缘层,使得在所述开关元件和所述下电极的侧壁上以及在所述半导体衬底的上表面上形成所述第一绝缘层;
在所述第一绝缘层之上和之间形成第一吸热层;
回蚀所述第一吸热层,使得所述吸热层凹陷;以及
在与所述下电极相邻的所述第一吸热层上形成牺牲绝缘层。
19.如权利要求18所述的方法,其中,所述第一吸热材料包括选自金属、合金、金属氧氮化物、氧化物以及导电碳化合物中的至少一种材料。
20.如权利要求19所述的方法,其中,形成所述相变层和所述上电极的步骤包括以下步骤:
在所述下电极和所述牺牲绝缘层上形成相变材料;
在所述相变材料上形成上电极材料;以及
刻蚀所述相变材料和所述上电极材料,以形成暴露出所述牺牲绝缘层的柱体形状的所述相变层和所述上电极。
21.如权利要求20所述的方法,其中,形成所述第二吸热层的步骤包括以下步骤:
刻蚀所述第二绝缘层和所述牺牲层,使得在所述相变层和所述上电极的侧壁上形成所述第二绝缘层,并使所述第一吸热层暴露出来;
在所述第一吸热层上形成第二吸热材料,以将所述第一吸热层与所述第二吸热层连接;以及
回蚀所述第二吸热材料,使得所述第二吸热层凹陷,并使得所述第二吸热层在所述第一绝缘层和所述第二绝缘层的侧壁上形成到与所述相变层的上表面相对应的高度。
22.如权利要求21所述的方法,其中,所述第一吸热层和所述第二吸热层每个都包括选自金属、合金、金属氧氮化物、氧化物以及导电碳化合物中的至少一种材料。
CN201210298827.6A 2011-11-29 2012-08-21 相变随机存取存储器件及其制造方法 Active CN103137863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110126144A KR20130059913A (ko) 2011-11-29 2011-11-29 상변화 메모리 장치 및 그의 제조방법
KR10-2011-0126144 2011-11-29

Publications (2)

Publication Number Publication Date
CN103137863A true CN103137863A (zh) 2013-06-05
CN103137863B CN103137863B (zh) 2017-07-14

Family

ID=48465976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210298827.6A Active CN103137863B (zh) 2011-11-29 2012-08-21 相变随机存取存储器件及其制造方法

Country Status (3)

Country Link
US (2) US8592790B2 (zh)
KR (1) KR20130059913A (zh)
CN (1) CN103137863B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425608A (zh) * 2013-08-19 2015-03-18 爱思开海力士有限公司 三维半导体器件、包括其的可变电阻存储器件及其制造方法
CN109037272A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 电子装置及其制造方法
CN110875427A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934003B1 (ko) * 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR20160079990A (ko) 2014-12-26 2016-07-07 에스케이하이닉스 주식회사 인캡슐레이션막을 구비한 반도체 집적 회로 장치 및 그 제조방법
US20170062714A1 (en) * 2015-08-31 2017-03-02 Intel Corporation Thermally regulated electronic devices, systems, and associated methods
KR102617145B1 (ko) * 2018-10-02 2023-12-27 삼성전자주식회사 가변 저항 메모리 장치
KR20210111515A (ko) 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218665A1 (en) * 2006-03-15 2007-09-20 Marvell International Ltd. Cross-point memory array
CN101068024A (zh) * 2006-02-07 2007-11-07 奇梦达股份公司 相变存储单元的热隔绝
KR100876767B1 (ko) * 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US20100034016A1 (en) * 2008-08-06 2010-02-11 Micron Technology, Inc. Phase change memory structures and methods
CN101944534A (zh) * 2009-07-07 2011-01-12 旺宏电子股份有限公司 相变存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
JP5439147B2 (ja) * 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
JP2011249542A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068024A (zh) * 2006-02-07 2007-11-07 奇梦达股份公司 相变存储单元的热隔绝
US20070218665A1 (en) * 2006-03-15 2007-09-20 Marvell International Ltd. Cross-point memory array
KR100876767B1 (ko) * 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US20100034016A1 (en) * 2008-08-06 2010-02-11 Micron Technology, Inc. Phase change memory structures and methods
CN101944534A (zh) * 2009-07-07 2011-01-12 旺宏电子股份有限公司 相变存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425608A (zh) * 2013-08-19 2015-03-18 爱思开海力士有限公司 三维半导体器件、包括其的可变电阻存储器件及其制造方法
CN104425608B (zh) * 2013-08-19 2019-05-07 爱思开海力士有限公司 三维半导体器件、包括其的可变电阻存储器件及其制造方法
CN109037272A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 电子装置及其制造方法
CN110875427A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20130134371A1 (en) 2013-05-30
US20140113427A1 (en) 2014-04-24
US8853044B2 (en) 2014-10-07
KR20130059913A (ko) 2013-06-07
CN103137863B (zh) 2017-07-14
US8592790B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
CN103137863B (zh) 相变随机存取存储器件及其制造方法
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
US7470922B2 (en) Increasing adherence of dielectrics to phase change materials
US8853682B2 (en) Methods of self-aligned growth of chalcogenide memory access device
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
CN101013736A (zh) 管型相变存储器
CN102104055A (zh) 可变电阻存储器
CN103069603A (zh) 单掩模相变存储器工艺集成
JP2006086526A (ja) オボニック閾値スイッチを有する相変化メモリ
US11647683B2 (en) Phase change memory cell with a thermal barrier layer
CN110858623B (zh) 可变电阻存储器件及其制造方法
US20130026436A1 (en) Phase change memory electrode with sheath for reduced programming current
KR100967675B1 (ko) 상변환 기억 소자 및 그의 제조방법
US10818730B2 (en) Semiconductor memory device
CN101604728A (zh) 相变化存储器装置及其制造方法
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US8692225B2 (en) Resistive memory device and fabrication method thereof
US20080296553A1 (en) Integrated circuit having contact including material between sidewalls
US20060115909A1 (en) Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon
US8254166B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
KR101052860B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101490053B1 (ko) 상변화 메모리 셀 및 이의 제조방법
CN109659430A (zh) 包括数据存储图案的半导体装置
US20240099168A1 (en) Phase change memory cell
US20240099164A1 (en) Phase change memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea