CN103137593A - 用于集成电路封装的引线框及相应的封装器件 - Google Patents

用于集成电路封装的引线框及相应的封装器件 Download PDF

Info

Publication number
CN103137593A
CN103137593A CN2011103946670A CN201110394667A CN103137593A CN 103137593 A CN103137593 A CN 103137593A CN 2011103946670 A CN2011103946670 A CN 2011103946670A CN 201110394667 A CN201110394667 A CN 201110394667A CN 103137593 A CN103137593 A CN 103137593A
Authority
CN
China
Prior art keywords
lead frame
island
pins
crystal oscillator
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103946670A
Other languages
English (en)
Inventor
郑志荣
孙宏伟
卫安琪
王伦波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN2011103946670A priority Critical patent/CN103137593A/zh
Priority to PCT/CN2012/085609 priority patent/WO2013079011A1/zh
Publication of CN103137593A publication Critical patent/CN103137593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种用于集成电路封装的引线框，包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其特征在于，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。本发明所述的引线框可用于将芯片和晶振封装在一个封装体内。

Description

用于集成电路封装的引线框及相应的封装器件
技术领域
本发明涉及芯片封装技术，尤其涉及将芯片与晶振封装在一个封装体的技术。
背景技术
人们对电子设备轻薄小的追求使得业界对器件模块化或者说集成度提出了更高的要求。除了不断改善芯片封装工艺使封装后的器件更加薄和小，依据电路功能将更多器件封装在一个塑封体内形成层叠封装（package on package）也是达成上述目的的手段之一，将芯片与晶振封装在一个塑封体内便是一个例子。
常规的集成电路，一个塑封体内只封装一个或多个芯片，很少将芯片和晶振封装在一起，这主要是因为晶振在封装时占据的立体体积较大，常规的引线框无法满足需求。图1是常规的具有8个引脚的小外形封装（SOP）引线框的结构示意。如图所示，该引线框包括小岛120、设置在小岛周围的8个内引脚111～118，其中小岛120是通过打凹工艺形成。如果不考虑晶振的体积，利用图1所示意的引线框将芯片和晶振封装在一起依然存在问题，现结合图2说明。图2是利用图1所示意的引线框同时封装晶振和芯片时的截面结构示意。如图，半导体芯片40置于小岛120的下方，晶振50置于小岛120的上方。在芯片40和引脚110之间进行键合打线即形成引线60。这种结构中，引线60的中部很容易与小岛120的边沿1201接触，从而导致电路短路失效或者产生其它可靠性的问题。由于引脚110和芯片40之间的高度差较大，引线的中部与小岛的边沿接触的问题更容易发生在小岛120的横向宽度较宽的时候。
我国专利CN200920286409.9公开了一种可将芯片40和晶振50封装在一个塑封体内且可避免上述问题的引线框。
发明内容
有鉴于此，本发明提供一种用于集成电路封装的引线框，包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其特征在于，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。
优选地，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
本发明还提供一种用于集成电路封装的引线框阵列，所述阵列由多个引线框组成，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其中，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。
优选地，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
优选地，在所述连接筋的切筋线上形成有若干圆槽。
本发明还提供一种封装器件，所述封装器件包括引线框、芯片、晶振、和与所述引线框相匹配的封装体，其中，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构，所述芯片设置在所述小岛的第一表面，所述晶振设置在与所述小岛的第一表面相对的第二表面。
优选地，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
本发明所述的引线框，其可同时焊接晶振与芯片。此外，由于在与晶振键合的引脚上至少要键合晶振的部分被加宽，因此确保了晶振焊接的可靠性。
附图说明
图1是常规的具有8个引脚的小外形封装（SOP）引线框的结构示意。
图2是利用图1所示意的引线框同时封装晶振和芯片时的截面结构示意。
图3是根据本发明一个示例性实施例的集成电路封装结构的引线框的示意图。
图4是图3中所示的引线框包含内引脚307和308以及连接筋的第二端部321的A部分的局部示意图。
图5是在图3所示的引线框上设置了晶振和芯片的示意图，其中芯片没有示意出。
图6是根据本发明的由引线框形成的引线框阵列的示意图。
具体实施方式
以下将结合附图进一步阐述本发明。附图仅为示意，并不用以限定其中各部件的具体形状和大小。
先行说明的是，尽管以下说明以平面框架结构的引线框为例进行说明，但并不以此为限制。实际应用中，本发明也可应用于非平面框架结构。在此，术语“平面框架结构”指的是小岛、内引脚、以及连接筋在同一个平面的引线框结构。
图3是根据本发明一个示例形实施例的用于集成电路封装的引线框的示意图。该引线框3包括小岛30，设置在小岛30周围的若干内引脚，以及连接筋32。在本例中，引线框3包括16个内引脚，分别为300、301、302、303、304、305、306、307、308、309、3010、3011、3012、3013、3014、和3015。实际应用中，内引脚的数量并不以此为限，可以为8个或24个等。连接筋32在小岛30两侧的部分分别为第一端320和第二端321。根据本实施例，第一端320和第二端321分别自小岛30向外延伸，并在距离小岛30一定距离处形成分叉结构，该分叉结构可以例如为人字形结构。
根据本发明，用于键合晶振的内引脚，至少将其用来键合芯片的部分设置得较宽，以确保后续晶振焊接时可有较多余量。本实施例中，示例性地，以引脚307和308键合晶振，且自引脚307延伸出延伸部3071，自引脚308延伸出延伸部3081，使得引脚307和308键合晶振的部分加宽。
如图3所示，在将芯片和晶振安装到小岛的不同表面后进行塑封处理时，可将塑封料从连接筋的第一端部320的人字形结构的第一开口320a和第二开口320b灌入和/或从连接筋的第二端部321的人字形结构的第一开口321a和第二开口321b灌入。
进行了塑封处理之后，可以沿着切筋线34将已封装的芯片切下。在示例性实施例中，沿着塑封体切筋线34（亦即，塑封体外露部分上切断连接筋时的扯断部分），可设置多个小圆槽400，以减弱或避免后续切断连接筋时对塑封形成的树脂体（亦即，塑封体）的损坏。在本例中，可沿切筋线34在连接筋32上设置小圆槽，可同时沿切筋线34在内引脚307和308上设置小圆槽，如此形成若干小圆槽400。
图4是图3中所示的引线框包含内引脚307和308以及连接筋的第二端部321的A部分的局部示意图。由图4可见，本例中沿切筋线34在连接筋32上设置了小圆槽4001、4002、4003、和4004，并同时沿切筋线34在内引脚307和308上设置了小圆槽4005和4006。
图5是在图3所示的引线框上设置了晶振和芯片的示意图，其中芯片没有示意出。在引线框3的第一表面（未标示）设置芯片，第二表面36设置晶振，本例中，小岛的第一表面指的是与第二表面相对的那个面。在本实施例中，芯片紧贴设置在小岛30的第一表面，并且通过键合金丝（未示出在图中）与引线框的内引脚键合。需要说明的是，与芯片键合的内引脚数量取决于芯片，尽管引线框3具有16个内引脚，但并非16个内引脚都需要与芯片键合。本例中，芯片通过键合金丝键合到内引脚301、302、303、304、307、308、309、310、313、和314。
在将芯片贴紧设置在小岛的第一表面之后，将晶振46设置在小岛的第二表面36。具体而言，分别通过键合金线467和468将晶振的两个引脚键合到内引脚307和308。根据本实施例，键合金线468和469分别键合内引脚307和308延伸出的延伸部3071和3081。
如上文所述，在塑封完成之后，可沿着切筋线34切断连接筋，亦即沿着切筋线34切筋。由于在塑封体的连接根部设置了若干小圆槽400，使得在切断连接筋时可以避免将塑封形成的树脂损坏。
在塑封完成并进行了切筋之后，变形成了包括芯片和晶振的封装器件。
在以上结合附图的说明中，都是以一个引线框作为示例进行的阐述，但是在封装过程中，多个上述引线框可排列形成引线框阵列，如图6所示为根据本发明的由引线框形成的引线框阵列的示意图。
本发明所述的引线框，可采用A42铁镍合金，并在合金表面镀铜，从而不必在需要焊接晶振的部分镀银，由此降低了框架的成本。
综上，本发明所述的引线框，其连接筋的端部为分叉结构，使得在进行下塑封体塑封时，塑封料分别自连接筋两端320和321的两个入口（即第一端部320的第一开口320a和第二开口320b以及第二端部321的第一端口321a和第二端口321b）进入，由此减缓了塑封料注入过程中所产生的压力，避免了压力过大对芯片的键合金线产生冲击造成其断开从而造成开路、或与相邻的金线接触从而造成短路的问题。本发明所述的引线框，其与晶振键合的引脚，至少要键合晶振的部分被加宽，从而确保了晶振焊接的可靠性。除此之外，本发明的引线框在其制造过程中，还在切断连接筋的塑封体切筋线（有时也称为塑封体外形线）上选择性地设置了小圆槽，从而使得切断连接筋变得更为容易且在切断的时候不损害塑封体。
尽管已参照上述具体实施方式对本发明进行了详细的阐述，但本领域的普通技术人员应当理解，可以对本发明的具体实施方式进行修改或对部分技术特征进行等同替换，而在不脱离本发明的技术方案的精神下，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (8)

1.一种用于集成电路封装的引线框，包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其特征在于，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。
2.根据权利要求1所述的引线框，其特征在于，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
3.根据权利要求1或2所述的引线框，其特征在于，在所述连接筋的切筋线上形成有若干圆槽。
4.一种用于集成电路封装的引线框阵列，其特征在于，所述阵列由多个引线框组成，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。
5.根据权利要求4所述的引线框阵列，其特征在于，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
6.根据权利要求4或5所述的引线框阵列，其特征在于，在所述连接筋的切筋线上形成有若干圆槽。
7.一种封装器件，其特征在于，所述封装器件包括引线框、芯片、晶振、和与所述引线框相匹配的封装体，其中，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构，所述芯片设置在所述小岛的第一表面，所述晶振设置在与所述小岛的第一表面相对的第二表面。
8.根据权利要求7所述的封装器件，其特征在于，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。
CN2011103946670A 2011-12-02 2011-12-02 用于集成电路封装的引线框及相应的封装器件 Pending CN103137593A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011103946670A CN103137593A (zh) 2011-12-02 2011-12-02 用于集成电路封装的引线框及相应的封装器件
PCT/CN2012/085609 WO2013079011A1 (zh) 2011-12-02 2012-11-30 用于集成电路封装的引线框及相应的封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103946670A CN103137593A (zh) 2011-12-02 2011-12-02 用于集成电路封装的引线框及相应的封装器件

Publications (1)

Publication Number Publication Date
CN103137593A true CN103137593A (zh) 2013-06-05

Family

ID=48497206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103946670A Pending CN103137593A (zh) 2011-12-02 2011-12-02 用于集成电路封装的引线框及相应的封装器件

Country Status (2)

Country Link
CN (1) CN103137593A (zh)
WO (1) WO2013079011A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935564A (zh) * 2015-12-31 2017-07-07 无锡华润安盛科技有限公司 集成电路封装结构
CN112133688A (zh) * 2020-11-25 2020-12-25 苏州纳芯微电子股份有限公司 多基岛引线框架的封装结构
CN113422587A (zh) * 2021-05-13 2021-09-21 北京七芯中创科技有限公司 基于多层凹嵌式基板的柱体晶振与芯片单体化封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
KR20020033887A (ko) * 2000-10-30 2002-05-08 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조
CN201417768Y (zh) * 2009-06-09 2010-03-03 铜陵丰山三佳微电子有限公司 一种半导体集成电路引线框架
CN201725791U (zh) * 2009-12-25 2011-01-26 无锡华润安盛科技有限公司 小外形集成电路封装结构的引线框及封装器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065737A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 제조공정용 리드프레임 구조
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
KR20020033887A (ko) * 2000-10-30 2002-05-08 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조
CN201417768Y (zh) * 2009-06-09 2010-03-03 铜陵丰山三佳微电子有限公司 一种半导体集成电路引线框架
CN201725791U (zh) * 2009-12-25 2011-01-26 无锡华润安盛科技有限公司 小外形集成电路封装结构的引线框及封装器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935564A (zh) * 2015-12-31 2017-07-07 无锡华润安盛科技有限公司 集成电路封装结构
CN112133688A (zh) * 2020-11-25 2020-12-25 苏州纳芯微电子股份有限公司 多基岛引线框架的封装结构
CN113422587A (zh) * 2021-05-13 2021-09-21 北京七芯中创科技有限公司 基于多层凹嵌式基板的柱体晶振与芯片单体化封装结构

Also Published As

Publication number Publication date
WO2013079011A1 (zh) 2013-06-06

Similar Documents

Publication Publication Date Title
US9385071B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN102593015B (zh) 半导体器件的制造方法
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
KR200492009Y1 (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20130093069A1 (en) Package structure and the method to fabricate thereof
CN104517927A (zh) 半导体装置及其制造方法
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP2016127067A (ja) 半導体装置の製造方法
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
CN101071799A (zh) 树脂封装型半导体器件的制造方法及其所用的布线基板
JP5205173B2 (ja) 半導体装置及びその製造方法
KR100227120B1 (ko) 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
EP3166142B1 (en) Bond wire connection and method of manufacturing the same
CN210429796U (zh) 一种引线框双面焊接组装的封装结构
CN206098385U (zh) Ic器件用半导体的引线框架
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN112635428B (zh) 芯片封装的框架结构及半导体器件
US20090294933A1 (en) Lead Frame and Chip Package Structure and Method for Fabricating the Same
CN203932043U (zh) 一种贴片封装的功率器件
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
CN205406514U (zh) 预塑封引线框架的晶圆级封装结构
CN104600048A (zh) 一种半导体封装结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130605