CN103125048B - 使用故意的宽度失配减小耦合系数变化 - Google Patents

Abstract

呈现了具有高方向性和低耦合系数变化的耦合器。该耦合器包括第一迹线，该第一迹线具有基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。外区段与第三边缘相距第一距离。中间区段与第三边缘相距第二距离。此外，耦合器包括第二迹线，所述第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。外区段与第三边缘相距第一距离。中间区段与第三边缘相距第二距离。

Description

使用故意的宽度失配减小耦合系数变化

相关申请

本申请要求2010年7月29日提交并且名称为“SYSTEM AND METHOD FOR REDUCING COUPLING COEFFICIENT VARIATION UNDER VSWR USING INTENDED MISMATCH IN DAISY CHAIN COUPLERS”的美国临时专利申请No.61/368,700在35U.S.C.§119(e)下的优先权的权益，其公开通过引用整体合并于此。

技术领域

本公开总地涉及耦合器的领域，更具体地涉及用于减小耦合系数变化的***和方法。

背景技术

在例如第三代（3G）移动通信***的某些应用中，需要负载变化下的健壮的和精确的功率控制。为了实现这样的功率控制，高方向性耦合器常常与功率放大器模块（PAM）一起使用。为了在2.5:1的输出电压驻波比（VSWR）的情况下维持±1dB和±0.4dB之间的耦合器因子变化或峰到峰误差，耦合器方向性通常被限制为12-18dB。

然而，新的多频带和多模式设备、以及使用菊花链耦合器来在不同频带之间共享功率的新的手机架构需要高得多的方向性和更低的耦合器因子变化。随着对更小的芯片封装的需求的增加，达到这样的要求变得更难。

发明内容

根据一些实施例，本公开涉及一种可以与例如3mm×3mm功率放大器模块（PAM）一起使用的具有高方向性和低耦合器因子变化的耦合器。该耦合器包括第一迹线（trace），该第一迹线包括基本上平行于第二边缘（edge）并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段 和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，耦合器包括第二迹线，该第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。

根据一些实施例，本公开涉及一种封装的芯片，该封装的芯片包括具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm PAM一起使用。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的无线设备，该耦合器可以与例如3mm×3mm PAM一起使用。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的条带耦合器（stripe coupler），该条带耦合器可以与例如3mm×3mm PAM一起使用。该条带耦合器包括相对于彼此定位的第一条带和第二条带。每个条带具有内耦合边缘和外边缘。外边缘具有一个区段，在该区段中条带的宽度不同于与该条带的一个或多个另外的区段相关联的一个或多个另外的宽度。此外，条带耦合器包括第一端口，该第一端口被实质上配置为输入端口并且与第一条带相关联。条带耦合器还包括第二端口，该第二端口被实质上配置为输出端口并且与第一带相关联。此外，条带耦合器包括第三端口，该第三端口被实质上配置为耦合端口并且与第二条带相关联。条带耦合器还包括第四端口，该第四端口被实质上配置为隔离端口并且与第二条带相关联。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成第一迹线，该第一迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，所述方法包括形成第二迹线，该第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和 第三区段之间的第二区段与第三边缘相距第二距离。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。此外，该耦合器包括与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的条带耦合器，该条带耦合器可以与例如3mm×3mm PAM一起使用。该条带耦合器包括相对于彼此定位的第一条带和第二条带。每个条带具有内耦合边缘和外边缘。第一条带包括将第一条带的主臂连接到第二端口的连接迹线。该连接迹线和主臂以非零角接合。第二条带包括与第四端口通信的主臂，该主臂没有以非零角接合到连接迹线。条带耦合器还包括实质上被配置为输入端口并且与第一条带相关联的第一端口。第二端口实质上被配置为输出端口并且与第一条带相关联。此外，条带耦合器包括实质上被配置为耦合端口并且与第二条带相关联的第三端口。第四端口实质上被配置为隔离端口并且与第二条带相关联。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。所述方法还包括形成与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。该耦合器还包括与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口并且第四端口实质上被配置为隔离端口。此外，该耦合器包括被配置为引入不连续（discontinuity）以便在耦合器中引起失配的第一电容器。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变 化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。所述方法还包括形成与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口并且第四端口实质上被配置为隔离端口。此外，所述方法包括将第一电容器连接到第二端口。第一电容器被配置为引入不连续以便在耦合器中引起失配。

附图说明

贯穿整个附图，重复使用参考标号以便指示所提到的元件之间的对应关系。提供附图以便图示在这里描述的本发明的主题的实施例，并且不限制本发明的范围。

图1图示根据本公开的耦合器的实施例，该耦合器与将输入信号提供到该耦合器的电路通信。

图2A-2B图示边缘条带耦合器的实施例。

图2C-2D图示根据本公开的边缘条带耦合器的实施例。

图3A-3B图示分层耦合器的实施例。

图3C-3D图示根据本公开的宽边（wide-side）条带分层耦合器的实施例。

图4A-4B图示根据本公开的角形（angled）耦合器的实施例。

图5图示根据本公开的嵌入式电容器耦合器的实施例。

图6图示根据本公开的包括耦合器的电子设备的实施例。

图7图示根据本公开的耦合器制造过程的一个实施例的流程图。

图8图示根据本公开的耦合器制造过程的一个实施例的流程图。

图9图示根据本公开的耦合器制造过程的一个实施例的流程图。

图10图示根据本公开的耦合器制造过程的一个实施例的流程图。

图11A图示根据本公开的包括分层角形耦合器的原型PAM的实施例。

图11B-C图示被包括在图11A的原型中的耦合器的测量结果和仿真结果。

图12A-B图示根据本公开的嵌入式电容器耦合器的示例仿真设计和比较设计、以及仿真结果。

图13A-B图示根据本公开的浮动（floating）电容器耦合器的示例仿真设 计和比较设计、以及仿真结果。

具体实施方式

介绍

传统上，设计者试图匹配和隔离耦合器，以便在最小耦合因子变化或最小峰到峰误差的情况下实现改善的方向性。研究者的理论分析表明，如果条带耦合器的电感耦合系数等于它的电容耦合系数，条带耦合器（strip coupler）可以被理想地匹配和完全地隔离。

$\frac{C_m}{\sqrt{C_1{C}_2}}=\frac{L_m}{\sqrt{L_1{L}_2}}---\left(1\right)$

然而，满足这个条件通常需要沿耦合器臂方向的布局对称和基板材料的适当的介电常数。在许多应用中，使用传统的耦合器设计来满足需要的耦合器规格是不可行的。例如，在目前的功率放大器模块（PAM）设计中，电介质常数主要由层压技术（laminate technology）确定，并且当对紧凑封装设计的需求减小对于耦合器可用的空间时，不能容易地满足耦合器臂的对称需要。因此，当PAM大小被减小到3mm×3mm和更小时，变得更难实现将耦合器与PAM集成所需的规格。

本公开的实施例提供用于在2.5:1的VSWR输出以下最小化耦合器因子变化或峰到峰误差的装置和方法。通过在主臂或迹线（trace）的输出端口处引入失配而减小耦合器因子变化。失配的引入基于抵消作用而增大方向性。使用图1在下面数学地解释这个原理。

图1图示根据本公开的耦合器102的实施例，该耦合器102与向耦合器102提供输入信号的电路100通信。电路100通常可以包括可以向耦合器102提供输入信号的任何电路。例如，虽然不被限制为这样，电路100可以是PAM。

耦合器102包括四个端口：端口104、端口106、端口108和端口110。在图示的实施例中，端口104代表输入端口Pin，通常在该输入端口Pin中施加功率。端口106代表输出端口Pout或传送端口，在该输出端口Pout处输出来自输入端口的功率减去耦合功率。端口108代表耦合端口Pc，施加到输入端口的功率的部分被引导到该耦合端口Pc。端口110代表隔离端口Pi，通常（虽然不一定）以匹配的负载终止该隔离端口Pi。

常常基于耦合因子和耦合因子变化或峰到峰误差测量耦合器性能。耦合因子Cpout是在输出端口（端口106）处的功率与在耦合端口（端口108）处的功率的比率，并且可以使用等式2计算。

$C_{\mathrm{pout}}=\frac{P_{\mathrm{out}}}{P_c}---\left(2\right)$

耦合因子变化基于耦合因子的最大改变来确定，并且可以使用等式3计算。

P_k=max(ΔC_pout)|_VSWR     (3) 

在对于当在端口j输入功率时在端口i接收的功率的匹配条件下，定义Γ_L为被正规化到50欧姆的负载阻抗并且S_ij为耦合器的散射（scattering）或S参数，并且假设在耦合端口和隔离端口没有反射（即S₃₃=S₄₄=0），则对于耦合因子Cpout，可以推导出等式4。

$C_{\mathrm{pout}}=\frac{\sqrt[\text{|}{S}_{21}\text{|}]{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)}---\left(4\right)$

然后可以使用等式5推导出以分贝测量的耦合因子变化。

$\mathrm{Pk}\_\mathrm{dB}={20\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|---\left(5\right)$

S参数与耦合器的传输系数T和耦合系数K相关联，传输系数T和耦合系数K中的每一个是包括相位和幅度的复数值。在某些实施例中，通过改变耦合器迹线的几何结构、耦合器的连接迹线相对于主迹线的角度、以及连接到耦合器迹线的电容器的特性中的至少一个，可以修改S参数的值。在一些实施方式中，通过调整S参数，可以增大耦合器方向性，同时可以减小耦合 因子变化。

当输出端口（端口106）不完全匹配时，可以使用等式6定义等效方向性。

$D=\left|\frac{1}{\frac{S_{32}}{S_{31}}-\frac{S_{22}}{S_{21}}}\right|---\left(6\right)$

如由等式7所示，当输出端口完全匹配时，等式6被简化为用于计算耦合器方向性的等式。

$D=\left|\frac{S_{31}}{S_{32}}\right|---\left(7\right)$

类似地，用于确定耦合器因子变化的等式（等式5）可以被简化为等式8。

$\mathrm{Pk}\_\mathrm{dB}-{20\log }_{10}\left|\frac{1+\left|\frac{S_{21}}{D}{\mathrm{\Γ}}_L\right|}{1-\left|\frac{S_{21}}{D}{\mathrm{\Γ}}_L\right|}\right|---\left(8\right)$

检查等式8，可以看出方向性D越高，耦合因子变化越低。此外，当耦合器的方向性受到耦合器的大小约束和/或耦合器和其他电路迹线之间的交叉耦合限制时，等式6表明，调整S参数S_ij的幅度和相位以便抵消S₃₂/S₃₁的部分将改善等效方向性。这可以通过在耦合器中产生不连续（discontinuity）以便特意引起失配而实现。贯穿这个公开，呈现耦合器设计的几个非限制示例，与现有的耦合器设计相比，所述耦合器设计具有改善的方向性和耦合器因子变化。在某些实施例中，在这里呈现的耦合器可以与3mm×3mm和更小的模块封装以及更大的封装一起使用。

边缘条带耦合器的示例

图2A图示边缘条带耦合器（edge stripe coupler）200的实施例。边缘条带耦合器200包括两个迹线202和204。迹线202和迹线204每个具有相等长度L和相等宽度W。此外，在迹线202和迹线204之间存在间隙宽度GAPW。选择间隙宽度以便允许向一个迹线提供的功率的预定部分被耦合到第二迹线。如图2B中所示，迹线202和迹线204位于相同的水平平面中，使得一 个迹线紧邻另一迹线。

如前面关于图1所述，每个迹线可以与两个端口（未示出）相关联。例如，迹线202可以与该迹线的左端（具有标记GAP W的一侧）上的输入端口和右端（具有标记W的一侧）上的输出端口相关联。同样，迹线204可以与该迹线的左端上的耦合端口和右端上的隔离端口相关联。当然，在一些实施例中，可以交换所述端口，使得输入端口和耦合端口在迹线的右侧，同时输出端口和隔离端口在迹线的左侧。在一些实施例中，耦合端口可以在右端并且隔离端口可以在迹线204的左端，同时输入端口保持在迹线202的左端并且输出端口保持在迹线202的右端。此外，在某些实施例中，输入端口和输出端口可以与迹线204相关联，并且耦合端口和隔离端口可以与迹线202相关联。在某些实施例中，迹线202和204通过连接迹线（未示出）与所述端口连接。在一些实施例中，所述迹线通过使用通孔（via）与所述端口通信，该通孔将所述迹线的主臂与所述端口连接。

图2C-2D图示根据本公开的边缘条带耦合器的实施例。如之前在上面所述，边缘条带耦合器中的每一个可以与四个端口相关联。此外，如上所述，耦合器的每个迹线可以使用连接臂或通孔与所述端口通信。图2C图示包括第一迹线212和第二迹线214的边缘条带耦合器210的实施例。如图2C中所示，每个迹线可以被分成三个区段216、217和218。在某些实施例中，通过将迹线212和迹线214分成三个区段，产生不连续。通常，如图2C中所示，类似于图2B中所示的耦合器200，通常，迹线212和迹线214位于相同的水平平面中，使得迹线212的内连续（unbroken）耦合边缘与迹线214的内连续耦合边缘平行对齐，并且具有间隙宽度GAP W。然而，在一些实施例中，可以相对于迹线212的位置调整迹线214的位置。此外，通常迹线212和迹线214是共享相等尺寸的镜像。然而，在一些实施例中，迹线212和迹线214可以不同。例如，与迹线212相关联的区段217的长度和/或宽度可以不同于与迹线214相关联的区段217的长度和/或宽度。

有利地，在一些实施例中，通过调整每个迹线的长度L1、L2和L3中的一个或多个和/或每个迹线的宽度W1和W2中的一个或多个，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。

在某些实施例中，L1等于L2。此外，L3可以等于或可以不等于L1和 L2。在其他实施例中，L1、L2和L3可以各不相同。通常，对于迹线212和迹线214，L1、L2和L3相同。然而，在一些实施例中，迹线212和迹线214的区段的长度中的一个或多个可以不同。类似地，对于迹线212和对于迹线214，宽度W1和W2通常相等。然而，在一些实施例中，对于迹线212和迹线214，宽度W1和W2中的一个或多个可以不同。通常。W1和W2两者都非零。

在某些实施例中，在区段216和区段217之间产生的角A是90度。此外，在区段217和区段218之间的角也是90度。然而，在某些实施例中，这三个区段之间的角中的一个或多个可以不同。因此，在一些实施例中，区段217可以以比图示更平缓的方式沿纵坐标方向从迹线212和迹线214伸出。

图2D图示边缘条带耦合器220的实施例，该边缘条带耦合器包括第一迹线222和第二迹线224。如通过比较图2D和图2C可以看出的，耦合器220是耦合器210的反转版本。如图2D中所示，每个迹线可以被分成三个区段226、227和228。在某些实施例中，通过将迹线222和迹线224分成三个区段，产生不连续。通常，如图2D中所示，类似于图2B中所示的耦合器200，迹线222和迹线224位于相同的水平平面中，使得迹线222的内连续耦合边缘与迹线224的内连续耦合边缘平行对齐，并且具有间隙宽度GAP W。然而，在一些实施例中，可以相对于迹线222的位置调整迹线224的位置。此外，通常迹线222和迹线224是共享相等尺寸的镜像。然而，在一些实施例中，迹线222和迹线224可以不同。例如，与迹线222相关联的区段226和228的长度和/或宽度可以不同于与迹线224相关联的区段226和228的长度和/或宽度。

有利地，在一些实施例中，通过调整每个迹线的长度L1、L2和L3中的一个或多个和/或每个迹线的宽度W1和W2中的一个或多个，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。

在某些实施例中，L1等于L2。此外，L3可以等于或可以不等于L1或L2。在其他实施例中，L1、L2和L3可以各不相同。通常，对于迹线222和迹线224，L1、L2和L3相同。然而，在一些实施例中，迹线222和迹线224的区段的长度中的一个或多个可以不同。类似地，对于迹线222和对于迹线224，宽度W1和W2通常相等。然而，在一些实施例中，对于迹线222和迹 线224，宽度W1和W2中的一个或多个可以不同。通常。W1和W2两者都非零。

在某些实施例中，在区段226和区段227之间产生的角A是90度。此外，区段227和区段228之间的角也是90度。然而，在某些实施例中，这三个区段之间的角中的一个或多个可以不同。因此，在一些实施例中，区段226和228可以以比图示更平缓的方式沿纵坐标方向从迹线222和迹线224伸出。

分层条带和分层宽边条带耦合器的示例

图3A-3B图示分层条带耦合器300的实施例。分层条带耦合器300包括两个迹线302和304。虽然迹线302和304被描绘为具有不同的宽度，这主要是为了易于图示。图3B更清楚地图示这两个迹线具有相等的宽度。此外，迹线302和迹线304具有相等的长度L。此外，如图3B中所示，在迹线302和迹线304之间存在间隙宽度GAP W。选择间隙宽度以便使得向一个迹线提供的功率的预先选择的部分能够被耦合到第二迹线。

如前面关于图1所述，每个迹线可以与两个端口（未示出）相关联。例如，参考图3A，迹线302可以与该迹线的左端（具有标记302和304的一侧）上的输入端口和右端（具有标记W的一侧）上的输出口相关联。同样地，迹线304可以与该迹线的左端上的耦合端口和右端上的隔离端口相关联。当然，在一些实施例中，可以交换所述端口使得输入端口和耦合端口在迹线的右侧上，同时输出端口和隔离端口在迹线的左侧上。在一些实施例中，耦合端口可以在右端上并且隔离端口可以在迹线304的左端上，同时输入端口保持在迹线302的左端上并且输出端口保持在迹线302的右端上。此外，在某些实施例中，输入端口和输出端口可以与迹线304相关联，并且耦合端口和隔离端口可以与迹线302相关联。在某些实施例中，迹线302和304通过连接迹线（未示出）与所述端口连接。在一些实施例中，所述迹线通过使用通孔与所述端口通信，该通孔将所述迹线的主臂与所述端口连接。

图3C-3D图示根据本公开的分层宽边条带耦合器的实施例。如先前在上面所述，分层宽边条带耦合器中的每一个可以与四个端口相关联。此外，如上所述，耦合器的每个迹线可以使用连接臂或通孔与所述端口通信。图3C图示包括第一迹线312和第二迹线314的分层宽边条带耦合器310的实施例。如图3C中所示，每个迹线可以沿它的长度被分成三对镜像区段316、317和318。在某些实施例中，如果每个迹线沿它的长度被一分为二，这两半将是基 本上相同的镜像。然而，在一些实施例中，这两半可以具有不同的大小。例如，区段317可以比对应区段317沿负纵坐标方向伸出更进一步地沿正纵坐标方向伸出。在某些实施例中，通过将迹线312和迹线314分成三个区段，产生不连续。

通常，类似于图3B中关于耦合器300描绘的，迹线312和迹线314位于相同的垂直平面中，使得一个迹线直接位于第二迹线上方，并且在这两个迹线之间具有空隙。然而，在一些实施例中，可以相对于迹线312的位置调整迹线314的位置。此外，通常迹线312和迹线314形状和大小基本上相同。然而，在一些实施例中，迹线312和迹线314大小和形状可以不同。例如，与迹线312相关联的区段317的长度和/或宽度可以不同于与迹线314相关联的区段317的长度和/或宽度。

有利地，在一些实施例中，通过调整每个迹线的长度L1、L2和L3中的一个或多个和/或每个迹线的宽度W1和W2中的一个或多个，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。在某些实施例中，对于每个迹线的每个外边缘相等地调整该迹线的长度L1、L2和L3以及宽度W1。然而，在一些实施例中，可以独立地调整每个迹线的每个外边缘的尺寸。

在某些实施例中，L1等于L2。此外，L3可以等于或可以不等于L1和L2。在其他实施例中，L1、L2和L3可以各不相同。通常，对于迹线312和迹线314，L1、L2和L3相同。然而，在一些实施例中，迹线312和迹线314的区段的长度中的一个或多个可以不同。类似地，对于迹线312和对于迹线314，宽度W1和W2通常相等。然而，在一些实施例中，对于迹线312和迹线314，宽度W1和W2中的一个或多个可以不同。通常，W1和W2两者都非零。此外，如上所述，每个迹线的每个外边缘可以共享相同尺寸或可以不同。在某些实施例中，每个迹线的每个对应的外边缘可以不同或可以相同。

在某些实施例中，在区段316和区段317之间产生的角A是90度。此外，区段317和区段318之间的角也是90度。然而，在某些实施例中，这三个区段之间的角中的一个或多个可以不同。因此，在一些实施例中，区段317可以以比图示更平缓的方式沿纵坐标方向从迹线312和迹线314伸出。此外，虽然对于迹线的外边缘中的每一个，角A通常相等，但是在一些实施例中，所述角可以不同。

图3D图示包括第一迹线322和第二迹线324的分层宽边条带耦合器320的实施例。如通过比较图3D和图3C可以看出的，耦合器320是耦合器310的反转版本。如图3D中所示，每个迹线可以沿它的长度被分成三对镜像区段326、327和328。在某些实施例中，如果每个迹线沿它的长度被一分为二，这两半将是基本上相同的镜像。然而，在一些实施例中，这两半可以大小不同。例如，区段326和328可以比对应区段326和328沿负纵坐标方向伸出更进一步地沿正纵坐标方向伸出。在某些实施例中，通过将迹线322和迹线324分成三个区段，产生不连续。

通常，类似于图3B中关于耦合器300描绘的，迹线322和迹线324位于相同的垂直平面中，使得一个迹线直接位于第二迹线上方，并且这两个迹线之间具有空隙。然而，在一些实施例中，可以相对于迹线322的位置调整迹线324的位置。此外，通常迹线322和迹线324形状和大小基本上相同。然而，在一些实施例中，迹线322和迹线324可以大小和形状不同。例如，与迹线322相关联的区段326和328的长度和/或宽度可以不同于与迹线324相关联的区段326和328的长度和/或宽度。

有利地，在一些实施例中，通过调整每个迹线的长度L1、L2和L3中的一个或多个和/或每个迹线的宽度W1和W2中的一个或多个，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。在某些实施例中，对于迹线的每个外边缘相等地调整每个迹线的长度L1、L2和L3以及宽度W1。然而，在一些实施例中，可以独立地调整每个迹线的每个外边缘的尺寸。

在某些实施例中，L1等于L2。此外，L3可以等于或可以不等于L1或L2。在其他实施例中，L1、L2和L3可以各不相同。通常，对于迹线322和迹线324，L1、L2和L3相同。然而，在一些实施例中，迹线322和迹线324的长度中的一个或多个可以不同。类似地，对于迹线322和对于迹线324，宽度W1和W2通常相等。然而，在一些实施例中，对于迹线322和迹线324，宽度W1和W2中的一个或多个可以不同。通常，W1和W2两者都非零。此外，如上所述，每个迹线的每个外边缘可以共享相等的尺寸或可以不同。在某些实施例中，每个迹线的每个对应的外边缘可以不同或可以相同。

在某些实施例中，在区段326和区段327之间产生的角A是90度。此外，区段327和区段328之间的角也是90度。然而，在某些实施例中，这三 个区段之间的角中的一个或多个可以不同。因此，在一些实施例中，区段326和328可以以比图示更平缓的方式沿纵坐标方向从迹线322和迹线324伸出。此外，虽然对于迹线的外边缘中的每一个，角A通常相等，但是在一些实施例中，所述角可以不同。此外，在一些实施例中，区段326和区段327之间的角可以不同于区段327和区段328之间的角。

虽然迹线314和324被描绘为分别位于迹线312和322上方，在一些实施例中，迹线314和324可以分别位于迹线314和324下方。此外，虽然所述迹线被描绘为在相同的垂直平面内对齐，在一些实施例中，所述迹线可以偏离中心对齐。

角形耦合器的示例

图4A-4B图示根据本公开的角形耦合器的实施例。图4A图示包括第一迹线402和第二迹线404的角形条带耦合器400的实施例。第一迹线402包括两个区段，主臂405和以角A接合到主臂405的连接迹线406。第二迹线404包括主臂而没有连接迹线。可替换地，第二迹线404包括连接迹线406，并且第一迹线402包括主臂而没有连接迹线。在一些实施例中，迹线402和迹线404两者都包括以角A连接到主迹线的连接迹线。

连接耦合器406通向与耦合器400相关联的端口（未示出）。虽然不被限制为这样，但是所述端口通常是耦合器400的输出端口。迹线402和迹线404的主臂405每个为相等的长度L1和相等的宽度W1。此外，在主臂405和迹线404之间存在间隙宽度GAP W。选择间隙宽度以便允许向一个迹线提供的功率的预定部分被耦合到第二迹线。

连接迹线406长度是L2并且宽度是W2。在一些实施例中，宽度W2等于宽度W1。在其他实施例中，连接迹线406的宽度可以比迹线402和404的宽度窄。在一些实施例中，连接迹线406的变窄可以是逐渐的，在连接迹线406连接到例如输出端口的点处达到它的最终宽度W2。可替换地，连接迹线的变窄可以更快地进行，导致连接迹线406在连接迹线406与例如输出端口连接所在的点之前的某个点处达到它的最终宽度W2。

在某些实施例中，耦合器400与四个端口相关联。如前面关于图1所述，每个迹线可以与两个端口（未示出）相关联。例如，参考图4A，迹线402可以与迹线402的左端（没有角形连接迹线406的一侧）上的输入端口和右端（具有角形连接迹线406的一侧）上的输出端口相关联。同样地，迹线404 可以与迹线404的左端上的耦合端口和右端上的隔离端口相关联。当然，在一些实施例中，可以交换所述端口，使得输入端口和耦合端口在迹线的右侧上，同时输出端口和隔离端口在迹线的左侧上。在一些实施例中，耦合端口可以在右端上并且隔离端口可以在迹线404的左端上，同时输入端口保持在迹线402的左端上并且输出端口保持在迹线的右端上。此外，在某些实施例中，输入端口和输出端口可以与迹线404相关联，并且耦合端口和隔离端口可以与迹线402相关联。

如图4A中所示，所述端口中的至少一个使用连接迹线406被连接到耦合器。在某些实施例中，剩余端口可以使用附加的连接迹线（未示出）与迹线402和404通信。在这样的实施例中，该附加的连接迹线以不同于连接迹线406的角连接到所述迹线，从而通过连接迹线的不连续在耦合器中引起失配。在一些实施例中，该附加的连接迹线以零度角与所述迹线的主臂连接。在一些实施例中，一个或多个连接迹线可以以角A与主迹线连接。然而，通常，连接迹线中的至少一个以非零角或以除了A之外的角与主迹线中的一个连接，从而在耦合器中产生失配。

在一些实施例中，所述端口可以通过使用将所述迹线的主臂与所述端口连接的通孔与迹线402和404通信。

如图4A中所示，通常，迹线402和迹线404位于相同的水平平面内，使得迹线402的主臂405的内耦合边缘与迹线404的内耦合边缘水平对齐，并且具有间隙宽度GAP W。然而，在一些实施例中，可以相对于迹线402的主臂405的位置调整迹线404的位置。此外，通常迹线402和迹线404的主臂大小相等。然而，在一些实施例中，迹线402和迹线404的主臂可以大小不同。例如，迹线402的主臂405的长度和/或宽度可以不同于迹线404的长度和/或宽度。

有利地，在一些实施例中，通过调整连接迹线406的长度L2、宽度W2和角A中的一个或多个，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。

在某些实施例中，在区段主臂405和连接迹线406之间产生的角A在90度和150度之间。在其他实施例中，角A可以包括任何非零角。

图4B图示包括第一迹线412和第二迹线414的分层角形条带耦合器410的实施例。第一迹线412包括两个区段，主臂415和以角A接合到主臂415 的连接迹线416。第二迹线414包括主臂而没有连接迹线。可替换地，第二迹线414包括连接迹线416，并且第一迹线412包括主臂而没有连接迹线。在一些实施例中，迹线412和迹线414两者都包括以角A连接到主迹线的连接迹线。

分层角形条带耦合器410基本上类似于角形条带耦合器400，并且关于耦合器400描述的实施例中的每一个可以应用到耦合器410。然而，在一些实施例中，耦合器410的迹线的位置可以不同于耦合器400的迹线的位置。通常，迹线412和迹线414在相同垂直平面中相对于彼此定位，使得迹线412的主臂405在迹线414下方对齐，并且在这两个迹线之间具有间隙宽度(类似于图3B中描绘的GAP W)。然而，在一些实施例中，可以相对于迹线412的主臂415的位置调整迹线414的位置。此外，在一些实施例中，迹线402的主臂405可以在迹线414上方对齐。

通常，迹线412和迹线414的主臂大小相等。然而，在一些实施例中，迹线412和迹线414的主臂可以大小不同。例如，迹线412的主臂415的长度和/或宽度可以不同于迹线414的长度和/或宽度。

嵌入式电容器耦合器的示例

图5图示根据本公开的嵌入式电容器耦合器500的实施例。耦合器500包括两个迹线502和504。两个迹线都具有宽度W。迹线502具有长度L2并且迹线504具有长度L1。在一些实施例中，这两个迹线的长度相等。此外，耦合器500包括嵌入式电容器506。在一些实施例中，电容器506可以是浮动电容器。

虽然仅描绘了单个电容器，在一些实施例中可以使用多个电容器。例如，电容器可以被连接到迹线504以及迹线502。此外，电容器可以被连接到一个或两个迹线的每一端。

有利地，在一些实施例中，通过调整电容器的数量、电容器的类型和电容器迹线的规格，在耦合器500中产生不连续，导致失配。此外，通过经由电容器的选择调整所述不连续，对于给定的耦合因子可以增大等效方向性，同时对于目标操作频率改善如分别使用等式6、4和5计算的耦合因子变化。

通常，迹线502和迹线504在相同垂直平面中相对于彼此定位，使得迹线502在迹线504下方对齐，并且这两个迹线之间具有间隙宽度(类似于图3B中描绘的GAP W)。然而，在一些实施例中，可以相对于迹线502的位置调 整迹线504的位置。此外，在一些实施例中，迹线502可以在迹线504上方对齐。在一些实施例中，类似于图2A中描绘的耦合器，迹线502和迹线504可以在相同的水平平面中对齐，并且这两个迹线之间具有一宽度。

与前面描述的耦合器一样，每个迹线可以与两个端口（未示出）相关联。例如，迹线502可以与迹线502的左端（具有标记W的一侧）上的输入端口和右端（具有电容器506的一侧）上的输出端口相关联。同样地，迹线504可以与迹线504的左端上的耦合端口和右端上的隔离端口相关联。当然，在一些实施例中，可以交换所述端口，使得输入端口和耦合端口在右侧上，同时输出端口和隔离端口在迹线的左侧上。在一些实施例中，耦合端口可以在右端上，并且隔离端口可以在迹线504的左端上，同时输入端口保持在迹线502的左端上并且输出端口保持在迹线502的右端上。此外，在某些实施例中，输入端口和输出端口可以与迹线504相关联，并且耦合端口和隔离端口可以与迹线502相关联。在某些实施例中，迹线502和504通过连接迹线（未示出）与所述端口连接。在一些实施例中，所述迹线通过使用将迹线的主臂与所述端口连接的通孔与所述端口通信。

虽然前面描述的耦合器的很多描述集中在耦合器的导电迹线上，应理解每个耦合器设计是可以包括一个或多个电介质层、基板和封装的耦合器模块的一部分。例如，耦合器300、310、320、410和500中的一个或多个可以包括在图示的迹线中的每一个之间的电介质材料。作为第二示例，耦合器200、210、220和400中的一个或多个耦合器的迹线可以形成在基板上。此外，虽然通常导电迹线由例如铜的相同的导电材料制成，在一些实施例中，一个迹线可以由与第二迹线不同的材料制成。

具有耦合器的电子设备的示例

图6图示根据本公开的包括耦合器的电子设备600的实施例。电子设备600通常可以包括可以使用耦合器的任何设备。例如，电子设备600可以是无线电话、基站或声纳***等等。

电子设备600可以包括封装的芯片610、封装的芯片620、处理电路630、存储器640、电源650和耦合器660。在一些实施例中，电子设备600可以包括任何数量的附加***和子***，例如收发器、转发器或发射器等等。此外，一些实施例可以包括比与图6所示更少的***。

封装的芯片610和620可以包括可与电子设备600一起使用的任何类型 的封装的芯片。例如，封装的芯片可以包括数字信号处理器。封装的芯片610可以包括耦合器612和处理电路614。此外，封装的芯片620可以包括处理电路622。此外，封装的芯片610和620中的每一个可以包括存储器。在一些实施例中，封装的芯片610和封装的芯片620可以是任意大小。在某些实施例中，封装的芯片610可以是3mm×3mm。在其他实施例中，封装的芯片610可以小于3mm×3mm。

处理电路614、622和630可以包括可与电子设备600相关联的任何类型的处理电路。例如，处理电路630可以包括用于控制电子设备600的电路。作为第二示例，处理电路614可以包括用于执行接收的信号的信号调节（conditioning）和/或用于在意图传送的信号的传送以前执行该信号的信号调节的电路。例如，处理电路622可以包括用于图形处理和用于控制与电子设备600相关联的显示器（未示出）的电路。在一些实施例中，处理电路614可以包括功率放大器模块（PAM）。

耦合器612和660可以包括根据这个公开在前面描述的任何耦合器。此外，耦合器612可以根据这个公开来设计以便安装在3mm×3mm的封装的芯片610内。

耦合器制造过程的第一示例

图7图示根据本公开的耦合器制造过程700的一个实施例的流程图。过程700可以由能够产生根据本公开的耦合器的任何***执行。例如，过程700可以由通用计算***、专用计算***、由交互式计算机化制造***、由自动计算机化制造***或半导体制造***等等执行。在一些实施例中，用户控制所述***实施制造过程。

所述过程在方块702开始，其中在电介质材料上形成第一导电迹线。如本领域普通技术人员理解的，可以使用多种导电材料制成第一导电迹线。例如，导电迹线可以由铜制成。此外，如本领域普通技术人员理解的，电介质材料可以包括多种电介质材料。例如，电介质材料可以是陶瓷或金属氧化物。在某些实施例中，电介质材料位于基板上，该基板可以位于接地面（ground plane）上。在一个实施例中，可以在绝缘体上形成第一导电迹线。

在方块704，过程700包括沿第一导电迹线的外边缘产生宽度不连续。虽然被分开确定，但是与方框704相关联的操作可以被包括为方块702的一部分。在某些实施例中，产生宽度不连续包括产生第一迹线的区段，该区段 具有比第一迹线的剩余部分更大的宽度，例如图2C中图示的耦合器210。可替换地，产生宽度不连续包括产生第一迹线的区段，该区段具有比第一迹线的剩余部分更窄的宽度，例如图2D中图示的耦合器220。此外，如图2C和2D中所示，这个宽度不连续可以基本上位于迹线的中心。可替换地，可以偏离中心（包括在第一迹线的端部）产生宽度不连续。

在某些实施例中，在第一迹线的具有更大宽度（或更窄宽度）的区段和第一迹线的剩余部分之间产生的角基本上是90度。然而，在一些实施例中，所述角可以小于或大于90度。在一些实施例中，与第一迹线的剩余部分相比具有更大（或更窄）宽度的区段的每一侧上的角基本上相等。在其他实施例中，每一侧上的角可以不同。

在方块706，在电介质材料上形成第二导电迹线。在方块708，沿第二导电迹线的外边缘产生宽度不连续。在某些实施例中，第二导电迹线基本上与第一导电迹线相同，但是是第一导电迹线的镜像。然而，在某些实施例中，沿第二导电迹线的外边缘产生的宽度不连续可以不同于在方块704沿第一导电迹线产生的宽度不连续。通常，上面关于方块702和704描述的各种实施例适用于方块706和708。

在方块710，例如图2C和2D中所示，通过将所述导电迹线的内导电边缘基本上彼此平行对齐，相对于彼此定位第一导电迹线和第二导电迹线。虽然被分开确定，但是在形成所述迹线时，与方块710相关联的操作可以被包括为方块702和706中的一个或多个的一部分。在一些实施例中，如图2C和2D中所示，对齐第一迹线和第二迹线，使得两个迹线在横坐标方向上的相同点处开始，并且在横坐标方向上的相同点处结束。可替换地，可以偏离中心对齐所述迹线，使得第一迹线和第二迹线在横坐标方向上的不同点开始和结束。

在一些实施例中，在方块710，在第一导电迹线和第二导电迹线之间保持空隙或间隙。如本领域普通技术人员理解的，选择这个间隙以便允许施加于第一迹线的功率的希望部分向第二迹线的希望耦合。

在某些实施例中，例如如图2B中所示，在相同的水平平面中对齐第一导电迹线和第二导电迹线。可替换地，所述迹线可以在不同平面中。

在某些实施例中，选择第一迹线和第二迹线（包括所述迹线的不同区段）的尺寸，以便对于给定的耦合因子最大化等效方向性，同时对于目标操作频 率最小化如分别使用等式6、4和5计算的耦合因子变化。此外，在一些实施例中，选择所述尺寸，以便使得耦合器能够安装在3mm×3mm封装内。

耦合器制造过程的第二示例

图8图示根据本公开的耦合器制造过程800的一个实施例的流程图。过程800可以由能够产生根据本公开的耦合器的任何***执行。例如，过程800可以由通用计算***、专用计算***、由交互式计算机化制造***、由自动计算机化制造***或半导体制造***等等执行。在一些实施例中，用户控制所述***实施制造过程。

所述过程在方块802开始，其中在电介质材料的第一侧上形成第一导电迹线。如本领域普通技术人员理解的，可以使用多种导电材料制成第一导电迹线。例如，导电迹线可以由铜制成。此外，如本领域普通技术人员理解的,电介质材料可以包括多种电介质材料。例如，电介质材料可以是陶瓷或金属氧化物。在一个实施例中，可以在绝缘体上形成第一导电迹线。

在方块804，沿第一导电迹线的较长边缘（如图3C和3D中描绘的沿横坐标的边缘）中的每一个产生宽度不连续。虽然被分开确定，但是与方块804相关联的操作可以被包括为方块802的一部分。在某些实施例中，例如图3C中图示的耦合器310，产生宽度不连续包括通过在第一迹线的每一侧上沿纵坐标方向延伸所述迹线的区段来产生具有比第一迹线的剩余部分更大的宽度的第一迹线的区段。可替换地，例如图3D中图示的耦合器320，产生宽度不连续包括通过在第一迹线的每一侧上沿纵坐标方向减小第一迹线的区段的宽度来产生具有比第一迹线的剩余部分更窄的宽度的所述区段。此外，如图3C和3D中所示，这个宽度不连续可以基本上位于迹线的中心。可替换地，可以偏离中心（包括在第一迹线的端部）产生宽度不连续。

在某些实施例中，在第一迹线的一侧上的具有更大（或更窄）宽度的区段的尺寸基本上等于在第一迹线的另一侧上的对应区段的尺寸。在其他实施例中，具有更大（或更窄）宽度的区段的尺寸在第一迹线的每一侧上可以不同。例如，一个区段可以更长。作为第二示例，与在第一迹线的另一侧上具有更大宽度的区段相比，在第一迹线的一侧上具有更大宽度的区段可以进一步伸出。

在某些实施例中，在具有更大宽度（或更窄宽度）的第一迹线的区段和第一迹线的剩余部分之间产生的角基本上是90度。然而，在一些实施例中， 所述角可以小于或大于90度。在一些实施例中，与第一迹线的剩余部分相比具有更大（或更窄）宽度的区段的每一侧上的角基本上相等。在其他实施例中，所述区段的每一侧上的角可以不同。此外，在一些实施例中，与在第一迹线的一侧上具有更大（或更窄）宽度的区段相关联的角中的一个或多个等于与在第一迹线的另一侧上的区段相关联的角中的一个或多个。在其他实施例中，所述角中的一个或多个可以不同。

在方块806，第二导电迹线被形成在与电介质材料的第一侧相反的、该电介质材料的第二侧上，并且基本上与第一导电迹线对齐。在一些实施例中，第二迹线被形成在与包括第一迹线的绝缘体的第一侧相反的、该绝缘体的第二侧上。

在某些实施例中，第二导电迹线被形成在定位在第一电介质材料（或第一绝缘体）上方或下方的第二电介质材料（或第二绝缘体）上。在某些实施例中，电介质材料的这两个层可以由例如绝缘体的另一材料或由空气分开。在其他实施例中，第一和第二导电迹线可以被嵌入在电介质材料内，其中电介质材料的层位于这两个导电迹线之间。在某些实施例中，电介质材料可以在一对接地面之间，每个节地面可以在基板上。

在方块808，沿第二导电迹线的较长边缘（如图3C和3D中描绘的沿横坐标的边缘）中的每一个产生宽度不连续。虽然被分开确定，与方块808相关联的操作可以被包括为方块806的一部分。

在某些实施例中，第二导电迹线基本上与第一导电迹线相同。然而，在一些实施例中，沿第二导电迹线的较长边缘中的每一个产生的宽度不连续可以不同于在方块804沿第一导电迹线的较长边缘中的每一个产生的宽度不连续。通常，上面关于方块802和804描述的各种实施例适用于方块806和808。

在某些实施例中，第二导电迹线被相对于第一导电迹线定位，其中在相同垂直平面中一个迹线在另一迹线上方居中。在一些实施例中，第一导电迹线和第二导电迹线在不同的平面中对齐。在一些实施例中，如图3C和3D中所示，对齐第一迹线和第二迹线，使得两个迹线在横坐标方向中的相同点开始，并且在横坐标方向中的相同点结束。可替换地，可以偏离中心对齐所述迹线，使得第一迹线和第二迹线在横坐标方向中的不同位置开始和结束。

在一些实施例中，在第一导电迹线和第二导电迹线之间保持间隔或间隙。如本领域普通技术人员理解的，选择这个间隙以便允许施加于第一迹线的功 率的希望部分向第二迹线的希望耦合。虽然在一些实施例中，间隙可以充满空气，但是在很多实施例中，间隙充满电介质材料或绝缘体。

在某些实施例中，选择第一迹线和第二迹线（包括迹线的不同区段）的尺寸，以便对于给定的耦合因子最大化等效方向性，同时对于目标操作频率最小化如分别使用等式6、4和5计算的耦合因子变化。此外，在一些实施例中，选择所述尺寸以便使得耦合器能够安装在3mm×3mm封装内。

耦合器制造过程的第三示例

图9图示根据本公开的耦合器制造过程900的一个实施例的流程图。过程900可以由能够产生根据本公开的耦合器的任何***执行。例如，过程900可以由通用计算***、专用计算***、由交互式计算机化制造***、由自动计算机化制造***或半导体制造***等等执行。在一些实施例中，用户控制所述***实施制造过程。

该过程在方块902开始，其中在电介质材料上形成第一导电迹线。如本领域普通技术人员理解的，第一导电迹线可以使用多种导电材料制成。例如，该导电迹线可以由铜制成。此外，如本领域普通技术人员理解的,电介质材料可以包括多种电介质材料。例如，电介质材料可以是陶瓷或金属氧化物。在一个实施例中，可以在绝缘体上形成第一导电迹线。

在方块904，在电介质材料上形成第二导电迹线。在方块906，例如图4A中所示，通过将第一导电迹线和第二导线迹线的内导电边缘基本上彼此平行对齐，来相对于彼此定位所述导电迹线。在一些实施例中，如图4A中所示，对齐第一迹线和第二迹线使得两个迹线的至少一端在横坐标方向中的相同点处开始。可替换地，可以对齐所述迹线，使得第一迹线和第二迹线在横坐标方向中的不同位置处开始。

在一些实施例中，在第一导电迹线和第二导电迹线之间保持空隙或间隙。如本领域普通技术人员理解的，选择这个间隙以便允许施加于第一迹线的功率的希望部分向第二迹线的希望耦合。

在某些实施例中，例如如图2B中所示，第一导电迹线和第二导电迹线在相同的水平平面中对齐。可替换地，所述迹线可以在不同的平面中。

在一些实施例中，例如如图4B中所示，相对于第一导电迹线定位第二导电迹线，其中在相同垂直平面中一个迹线在另一迹线上方居中。在一些实施例中，在不同的平面中对齐第一导电迹线和第二导电迹线。此外，关于用 于定位这两个导电迹线的过程800描述的实施例中的一些或全部可以应用于过程900。

在方块908，以非零角形成从第一导电迹线或第一导电迹线的主迹线通向输出端口的连接迹线。在一些实施例中，连接迹线从第二导电迹线或第二导电迹线的主迹线通向输出端口。在某些实施例中，可以为一个导电迹线形成第一连接迹线，其通向输出端口，并且可以为另一导电迹线形成第二连接迹线，其通向耦合端口和隔离端口中的一个。每个连接迹线可以以相对于其相应的导电迹线的非零角而形成。

在一些实施例中，一个和三个之间的连接迹线可以从第一和第二导电迹线通向耦合器的端口。所述连接迹线中的至少一个可以以相对于其相应的导电迹线的非零角而形成。

在某些实施例中，四个连接迹线可以从第一和第二导电迹线通向耦合器的四个端口。所述连接迹线中的至少一个以相对于其相应的导电迹线的非零角而形成，并且所述连接迹线中的至少一个以相对于其相应的导电迹线的零度角形成。

在某些实施例中，如前面所述，所述连接迹线可以具有与导电迹线的主迹线相同的宽度。可替换地，所述连接迹线可以具有不同的宽度。在一些实施例中，所述连接迹线在主迹线和所述连接迹线接合的点处可以具有与主迹线相同的宽度。当其被形成为朝向相关联的端口（例如输出端口）时，连接宽度可以随后变窄或变宽。

在某些实施例中，选择连接迹线的尺寸和连接迹线接合到导电迹线的主迹线的非零角，以便对于给定的耦合因子最大化等效方向性，同时对于目标操作频率最小化如分别使用等式6、4和5计算的耦合因子变化。此外，在一些实施例中，选择所述尺寸以便使得耦合器能够安装在3mm×3mm封装内。

耦合器制造过程的第四示例

图10图示根据本公开的耦合器制造过程1000的一个实施例的流程图。过程1000可以由能够产生根据本公开的耦合器的任何***执行。例如，过程1000可以由通用计算***、专用计算***、由交互式计算机化制造***、由自动计算机化制造***或半导体制造***等等执行。在一些实施例中，用户控制所述***实施制造过程。

该过程在方块1002开始，其中在电介质材料上形成第一导电迹线。如本 领域普通技术人员理解的，第一导电迹线可以使用多种导电材料制成。例如，导电迹线可以由铜制成。此外，如本领域普通技术人员理解的,电介质材料可以包括多种电介质材料。例如，电介质材料可以是陶瓷或金属氧化物。在一个实施例中，可以在绝缘体上形成第一导电迹线。

在方块1004，在电介质材料上形成第二导电迹线。在方块1006，例如图4A中所示，通过将第一导电迹线和第二导线迹线的内导电边缘基本上彼此平行对齐，相对于彼此定位所述导电迹线。在一些实施例中，如图4A中所示，对齐第一迹线和第二迹线，使得两个迹线的至少一端在横坐标方向中的相同点处开始。可替换地，可以对齐所述迹线，使得第一迹线和第二迹线在横坐标方向中的不同位置处开始和结束。

在一些实施例中，在第一导电迹线和第二导电迹线之间保持空隙或间隙。如本领域普通技术人员理解的，选择这个间隙以便允许施加于第一迹线的功率的希望部分向第二迹线的希望耦合。

在某些实施例中，例如如图2B中所示，第一导电迹线和第二导电迹线在相同的水平平面中对齐。可替换地，所述迹线可以在不同的平面中。

在一些实施例中，例如如图5中所示，相对于第一导电迹线定位第二导电迹线，其中在相同垂直平面中一个迹线在另一迹线上方居中。在一些实施例中，在不同的平面中对齐第一导电迹线和第二导电迹线。此外，关于用于定位两个导电迹线的过程800描述的实施例中的一些或全部可以应用于过程1000。

在方块1008，第一电容器被连接到通向导体（conductor）的输出端口的第一迹线的端部。在方块1010，第二电容器被连接到通向隔离端口的第二迹线的端部。可替换地，第二电容器可以被连接到通向耦合端口的第二迹线的端部。在一些实施例中，方块1010是可选的。在一些实施例中，第一电容器被连接在通向耦合端口和隔离端口中的一个的第二迹线的端部，而不将第二电容器连接到第一迹线。

在某些实施例中，所述电容器和/或所述第二电容器是嵌入式电容器。在一些实施例中，所述电容器和/或所述第二电容器是浮动电容器。

在某些实施例中，选择所述电容器和/或第二电容器的特性以便对于给定的耦合因子最大化等效方向性，同时对于目标操作频率最小化如分别使用等式6、4和5计算的耦合因子变化。此外，在一些实施例中，选择所述电容器 和/或第二电容器的特性，以便使得能够充分减小耦合器大小以安装在3mm×3mm封装内。在多种实施方式中，所述电容器的特性可以包括任何与电容器或电容器的放置相关联的特性。例如，所述特性可以包括电容器的值、或它的电容、电容器的几何形状、电容器相对于耦合器的一个或两个迹线的放置、电容器相对于耦合器的一个或多个端口的放置、以及电容器相对于与耦合器通信的其他组件的电容器的放置等等。

对于边缘条带耦合器的实验结果

对于在这里公开的每个耦合器设计，仿真和测试了多个设计。这些设计中的两个基于图2C中所示的实施例。对于这些设计的结果在下面的表1中被标识为“设计2”和“设计3”。在下面的表1中对于“设计1”列出的结果用于基于图2A的比较示例。

表1

	方向性(dB)	等效方向性(dB)	耦合因子(dB)	S22(dB)
					设计1	23	23	20	-33
设计2	27	30	20	-29
					设计3	27	55	20	-27

这三个设计每个具有782MHz的目标频率，并且被设计在4层基板上，其中在所述两个迹线之间具有50um空隙或间隙宽度。对于所有三个设计，在迹线端部的宽度（对于设计1是图2A中的W，对于设计2和3是图2C中的W1）是1000um。所述两个迹线的长度（对于设计1是图2A中的L）是8000um。对于设计1和2，所述两个迹线的三个区段的长度如下：L1是1500um、L2是4400um并且L3是2100um。因此，与设计1一样，设计1和2中的两个迹线中的每一个的总长度也是8000um。此外，所述设计被产生为具有20dB的耦合因子。因此，这三个设计之间的不同在于两个迹线的中心宽度、以及中心区段的长度（图2C中的L3）。

对于设计1（比较示例），因为迹线在迹线的整个长度上保持不变，所以中心宽度与在迹线端部的宽度相同，即1000um。这些物理尺寸的选择导致23dB的方向性，以及23dB的相似等效方向性。对于设计2，中心宽度（图2C中的W1和W2的和）是1200um。因此，宽度W2是200um。如从表1可以看出的，通过引入不连续，如从等式6计算的等效方向性增大到30dB， 相对于设计2的27dB方向性提高了3dB。此外，比较设计1和设计2，输出端口处的反射S₂₂从-33dB增大到-29dB。如使用等式5计算的，这个增大减小了峰到峰误差或耦合因子变化。

如从表1可以看出的，设计3提供了优于设计1和设计2两者的改善的结果。如上所述，设计3与设计2共享很多设计特征。然而，设计3具有1400um的中心宽度。因此，设计3的宽度W2是400um。随着中心宽度增大，主臂的输出端口处的反射变得更高，S₂₂增大到-27dB，并且受益于由有意的失配导致的抵消作用，等效方向性增大到55dB。因此，如从表1可以看出的，通过迹线的中心宽度上的不连续引入失配改善了方向性，同时对于目标操作频率，减小耦合因子变化。

对于分层角形耦合器的实验结果

图11A图示使用根据本公开的分层角形耦合器的3mm×3mm PAM的实施例。此外，图11B-C图示对于与图11A的PAM一起使用的耦合器的测量和仿真结果。图11A图示具有VSWR2.5:1的PAM1100。PAM1100包括分层角形耦合器1102。如从图11A可以看出的，耦合器1102在设计上类似于关于图4B描述的耦合器。耦合器1102的第一迹线（下部迹线）通过采用一对角形连接迹线1104连接到输出端口。第一连接迹线将主臂连接到通向另一层的通孔。第二连接迹线从通孔通向再一层中的另一通孔。虽然PAM1100图示用于耦合器1102的两个连接迹线，在某些实施例中，可以使用一个或多个连接迹线来将导电迹线的主臂连接到输出端口。在很多实施方式中，对方向性和耦合因子变化的主要影响是第一连接迹线和主臂之间的角的结果。然而，在一些实施例中，第一连接迹线和附加的连接迹线之间的角也可以影响耦合器1102的方向性和耦合因子变化的值。类似地，在一些实施例中，连接迹线和端口之间的角可以影响耦合器1102的方向性和耦合因子变化的值。

在图11A所示的耦合器1102中，对于耦合器1102，第一连接迹线或连接臂和主臂之间的连接的最佳角度（angle）被确定为145度。这个值是通过在45度和165度之间扫描所述角度确定的。在某些实施例中，最佳角度可以不同于对于耦合器1102确定的角度。

与在前面的部分中描述的耦合器一样，在4层基板上产生耦合器1102并且其被设计用于782MHz的频率。如从图11B的曲线图可以看出的，调整所述臂和通孔之间的连接迹线1104的方位以便获得高等效方向性。曲线图 1112和曲线图1116分别描绘对于没有角形连接迹线的耦合器和对于耦合器1102的耦合器方向性。如从两个曲线图可以看出的，耦合器方向性从24.4dB提高到28.4dB，并且输出回波损耗为-20.7dB，如曲线图1118中所示。

参考图11C，从曲线图1122可以看出，对于具有VSWR2.5:1的PAM的峰到峰误差测量结果示出0.3dB的变化。因此，虽然引入有意的失配，但是如对匹配的28dB的耦合器预期的那样，取得了相同的耦合因子变化。

对于嵌入式电容器耦合器的实验结果

图12A-B图示根据本公开的嵌入式电容器耦合器的示例仿真设计和比较设计以及仿真结果。图12A示出与电路1202和1206包括在一起的、被设计用于1.88GHz的两个侧面耦合（side-coupling）条带耦合器。电路1202还包括被连接到耦合器的输出端口的嵌入式电容器1204。电路1206不包括嵌入式电容器。电路1202和1206两者都是3mm×3mm PAM的仿真。在很多实施例中，选择嵌入式电容器1204以便改善峰到峰误差或耦合系数变化。嵌入式电容器1204可以是任何形状。此外，在一些实施例中，电容器1204可以位于任何基板层。在某些实施例中，电容器1204可以位于除了接地层之外的任何层。在很多实施方式中，可以基于选择的实施需求改变寄生电容（parasitic capacitance）。在图12A中所示的仿真设计中，保持了小于0.1pF的寄生电容。

这两个设计的仿真结果表明，与没有嵌入式电容器的耦合器相比，具有嵌入式电容器的耦合器的峰到峰误差从0.93dB被减小到0.83dB。这可以从图12B的曲线图1212和曲线图1214看出。此外，峰到峰误差读数的改善指示了等效方向性的改善。

对于浮动电容器耦合器的实验结果

图13A-B图示根据本公开的浮动电容器耦合器的示例仿真设计和比较设计以及仿真结果。图13A示出与电路1302和1304包括在一起的、被设计用于1.88GHz的两个侧面耦合条带耦合器。在6层基板上产生所述耦合器。在描绘的实施例中，与输入端口和输出端口相关联的第一迹线或主线位于层2上。与耦合端口和隔离端口相关联的第二迹线或耦合线位于层3上。然而，耦合器不被限制为所描绘的那样，并且所述迹线可以位于不同的层上和/或与不同数量的层的基板相关联。

电路1302和1304两者是3mm×3mm PAM的仿真。电路1304还包括被连接到耦合器的一对浮动电容器1306和1308。浮动电容器1308被连接到 输出端口，并且浮动电容器1306被连接到耦合器的隔离端口。选择浮动电容器1306和1308两者以便改善峰到峰误差、或耦合系数变化。与嵌入式电容器1204一样，浮动电容器1306和1308可以被产生为任何形状。在描绘的实施例中，浮动电容器1306和1308两者都位于基板的层5上。然而，它们可以位于任何层。在一些实施例中，浮动电容器1306和1308可以位于除了接地层之外的任何层。在很多实施例中，可以基于选择的实施需求改变寄生电容。在图13A中所示的仿真设计中，对于浮动电容器1306和1308分别保持0.2pF和0.6pF的寄生电容。虽然图示了两个电容器，但是可以将一个或多个电容器与电路1304的耦合器一起使用。电路1302不包括浮动电容器。

这两个设计的仿真结果表明，与没有浮动电容器的耦合器相比，具有浮动电容器的耦合器的峰到峰误差从0.57dB被减小到0.25dB。这可以从图13B的曲线图1314和曲线图1318看出。此外，等效方向性从17.9dB提高到18.1dB。如从曲线图1312和1316看出的，耦合略微地从19.8dB减小到19.7dB。

附加的实施例

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm功率放大模块（PAM）一起使用。该耦合器包括第一迹线，该第一迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，该耦合器包括第二迹线，该第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。

在一些实施例中，第一迹线的三个区段和第二迹线的三个区段可以产生不连续，所述不连续在耦合器的输出端口处引入失配，从而使得能够减小耦合器的大小以便安装在3mm乘3mm的模块中。

在一些实施例中，第一迹线和第二迹线可以在相同的水平平面中相对于彼此定位。

在某些实施方式中，第一迹线的第三边缘可以沿第二迹线的第三边缘对 齐。

对于一些实施例，第一迹线的第三边缘可以与第二迹线的第三边缘分开至少预定最小距离。

在一些情况中，第一迹线的第一距离可以不同于第一迹线的第二距离，并且第二迹线的第一距离不同于第二迹线的第二距离。

在某些实施例中，第一迹线的第一距离可以小于第一迹线的第二距离，并且第二迹线的第一距离可以小于第二迹线的第二距离。

在其他实施例中，第一迹线的第一距离可以大于第一迹线的第二距离，并且第二迹线的第一距离可以大于第二迹线的第二距离。

在一些实施例中，第一迹线的第一距离可以等于第二迹线的第一距离，并且第一迹线的第二距离可以等于第二迹线的第二距离。

对于一些实施方式，第一迹线可以位于第二迹线上方。

在某些实施例中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在一些实施例中，第一迹线的第三边缘可以被分成三个区段，并且第二迹线的第三边缘可以被分成三个区段。

在某些情况下，第一迹线的尺寸和第二迹线的尺寸可以基本上相等。

在特定实施例中，第一迹线的第一区段和第三区段可以具有基本上相等的长度，并且第二迹线的第一区段和第三区段可以具有基本上相等的长度。

在很多实施例中，可以选择第一迹线的第一距离和第二距离以及第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

在很多实施例中，可以选择第一迹线的三个区段的长度和第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的封装的芯片，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括第一迹线，该第一迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的 第三边缘。第四边缘被分成三个区段。这三个区段的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，耦合器包括第二迹线，该第二迹线包括基本上平行于第二边缘以及基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。

在一些实施例中，第一迹线和第二迹线可以在相同的水平平面中相对于彼此定位。

在某些实施方式中，第一迹线的第三边缘可以沿第二迹线的第三边缘对齐。

在某些实施例中，第一迹线的第一距离可以小于第一迹线的第二距离，并且第二迹线的第一距离可以小于第二迹线的第二距离。

在其他实施例中，第一迹线的第一距离可以大于第一迹线的第二距离，并且第二迹线的第一距离可以大于第二迹线的第二距离。

对于一些实施方式，第一迹线可以位于第二迹线上方。

在一些实施例中，第一迹线的第三边缘可以被分成三个区段，并且第二迹线的第三边缘可以被分成三个区段。

在很多实施例中，可以选择第一迹线的第一距离和第二距离以及第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

在一些实施例中，可以选择第一迹线的三个区段的长度和第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的无线设备，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括第一迹线，该第一迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段 与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，耦合器包括第二迹线，该第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。

在一些实施例中，第一迹线和第二迹线可以在相同的水平平面中相对于彼此定位。

在某些实施方式中，第一迹线的第三边缘可以沿第二迹线的第三边缘对齐。

在某些实施例中，第一迹线的第一距离可以小于第一迹线的第二距离，并且第二迹线的第一距离可以小于第二迹线的第二距离。

在其他实施例中，第一迹线的第一距离可以大于第一迹线的第二距离，并且第二迹线的第一距离可以大于第二迹线的第二距离。

对于一些实施方式，第一迹线可以位于第二迹线上方。

在一些实施例中，第一迹线的第三边缘可以被分成三个区段，并且第二迹线的第三边缘可以被分成三个区段。

在很多实施例中，可以选择第一迹线的第一距离和第二距离以及第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

在很多实施例中，可以选择第一迹线的三个区段的长度和第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的条带耦合器，该条带耦合器可以与例如3mm×3mm PAM一起使用。该条带耦合器包括相对于彼此定位的第一条带和第二条带。每个条带具有内耦合边缘和外边缘。外边缘具有一个区段，在该区段中所述条带的宽度不同于与所述条带的一个或多个另外的区段相关联的一个或多个另外的宽度。此外，该条带耦合器包括第一端口，该第一端口实质上被配置为输入端口并且与第一 条带相关联。该条带耦合器还包括第二端口，该第二端口实质上被配置为输出端口并且与第一条带相关联。此外，该条带耦合器包括第三端口，该第三端口实质上被配置为耦合端口并且与第二条带相关联。该条带耦合器还包括第四端口，该第四端口实质上被配置为隔离端口并且与第二条带相关联。

在某些实施例中，隔离端口被终止。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成第一迹线，该第一迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第一迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。此外，所述方法包括形成第二迹线，该第二迹线包括基本上平行于第二边缘并且基本上与第二边缘长度相等的第一边缘。第二迹线还包括基本上平行于第四边缘的第三边缘。第四边缘被分成三个区段。这三个区段中的第一区段和第三区段与第三边缘相距第一距离。位于第一区段和第三区段之间的第二区段与第三边缘相距第二距离。

在某些实施例中，所述方法可以包括在相同的水平平面中相对于第二迹线定位第一迹线。

在一些实施例中，所述方法可以包括沿第二迹线的第三边缘对齐第一迹线的第三边缘。

在很多实施例中，第一迹线的第一距离可以不同于第一迹线的第二距离，并且第二迹线的第一距离可以不同于第二迹线的第二距离。

在一些实施例中，第一迹线的第一距离可以小于第一迹线的第二距离，并且第二迹线的第一距离可以小于第二迹线的第二距离。

对于某些实施例，第一迹线的第一距离可以大于第一迹线的第二距离，并且第二迹线的第一距离可以大于第二迹线的第二距离。

对于很多实施例，第一迹线的第一距离可以等于第二迹线的第一距离，并且第一迹线的第二距离可以等于第二迹线的第二距离。

在某些实施例中，所述方法可以包括将第一迹线定位在第二迹线上方。

在很多实施例中，所述方法可以包括在第一迹线和第二迹线之间形成电介质材料的层。

在一些实施方式中，第一迹线的第三边缘可以被分成三个区段，并且第二迹线的第三边缘可以被分成三个区段。

在某些实施方式中，第一迹线的尺寸和第二迹线的尺寸可以基本上相等。

在很多实施方式中，第一迹线的第一区段和第三区段可以具有基本上相等的长度，并且第二迹线的第一区段和第三区段可以具有基本上相等的长度。

在特定实施例中，所述方法可以包括选择第一迹线的第一距离和第二距离以及第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

在某些实施例中，所述方法可以包括选择第一迹线的三个区段的长度和第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。此外，耦合器包括与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

在某些实施例中，第一主臂和第一连接迹线之间的非零角可以产生在耦合器的输出端口处引起失配的不连续，从而使得能够减小耦合器的大小以便安装在3mm乘3mm的模块中。

在很多实施方式中，所述非零角可以在大约90度和165度之间。

在一些实施例中，所述非零角可以是大约145度。

在一些实施方式中，第一主臂和第二主臂可以在相同水平平面中相对于彼此定位。

在特定实施例中，第一主臂的宽度和第一连接迹线的宽度可以基本上相等。

在一些情况下，第一连接迹线的宽度可以随着第一连接迹线从第一主臂延伸到第二端口而减小。

在特定实施方式中，第二主臂通过通孔与第四端口连接。

在某些实施例中，第二迹线可以包括将第二主臂连接到第四端口的第二连接迹线。

在很多实施例中，第二主臂和第二连接迹线之间的角可以基本上是零。

对于一些实施例，第一主臂和第二主臂可以基本上是矩形。

对于一些实施方式，第一主臂和第二主臂可以是基本上相同的大小。

对于某些实施例，第一迹线和第二迹线可以在不同层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

在其他实施例中，第一迹线可以位于第二迹线下方。

在一些实施例中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

对于某些实施例，第一主臂和第二主臂可以是不同的大小。

在某些实施例中，选择所述非零角以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的封装的芯片，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。此外，该耦合器包括与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

在很多实施方式中，所述非零角可以在大约90度和165度之间。

在一些实施例中，所述非零角可以是大约145度。

在一些实施方式中，第一主臂和第二主臂可以在相同水平平面中相对于彼此定位。

在特定实施方式中，第二主臂通过通孔与第四端口连接。

在某些实施例中，第二迹线可以包括将第二主臂连接到第四端口的第二连接迹线。

在很多实施例中，第二主臂和第二连接迹线之间的角可以基本上是零。

对于某些实施例，第一迹线和第二迹线可以在不同层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

在其他实施例中，第一迹线可以位于第二迹线下方。

在一些实施例中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在某些实施例中，选择所述非零角以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的无线设备，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。此外，该耦合器包括与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

在很多实施方式中，所述非零角可以在大约90度和165度之间。

在一些实施例中，所述非零角可以是大约145度。

在一些实施方式中，第一主臂和第二主臂可以在相同水平平面中相对于彼此定位。

在特定实施方式中，第二主臂通过通孔与第四端口连接。

在某些实施例中，第二迹线可以包括将第二主臂连接到第四端口的第二连接迹线。

在很多实施例中，第二主臂和第二连接迹线之间的角可以基本上是零。

对于某些实施例，第一迹线和第二迹线可以在不同层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

在其他实施例中，第一迹线可以位于第二迹线下方。

在一些实施例中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在某些实施例中，选择所述非零角，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的条带耦合器，该条带耦合器可以与例如3mm×3mm PAM一起使用。该条带耦合器包括相对于彼此定位的第一条带和第二条带。每个条带具有内耦合边缘和外边缘。第一条带包括将第一条带的主臂连接到第二端口的连接迹线。 该连接迹线和主臂以非零角接合。第二条带包括与第四端口通信的主臂，其中该主臂没有以非零角接合到连接迹线。该条带耦合器还包括实质上被配置为输入端口并且与第一条带相关联的第一端口。第二端口实质上被配置为输出端口并且与第一条带相关联。此外，该条带耦合器包括实质上被配置为耦合端口并且与第二条带相关联的第三端口。第四端口实质上被配置为隔离端口并且与第二条带相关联。

在很多实施方式中，隔离端口可以被终止。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成与第一端口和第二端口相关联的第一迹线。第一迹线包括第一主臂、将第一主臂连接到第二端口的第一连接迹线、以及第一主臂和第一连接迹线之间的非零角。所述方法还包括形成与第三端口和第四端口相关联的第二迹线。第二迹线包括第二主臂。

在很多实施方式中，所述非零角可以在大约90度和165度之间。

在一些实施例中，所述非零角可以是大约145度。

在一些实施方式中，第一主臂和第二主臂可以在相同水平平面中相对于彼此定位。

在特定实施例中，第一主臂的宽度和第一连接迹线的宽度可以基本上相等。

在一些情况下，所述方法可以包括：随着第一连接迹线从第一主臂延伸到第二端口而减小第一连接迹线的宽度。

在特定实施例中，所述方法包括通过通孔将第二主臂与第四端口连接。

在某些实施例中，第二迹线可以包括将第二主臂连接到第四端口的第二连接迹线。

在很多实施例中，第二主臂和第二连接迹线之间的角可以基本上是零。

对于一些实施例，第一主臂和第二主臂可以基本上是矩形。

对于一些实施方式，第一主臂和第二主臂可以基本上是相同的大小。

对于某些实施例，第一迹线和第二迹线可以在不同层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

在其他实施例中，第一迹线可以位于第二迹线下方。

在一些实施例中，所述方法可以包括在第一迹线和第二迹线之间形成电 介质材料的层。

对于某些实施例，第一主臂和第二主臂可以是不同的大小。

在某些实施例中，所述方法包括选择所述非零角，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种具有高方向性和低耦合器因子变化的耦合器，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。该耦合器还包括与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口并且第四端口实质上被配置为隔离端口。此外，该耦合器包括被配置为引入不连续以便在耦合器中引起失配的第一电容器。

在一些实施例中，由第一电容器产生的不连续可以使得能够减小耦合器的大小以便安装在3mm乘3mm的模块中。

在很多实施方式中，第一电容器可以是嵌入式电容器。

在某些实施例中，第一电容器可以是浮动电容器。

对于很多实施例，第一电容器可以与第二端口通信。

对于一些实施例，耦合器可以包括第二电容器。这个第二电容器可以与第四端口通信。

在一些实施方式中，第一电容器可以与第四端口通信。

在一些实施例中，第一迹线和第二迹线可以在相同水平平面中相对于彼此定位。

对于某些实施方式，第一迹线和第二迹线可以在不同的层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

对于其他实施例，第一迹线可以位于第二迹线下方。

在很多实施方式中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在特定实施例中，隔离端口可以被终止。

在某些实施例中，可以选择电容器的电容值，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

在一些实施方式中，选择电容器的几何形状和电容器的布置中的一个或多个以便减小耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的封装的芯片，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。该耦合器还包括与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口并且第四端口实质上被配置为隔离端口。此外，该耦合器包括被配置为引入不连续以便在耦合器中引起失配的第一电容器。

在很多实施方式中，第一电容器可以是嵌入式电容器。

在某些实施例中，第一电容器可以是浮动电容器。

对于很多实施例，第一电容器可以与第二端口通信。

对于一些实施例，耦合器可以包括第二电容器。这个第二电容器可以与第四端口通信。

在一些实施方式中，第一电容器可以与第四端口通信。

在一些实施例中，第一迹线和第二迹线可以在相同水平平面中相对于彼此定位。

对于某些实施方式，第一迹线和第二迹线可以在不同的层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

对于其他实施例，第一迹线可以位于第二迹线下方。

在很多实施方式中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在特定实施例中，隔离端口可以被终止。

在某些实施例中，可以选择电容器的电容值以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种包括具有高方向性和低耦合器因子变化的耦合器的无线设备，该耦合器可以与例如3mm×3mm PAM一起使用。该耦合器包括与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。该耦合器还包括与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口 并且第四端口实质上被配置为隔离端口。此外，该耦合器包括被配置为引入不连续以便在耦合器中引起失配的第一电容器。

在很多实施方式中，第一电容器可以是嵌入式电容器。

在某些实施例中，第一电容器可以是浮动电容器。

对于很多实施例，第一电容器可以与第二端口通信。

对于一些实施例，耦合器可以包括第二电容器。这个第二电容器可以与第四端口通信。

在一些实施方式中，第一电容器可以与第四端口通信。

在一些实施例中，第一迹线和第二迹线可以在相同水平平面中相对于彼此定位。

对于某些实施方式，第一迹线和第二迹线可以在不同的层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

对于其他实施例，第一迹线可以位于第二迹线下方。

在很多实施方式中，耦合器可以包括第一迹线和第二迹线之间的电介质材料。

在特定实施例中，隔离端口可以被终止。

在某些实施例中，可以选择电容器的电容值，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

根据一些实施例，本公开涉及一种制造具有高方向性和低耦合器因子变化的耦合器的方法，该耦合器可以与例如3mm×3mm PAM一起使用。所述方法包括形成与第一端口和第二端口相关联的第一迹线。第一端口实质上被配置为输入端口并且第二端口实质上被配置为输出端口。所述方法还包括形成与第三端口和第四端口相关联的第二迹线。第三端口实质上被配置为耦合端口并且第四端口实质上被配置为隔离端口。此外，所述方法包括将第一电容器连接到第二端口。第一电容器被配置为引入不连续以便在耦合器中引起失配。

在很多实施方式中，第一电容器可以是嵌入式电容器。

在某些实施例中，第一电容器可以是浮动电容器。

对于很多实施例，所述方法可以包括将第二电容器连接到第四端口。

在一些实施方式中，第一电容器可以与第四端口通信。

在一些实施例中，第一迹线和第二迹线可以在相同水平平面中相对于彼此定位。

对于某些实施方式，第一迹线和第二迹线可以在不同的层上。

在很多实施例中，第一迹线可以位于第二迹线上方。

对于其他实施例，第一迹线可以位于第二迹线下方。

在很多实施方式中，所述方法可以包括在第一迹线和第二迹线之间形成电介质材料的层。

在特定实施例中，所述方法可以包括终止隔离端口。

在某些实施例中，所述方法包括选择电容器的电容值，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化。可以使用上面的等式（4）计算耦合因子，并且可以使用上面的等式（5）计算耦合因子变化。

术语

除非上下文清楚地另有需要，否则贯穿整个描述和权利要求，与排他的或穷举的意义相反，词语“包括”、“包含”等应以包含的意义来解释，也就是说，应以“包含但不限于”的意义来解释。如在这里通常使用的，词语“耦合”可以包括与功率从例如导电迹线的一个导体到例如第二导电迹线的另一导体的分配有关的术语。当使用术语“耦合”来指代两个元件之间的连接时，该术语指代可以被直接连接或经由一个或多个中间元件连接的两个或多个元件。此外，词语“在这里”、“在上面”、“在下面”和类似意思的词语当在本申请中使用时应指代本申请整体，而不是指代本申请的任何特定部分。在上下文允许的情况下，在上面的“具体实施方式”中使用单数或复数数量的词语也可以分别包括复数或单数数量。在提到两个或多个项目的列表时的词语“或”，该词语覆盖对该词语的下列解释的全部：列表中的任一项目、列表中的全部项目、以及列表中的项目的任何组合。

对本发明的实施例的以上详细描述意图不是穷举的或将本发明限制为上面公开的精确形式。虽然为了说明的目的在上面描述了本发明的具体实施例和示例，但是如相关领域技术人员将认识到的，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现了过程或方块，但是可替换的实施例可以以不同顺序执行具有步骤的例程或采用具有方块的***，并且一些过程或方块可以被删除、移动、增加、细分、组合和/或修改。这些过程或方块中的每一个可以用多种不同的方式实施。此外，虽然有时将过程或方块示 出为被串行执行，但是作为替换，这些过程或方块可以被并行执行，或可以在不同时间被执行。

在这里提供的本发明的教导可以被应用于其他***，不一定是上面描述的***。上面描述的各种实施例的元件和行为可以被组合以便提供进一步的实施例。

除非以其他方式明确说明，或在使用的上下文内以其他方式理解，否则在这里使用的条件性语言（例如，除了其它的以外，“能够”、“能”、“可以”、“例如”等）通常意图传达某些实施例包括某些特征、元件和/或状态，而其他实施例不包括所述某些特征、元件和/或状态。因此，这样的条件性语言通常不意图暗示一个或多个实施例以任何方式需要特征、元件和/或状态，或一个或多个实施例一定包括用于在有或没有作者输入或提示的情况下决定这些特征、元件和/或状态是否被包括在任何特定实施例中或将在任何特定实施例中被执行的逻辑。

虽然描述了本发明的某些实施例，但这些实施例仅作为示例呈现，并且不意图限制本公开的范围。事实上，在这里描述的新的方法和***可以采用多种其他形式实施；此外，可以做出在这里描述的方法和***的形式的各种省略、替代和改变，而不背离本公开的精神。所附权利要求和它们的等效物意图覆盖将落在本公开的范围和精神内的这样的形式或修改。

Claims (28)

1.一种耦合器，包括：

第一迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离；以及

第二迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离，

所述第一迹线的三个区段和所述第二迹线的三个区段产生在所述耦合器的输出端口处引起失配的不连续，从而使得能够减小所述耦合器的大小以便安装在3mm乘3mm的模块中。

2.如权利要求1所述的耦合器，其中所述第一迹线和所述第二迹线在相同水平平面中相对于彼此定位。

3.如权利要求2所述的耦合器，其中所述第一迹线的第三边缘沿所述第二迹线的第三边缘对齐。

4.如权利要求3所述的耦合器，其中所述第一迹线的第三边缘和所述第二迹线的第三边缘分开至少预定最小距离。

5.如权利要求1所述的耦合器，其中所述第一迹线的第一距离不同于所述第一迹线的第二距离，并且所述第二迹线的第一距离不同于所述第二迹线的第二距离。

6.如权利要求5所述的耦合器，其中所述第一迹线的第一距离小于所述第一迹线的第二距离，并且所述第二迹线的第一距离小于所述第二迹线的第二距离。

7.如权利要求5所述的耦合器，其中所述第一迹线的第一距离大于所述第一迹线的第二距离，并且所述第二迹线的第一距离大于所述第二迹线的第二距离。

8.如权利要求1所述的耦合器，其中所述第一迹线的第一距离等于所述第二迹线的第一距离，并且所述第一迹线的第二距离等于所述第二迹线的第二距离。

9.如权利要求1所述的耦合器，其中所述第一迹线位于所述第二迹线上方。

10.如权利要求9所述的耦合器，还包括所述第一迹线和所述第二迹线之间的电介质材料。

11.如权利要求9所述的耦合器，其中所述第一迹线的第三边缘被分成三个区段，并且所述第二迹线的第三边缘被分成三个区段。

12.如权利要求9所述的耦合器，其中所述第一迹线的尺寸与所述第二迹线的尺寸基本上相等。

13.如权利要求1所述的耦合器，其中所述第一迹线的第一区段和第三区段具有基本上相等的长度，并且所述第二迹线的第一区段和第三区段具有基本上相等的长度。

14.如权利要求1所述的耦合器，其中选择所述第一迹线的第一距离和第二距离以及所述第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

15.如权利要求1所述的耦合器，其中选择所述第一迹线的三个区段的长度和所述第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

16.一种封装的芯片，包括：

耦合器，所述耦合器包含：

第一迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离；以及

第二迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离，

所述第一迹线的三个区段和所述第二迹线的三个区段产生在所述耦合器的输出端口处引起失配的不连续，从而使得能够减小所述耦合器的大小以便安装在3mm乘3mm的模块中。

17.如权利要求16所述的封装的芯片，其中所述第一迹线和所述第二迹线在相同水平平面中相对于彼此定位。

18.如权利要求16所述的封装的芯片，其中所述第一迹线的第一距离不同于所述第一迹线的第二距离，并且所述第二迹线的第一距离不同于所述第二迹线的第二距离。

19.如权利要求16所述的封装的芯片，其中所述第一迹线位于所述第二迹线上方。

20.如权利要求19所述的封装的芯片，其中所述第一迹线的第三边缘被分成三个区段，并且所述第二迹线的第三边缘被分成三个区段。

21.如权利要求16所述的封装的芯片，其中选择所述第一迹线的第一距离和第二距离以及所述第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

22.如权利要求16所述的封装的芯片，其中选择所述第一迹线的三个区段的长度和所述第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

23.一种无线设备，包括：

耦合器，所述耦合器包含：

第一迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离；以及

第二迹线，包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离，

所述第一迹线的三个区段和所述第二迹线的三个区段产生在所述耦合器的输出端口处引起失配的不连续，从而使得能够减小所述耦合器的大小以便安装在3mm乘3mm的模块中。

24.如权利要求23所述的无线设备，其中选择所述第一迹线的第一距离和第二距离以及所述第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

25.如权利要求23所述的无线设备，其中选择所述第一迹线的三个区段的长度和所述第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

26.一种制造耦合器的方法，所述方法包括：

形成第一迹线，所述第一迹线包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离；以及

形成第二迹线，所述第二迹线包含：基本上平行于第二边缘的第一边缘，所述第一边缘基本上与所述第二边缘长度相等；基本上平行于第四边缘的第三边缘，所述第四边缘被分成三个区段；所述三个区段中的第一区段和第三区段与所述第三边缘相距第一距离；并且位于所述第一区段和所述第三区段之间的第二区段与所述第三边缘相距第二距离，

所述第一迹线的三个区段和所述第二迹线的三个区段产生在所述耦合器的输出端口处引起失配的不连续，从而使得能够减小所述耦合器的大小以便安装在3mm乘3mm的模块中。

27.如权利要求26所述的方法，还包括选择所述第一迹线的第一距离和第二距离以及所述第二迹线的第一距离和第二距离，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$

28.如权利要求26所述的方法，还包括选择所述第一迹线的三个区段的长度和所述第二迹线的三个区段的长度，以便在预定的一组频率处，对于预定耦合因子减小耦合因子变化，

使用下面的等式计算所述耦合因子：

$C_{\mathrm{pout}}=\frac{\left|S_{21}\right|\sqrt{(1-{\left|{\mathrm{\Γ}}_L\right|}^2)}}{\left|S_{31}\right|\left(\right|1+(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\left|\right)};$ 以及

使用下面的等式计算所述耦合因子变化：

$\mathrm{Pk}\_\mathrm{dB}=20{\log }_{10}\left|\frac{1+\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}{1-\left|(\frac{S_{21}{S}_{32}}{S_{31}}-S_{22}){\mathrm{\Γ}}_L\right|}\right|.$