CN103117710A

CN103117710A - 差分式低噪声并行多频放大器

Info

Publication number: CN103117710A
Application number: CN2012105771302A
Authority: CN
Inventors: 刘海; 牛晓聪; 程雪; 崔海娜
Original assignee: China University of Mining and Technology CUMT
Current assignee: China University of Mining and Technology CUMT
Priority date: 2012-12-27
Filing date: 2012-12-27
Publication date: 2013-05-22

Abstract

本发明涉及一种差分式低噪声并行多频放大器，其包含一多频段LNA输入匹配网络，一差分放大结构，一电容交叉耦合结构和一多频段LNA输出匹配网络。电路的主结构是差分放大结构，实现电路的放大功能；多频段LNA输入输出匹配网络保证电路能够在双中心频段内具有良好的电路匹配；电容交叉耦合结构用于拓宽放大器的工作频带，使电路实现以双频为中心的多频段放大功能，并能有效抑制共源管的栅漏寄生电容。本发明适用于工作在以两频率为中心的多频接收设备的输入端。

Description

差分式低噪声并行多频放大器

技术领域

本发明涉及一种差分式低噪声并行多频放大器，特别涉及一种基于LC串并联网络的采用负电容补偿技术的低声声并行多频放大器。

背景技术

差分式低噪声并行多频放大器位于无线接收设备的前端，是无线接收设备的主要接收模块。其中，放大器的增益指示了放大器的放大能力，放大器的噪声系数反映了放大器的质量，但是这两个参数在设计中往往不能同时达到最佳，需要设计者很好的权衡这两个性能指标。

差分式低噪声并行多频放大器除了应该具有较低的噪声系数和足够高的增益外，其自身的噪声系数应当较小，而且多频放大器要在多个频段范围内都能保持良好的性能参数，还要保证放大器的稳定性。此外，还应控制多频放大器的电路尺寸，尽量在不增加额外功耗的基础上实现多频放大功能。

如果要接收多频段的信号，目前的方式主要有如下两种：第一是采用多套独立的宽带放大器以匹配不同的频段，特点在于，此类电路设计简单，易于实现，但是，由于采用了多套独立的宽带放大器，会造成电路尺寸的成倍增加，不利于电路的集成，同时也增加了功耗，造成不必要的浪费，所以，此类电路只在少数场合使用。第二是宽带放大器，即拓宽整个接收网络的工作频率，但是，此类方法必定会影响电路的增益，引入额外的噪声，所以设计优秀的宽带放大器的难度较大。

MOS 管的栅漏寄生电容 C_gd 由于很小，在以往的电路设计中为了成本往往是忽略不计的。但是随着 CMOS 工艺尺寸的不断缩小，MOS 管的栅漏寄生电容 C_gd 相对于栅源电容 C_gs 变得越来越大。MOS 管的栅漏寄生电容 C_gd 对电路的性能已经产生了不可忽视的影响，所以，在高性能的放大器设计中，如何消除MOS 管的栅漏寄生电容 C_gd 的影响，越来越受到设计者的重视。

发明内容

本发明克服了现有技术的不足，涉及一种差分式低噪声并行多频放大器，可应用于手机，导航，无限通信等接收机。其包含一多频段低噪声放大器（LNA）输入匹配网络，一差动放大结构，一电容交叉耦合结构和一多频段LNA输出匹配网络，其主结构是差分放大结构，实现电路的放大功能；多频段LNA输入输出匹配网络保证电路能够在双中心频段内具有良好的电路匹配；电容交叉耦合结构用于拓宽放大器的工作频带，使电路实现以双频为中心的多频段放大功能，并能有效抑制共源管的栅漏寄生电容。本发明适用于工作在以两频率为中心的多频接收设备的输入端。

优选，本发明的一种差分式低噪声并行多频放大器，其包括一差分放大结构、一多频段低噪声放大器输入输出匹配网络和一电容交叉耦合结构，所述多频段低噪声放大器输入输出匹配网络的输入匹配网络、输出匹配网络分别连接所述差分放大结构的输入端和输出端，所述电容交叉耦合结构与所述差分放大结构相连接；所述差分放大结构包括两组共源共栅放大结构，第一MOS管M1和第二MOS管M2组成一组共源共栅放大结构，第三MOS管M3和第四MOS管M4组成另一组共源共栅放大结构，所述第一MOS管M1的漏极和第二MOS管M2的源极连接，所述第三MOS管M3的漏极和第四MOS管M4的源极连接，所述第二MOS管M2的栅极和第四MOS管M4的栅极分别串接第三电阻R3、第四电阻R4后都连接地，所述第一MOS管M1的栅极和第三MOS管M3的栅极为所述差分放大结构的输入端，所述第二MOS管M2的漏极和第四MOS管M4的漏极为所述差分放大结构的输出端，所述第一MOS管M1的源极和第三MOS管M3的源极都接地；所述多频段低噪声放大器输入匹配网络包括第七电容C7、第八电容C8、第九电容C9、第十电容C10、第七电感L7、第八电感L8、第九电感L9和第十电感L10，所述第七电容C7和第九电感L9并联后与第九电容C9、第七电感L7串接在第一MOS管M1的栅极上，所述第八电容C8和第十电感L10并联后与第十电容C10、第八电感L8串接在第一MOS管M1的栅极上。

其中优选，所述第一MOS管M1和第三MOS管M3具有相同的沟道长度和宽度，为第一级放大结构，第二MOS管M2和第四MOS管M4具有相同的沟道长度和宽度，为二级放大结构。

优选，所述第一MOS管M1的源极与栅极之间并入第五电容C5，第三MOS管M3的源极与栅极之间并入第六电容C6。

优选，第二MOS管M2的栅极与电源之间串接第三电阻R3，第四MOS管M4的栅极与电源之间串接第四电阻R4。

优选，所述第一MOS管M1的漏极通过第五电感L5与第二MOS管M2的源极相连，所述第三MOS管M3的漏极通过第六电感L6与第四MOS管M4的源极相连。

优选，所述第一MOS管M1的源极与地之间串接第十三电感L13，第三MOS管M3的源极与地之间串接第十四电感L14。

优选，所述电容交叉耦合结构包括第五MOS管M5、第六MOS管M6、第十三电容C13、第一电流源和第二电流源，所述第五MOS管M5和第六MOS管M6具有相同的技术参数，所述第五MOS管M5的栅极与所述第六MOS管M6的漏极以及第三MOS管M3的漏极连接，所述第五MOS管M5的漏极与所述第六MOS管M6的源极以及第一MOS管M1的漏极连接，所述第十三电容C13 两端分别连接所述第五MOS管M5的源极和所述第六MOS管M6的源极，所述第五MOS管M5的源极串接第一电流源后接地，所述第六MOS管M6的源极串接第二电流源后接地。

优选，所述多频段低噪声放大器输出匹配网络包括第一电感 L1、第二电感 L2、第三电感 L3、第四电感 L4、第十一电感 L11、第十二电感 L12、第一电容 C1、第二电容 C2、第三电容 C3、第四电容 C4、第十一电容 C11、第十二电容 C12、第一电阻 R1、第二电阻 R2、第五电阻 R5和第六电阻 R6；所述第一电容C1与第一电感L1并联后，一端与第二MOS管M2的漏极相连，另一端通过第五电阻 R5接地；所述第二电容C2与第二电感L2并联后，一端与第六MOS管M6的漏极相连，另一端通过第六电阻 R6接地；所述第三电感 L3和第一电阻R1串接在第二MOS管M2的漏极与地之间；所述第四电感 L4和第二电阻R2串接在第四 MOS管M4的漏极和地之间；所述第二MOS管M2的漏极串接第十一电感L11和第十一电容C11后连接所述输出端；所述第六MOS管M6的漏极串接第十二电感L12和第十二电容C12后连接所述输出端。

作为优选，低噪声多频放大器包括差分放大结构，多频段LNA输入输出匹配网络，所述多频段LNA输入输出匹配网络分别连接所述差分放大结构的输入端和输出端，还包括一电容交叉耦合结构，所述电容交叉耦合结构与所述差分放大结构相连接。

作为优选，所述多频段LNA输入匹配网络包括：第七电容 C7、第八电容 C8、第九电容 C9、第十电容 C10、第七电感 L7、第八电感 L8、第九电感 L9、第十电感 L10，所述第七电容 C7 和第九电感 L9 并联后与第九电容C9、第七电感L7串接在第一MOS管 M1 的栅极上，所述第八电容 C8 和第十电感 L10并联后与第十电容C10、第八电感L8串接在第一MOS管 M1的栅极上。

作为优选，所述差分放大结构包括：两组共源共栅放大结构，第一MOS管M1和第二MOS管M2组成一组共源共栅放大结构，第三MOS管M3和第四MOS管M4组成一组共源共栅放大结构，所述第一MOS管M1的漏极和第二MOS管M2的源极连接，所述第三MOS管M3和漏极和第四MOS管M4的源极连接，所述第二MOS管M2和第四MOS管M4的栅极分别串接第三电阻R3、第四电阻R4后连接VDD（地），所述第一MOS管M1和第三MOS管M3的栅极为所述差分放大结构的输入端，所述第二MOS管M2和第四MOS管M4的漏极为所述差分放大结构的输出端，所述第一 MOS管M1和第三MOS管M3的源极都接地。第一MOS管M1和第三MOS管M3具有相同的沟道长度和宽度，第二MOS管M2和第四MOS管M4具有相同的沟道长度和宽度。

作为优选，所述第一MOS管M1和第三MOS管M3的源极与栅极之间分别并入第五电容 C5、第六电容 C6。如果所述电容具有高质量，则它引入的噪声很小，因而放大器的总噪声被显著减小。

作为优选，所述第一MOS管M1的漏极通过一级间电感第五电感L5与第二MOS管M2的源极相连，所述第三MOS管M3的漏极通过一级间电感第六电感L6与第四MOS管M4的源极相连，以实现级间匹配。

作为优选，所述第一 MOS管M1和第三MOS管M3的源极都接地并各自串接一源极电感，以提供良好的阻抗匹配。

作为优选，所述电容交叉耦合结构包括，第五MOS 管 M5、第六MOS 管 M6、第十三电容 C13、第一电流源和第二电流源，第五MOS 管 M5 和第六MOS 管 M6 具有相同的技术参数，所述第五MOS 管 M5 的栅极与所述第六MOS管M6的漏极以及第三MOS管 M3的漏极连接，所述第五MOS 管 M5 的漏极与所述第六MOS 管 M6 的源极以及第一MOS 管 M1 的漏极连接，所述第十三电容 C13 两端分别连接所述第十五MOS 管 M5 和所述第六MOS 管 M6 的源极，所述第五MOS 管 M5 的源极串接第一电流源后接地，所述第六MOS 管 M6 的源极串接第二电流源后接地。

作为优选，所述多频段LNA输出匹配网络包括第一电感 L1、第二电感 L2、第三电感 L3、第四电感 L4、第十一电感 L11、第十二电感 L12、第一电容 C1、第二电容 C2、第三电容 C3、第四电容 C4、第十一电容 C11、第十二电容 C12、第一电阻 R1、第二电阻 R2、第五电阻 R5、第六电阻 R6；所述第一电容C1与第一电感L1并联后，一端与第二MOS管M2的漏极相连，另一端通过一第五电阻 R5接地；所述第二电容C2与第二电感L2并联后，一端与第六MOS管M6的漏极相连，另一端通过一第六电阻 R6接地；所述第三电感 L3和第一电阻R1串接在第二MOS管M2的漏极于VDD（地）之间；所述第四电感 L4和第二电阻R2串接在第四MOS管M4的漏极和VDD（地）之间；所述第二MOS管M2的漏极串接第十一电感L11、第十一电容C11后连接输出端；所述第六MOS管M6的漏极串接第十二电感L12、第十二电容C12后连接输出端。

附图说明

图1是一种现有技术的并行双频低噪声放大器的电路结构示意图。

图2是本发明的差分式低噪声并行多频放大器的电路结构示意图。

具体实施方式

为使本发明的技术特点和优点更加清楚，线面结合附图对本发明进行进一步的详细描述。

以三频手机的信号接收频率要求为例，三频手机的三个工作频率分别为GSM900Mhz、DCS1800Mhz以及 PCS1900Mhz，所以三频手机可以同时接收GSM900M、DCS1800Mhz以及 PCS1900Mhz这三个频率段的信号，从中做出选择，哪一频段的信号强，就选择那一基站的信号，如果一方接不通，可以自由转到别一个频段的信号上。它实际上就是扩大了手机的接通率。作为三频手机的信号输入端，多频低噪声放大器起了至关重要的作用。本发明可以很好地满足三频手机的信号接收要求。选择两个中心频率分别为900Mhz跟1850Mhz，其中，1850Mhz为DCS1800Mhz和PCS1900Mhz的中心频率，通过电路对工作频率进行适当拓宽后可包含DCS1800Mhz以及 PCS1900Mhz。

具体实施电路请参阅图2，图2是本发明的差分式低噪声并行多频放大器的电路结构示意图。所述差分式低噪声并行多频放大器包含一双频段LNA输入匹配网络，一差动放大结构，一电容交叉耦合结构和一双频段LNA输出匹配网络。所述双频段LNA输入输出匹配网络分别连接所述差分放大结构的输入端和输出端，还包括一电容交叉耦合结构，所述电容交叉耦合结构与所述差分放大结构相连接。

所述多频段LNA输入匹配网络包括第七电容 C7、第八电容 C8、第九电容 C9、第十电容 C10、第七电感 L7、第八电感 L8、第九电感 L9、第十电感 L10，所述第七电容 C7 和第九电感 L9 并联后与第九电容C9、第七电感L7串接在第一MOS管 M1 的栅极上，所述第八电容 C8 和第十电感 L10并联后与第十电容C10、第八电感L8串接在第一MOS管 M1的栅极上。所述多频段LNA输入匹配网络能够对900Mhz跟1850Mhz附近范围信号进行选择。与传统的单频段LNA输入匹配网络相比，所述多频段LNA输入匹配网络必须同时在900Mhz跟1850Mhz附近频率范围下匹配到50Ω。

所述差分放大结构包括：两组共源共栅放大结构，第一MOS管M1和第二MOS管M2组成一组共源共栅放大结构，第三MOS管M3和第四MOS管M4组成一组共源共栅放大结构，第一MOS管M1和第三MOS管M3对称，第二MOS管M2和第四MOS管M4对称。所述第一MOS管M1的漏极通过一级间电感第五电感L5与第二MOS管M2的源极相连，所述第三MOS管M3的漏极通过一级间电感第六电感L6与第四MOS管M4的源极相连。所述第二MOS管M2和第四MOS管M4的栅极分别串接第三电阻R3、第四电阻R4后连接VDD（地），所述第一MOS管M1和第三MOS管M3的栅极为所述差分放大结构的输入端，所述第二MOS管M2和第四MOS管M4的漏极为所述差分放大结构的输出端，所述第一MOS管M1和第三MOS管M3的源极与栅极之间分别并入第五电容 C5、第六电容 C6，源极与地之间各自串接一源极电感。所述差分放大结构实现对输入信号的线性放大。

所述电容交叉耦合结构包括，第五MOS 管 M5、第六MOS 管 M6、第十三电容 C13、第一电流源和第二电流源，第五MOS 管 M5 和第六MOS 管 M6 具有相同的技术参数，所述第五MOS 管 M5 的栅极与所述第六MOS 管 M6 的漏极以及第三MOS 管 M3 的漏极连接，所述第五MOS 管 M5 的漏极与所述第六MOS 管 M6 的源极以及 MOS 管 M1 的漏极连接，所述电容 C13 两端分别连接所述 MOS 管 M5 和所述 MOS 管 M6 的源极，所述 MOS 管 M5 的源极串接第一电流源后接地，所述 MOS 管 M6 的源极串接第二电流源后接地。所述电容交叉耦合结构对共源管的栅漏寄生电容进行补偿。

所述多频段LNA输出匹配网络包括电感 L1、电感 L2、电感 L3、电感 L4、电感 L11、电感 L12、电容 C1、电容 C2、电容 C3、电容 C4、电容 C11、电容 C12、电阻 R1、电阻 R2、电阻 R5、电阻 R6；所述电容C1与电感L1并联后，一端与MOS管M2的漏极相连，另一端通过一电阻 R5接地；所述电容C2与电感L2并联后，一端与MOS管M6的漏极相连，另一端通过一电阻 R6接地；所述电感 L3和电阻R1串接在MOS管M2的漏极于VDD之间；所述电感 L4和电阻R2串接在 MOS管M4的漏极和VDD 之间；所述MOS管M2的漏极串接电感L11、电容C11后连接输出端；所述MOS管M6的漏极串接第十二电感L12、第十二电容C12后连接输出端。所述多频段LNA输出匹配网络也必须同时在900Mhz跟1850Mhz附近频率范围下匹配到50Ω，并且需要使其具有足够的宽带覆盖1800Mhz~1900Mhz。

与现有技术相比，本发明采用双端输入的差分式放大电路结构，能够有效地放大共模信号，即欲接收信号，抑制差模信号，即噪声信号，提高放大器的性能指标。并且，本发明在现有基础之上，通过引入负电容补偿技术，有效地抑制了MOS 管的栅漏寄生电容 C_gd的负面作用，并且在原双频段基础上拓宽了频带范围，使本发明较现有技术，具有更宽的频带适应能力，更高的增益，以及更小的噪声系数。

如以上所述，其仅为较佳实施例而已，并非对本发明做任何形式上的限定，其保护范围以权利要求的内容为准。凡本领域的技术人员利用本发明的技术方案对上述实施方式做出的任何等同的变形、修饰或演变等，均仍属于本发明的技术方案的范围内。

Claims

1.一种差分式低噪声并行多频放大器，其包括一差分放大结构、一多频段低噪声放大器输入输出匹配网络和一电容交叉耦合结构，所述多频段低噪声放大器输入输出匹配网络的输入匹配网络、输出匹配网络分别连接所述差分放大结构的输入端和输出端，所述电容交叉耦合结构与所述差分放大结构相连接；其特征在于：所述差分放大结构包括两组共源共栅放大结构，第一MOS管M1和第二MOS管M2组成一组共源共栅放大结构，第三MOS管M3和第四MOS管M4组成另一组共源共栅放大结构，所述第一MOS管M1的漏极和第二MOS管M2的源极连接，所述第三MOS管M3的漏极和第四MOS管M4的源极连接，所述第二MOS管M2的栅极和第四MOS管M4的栅极分别串接第三电阻R3、第四电阻R4后都连接地，所述第一MOS管M1的栅极和第三MOS管M3的栅极为所述差分放大结构的输入端，所述第二MOS管M2的漏极和第四MOS管M4的漏极为所述差分放大结构的输出端，所述第一MOS管M1的源极和第三MOS管M3的源极都接地；所述多频段低噪声放大器输入匹配网络包括第七电容C7、第八电容C8、第九电容C9、第十电容C10、第七电感L7、第八电感L8、第九电感L9和第十电感L10，所述第七电容C7和第九电感L9并联后与第九电容C9、第七电感L7串接在第一MOS管M1的栅极上，所述第八电容C8和第十电感L10并联后与第十电容C10、第八电感L8串接在第一MOS管M1的栅极上。

2.根据权利要求1所述的差分式低噪声并行多频放大器，其中，所述第一MOS管M1和第三MOS管M3具有相同的沟道长度和宽度，为第一级放大结构，第二MOS管M2和第四MOS管M4具有相同的沟道长度和宽度，为第二级放大结构。

3.根据权利要求2所述的差分式低噪声并行多频放大器，其中，第二MOS管M2的栅极与电源之间串接第三电阻R3，第四MOS管M4的栅极与电源之间串接第四电阻R4。

4.根据权利要求2所述的差分式低噪声并行多频放大器，其中，所述多频段低噪声放大器输出匹配网络包括第一电感 L1、第二电感 L2、第三电感 L3、第四电感 L4、第十一电感 L11、第十二电感 L12、第一电容 C1、第二电容 C2、第三电容 C3、第四电容 C4、第十一电容 C11、第十二电容 C12、第一电阻 R1、第二电阻 R2、第五电阻 R5和第六电阻 R6；所述第一电容C1与第一电感L1并联后，一端与第二MOS管M2的漏极相连，另一端通过第五电阻 R5接地；所述第二电容C2与第二电感L2并联后，一端与第六MOS管M6的漏极相连，另一端通过第六电阻 R6接地；所述第三电感 L3和第一电阻R1串接在第二MOS管M2的漏极与地之间；所述第四电感 L4和第二电阻R2串接在第四 MOS管M4的漏极和地之间；所述第二MOS管M2的漏极串接第十一电感L11和第十一电容C11后连接所述输出端；所述第六MOS管M6的漏极串接第十二电感L12和第十二电容C12后连接所述输出端。