CN103098039A - 高速***器件互连总线端口配置方法及设备 - Google Patents

高速***器件互连总线端口配置方法及设备 Download PDF

Info

Publication number
CN103098039A
CN103098039A CN2012800017340A CN201280001734A CN103098039A CN 103098039 A CN103098039 A CN 103098039A CN 2012800017340 A CN2012800017340 A CN 2012800017340A CN 201280001734 A CN201280001734 A CN 201280001734A CN 103098039 A CN103098039 A CN 103098039A
Authority
CN
China
Prior art keywords
pcie
signal line
integrated circuit
circuit board
drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800017340A
Other languages
English (en)
Other versions
CN103098039B (zh
Inventor
杨安林
刘华伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XFusion Digital Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN103098039A publication Critical patent/CN103098039A/zh
Application granted granted Critical
Publication of CN103098039B publication Critical patent/CN103098039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明实施例提供一种高速***器件互连总线端口配置方法及设备。方法包括：读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，PCIE板卡与PCIE辅助信号线连接，并通过上拉和/或下拉器件对PCIE辅助信号线做上拉和/或下拉处理；将PCIE主设备上的PCIE总线配置为与PCIE板卡的类型相匹配的PCIE端口。本发明技术方案在达到根据PCIE板卡类型配置PCIE主设备端口类型的目的的同时，降低了识别PCIE板卡类型的开销。

Description

高速***器件互连总线端口配置方法及设备
技术领域
本发明涉及电路技术，尤其涉及一种高速***器件互连总线端口配置方法及设备。
背景技术
在处理器***中，高速***器件互连总线(Peripheral ComponentInterconnect Express，简称为PCIE)主设备与一个或多个板卡PCIE板卡通过PCIE总线连接，PCIE主设备到PCIE板卡的PCIE总线可以根据PCIE板卡上PCIE从设备的个数配置为一个或多个PCIE端口，例如16通道(lane)PCIE总线支持配置为1个x16通道PCIE端口，或2个x8通道PCIE端口或4个x4通道PCIE端口等。其中，PCIE板卡上的PCIE从设备的不同，可能使PCIE主设备上与PCIE板卡连接的PCIE端口类型不同，因此，PCIE主设备需要事先识别PCIE板卡的类型，然后才能正确将PCIE总线配置为与PCIE板卡相匹配的PCIE端口类型。
现有技术是通过专用的通用输入/输出(General Purpose Input/Output，简称为GPIO)信号线在PCIE板卡上做电阻上下拉指示来识别PCIE板卡类型的，例如，如果GPIO信号线下拉表示PCIE板卡为对应1个x16通道PCIE端口的类型，如果GPIO信号线上拉表示PCIE板卡为对应2个x8通道PCIE端口的类型，基于此，PCIE主设备通过读取GPIO信号线的上下拉电平组合，即可判断出PCIE板卡的类型。可见，现有技术为了识别PCIE板卡的类型，需要增加额外的GPIO信号线作PCIE板卡类型指示，增加了额外的信号线资源开销。
发明内容
本发明实施例提供一种高速***器件互连总线端口配置方法及设备，用以降低识别PCIE板卡类型的开销。
本发明实施例第一个方面提供一种高速***器件互连总线PCIE端口配置方法，包括：
读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；
将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。
在第一方面的第一种可能的实现方式中，所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，并读取所述PCIE辅助信号线的上拉和/或下拉电平值；
查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。
结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后包括：
设置所述PCIE辅助信号线为实现原始功能的状态。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述PCIE辅助信号线为一根PCIE复位信号线；
所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第四种可能的实现方式中，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；
读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第五种可能的实现方式中，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。
本发明实施例第二个方面提供一种高速***器件互连总线PCIE端口配置设备，包括：
读取单元，用于读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；
配置单元，用于将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。
在第二方面的第一种可能的实现方式中，所述读取单元具体用于在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，读取所述PCIE辅助信号线的上拉和/或下拉电平值，查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。
结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述配置单元还用于在将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后，设置所述PCIE辅助信号线为实现原始功能的状态。
结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述PCIE辅助信号线为一根PCIE复位信号线；
所述读取单元具体用于读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第四种可能的实现方式中，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；
所述读取单元具体用于读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第五种可能的实现方式中，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。
本发明实施例第三个方面提供一种高速***器件互连总线PCIE板卡，所述PCIE板卡与PCIE主设备上的PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理。
本发明实施例提供的高速***器件互连总线端口配置方法及设备，通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，与现有技术相比降低了识别PCIE板卡类型的开销。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的PCIE端口配置方法的流程图；
图2为本发明一实施例提供的PCIE端口配置设备的结构示意图；
图3为本发明一实施例提供的PCIE板卡与PCIE主设备和PCIE端口配置设备的连接示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一实施例提供的PCIE端口配置方法的流程图。如图1所示，本实施例的方法包括：
步骤101、读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，PCIE板卡与上述PCIE辅助信号线连接，并通过上拉和/或下拉器件对上述PCIE辅助信号线做上拉和/或下拉处理。
步骤102、将PCIE主设备上的PCIE总线配置为与PCIE板卡的类型相匹配的PCIE端口。
在处理器***中，PCIE主设备的PCIE总线通常会通过扣板连接器或背板连接器等与PCIE板卡互连。处理器***中的中央处理器(Central ProcessingUnit，简称为CPU)可将PCIE主设备的PCIE总线配置为一个或多个PCIE端口，并需要与PCIE板卡的类型相匹配。其中，PCIE总线可配置成的PCIE端口类型包括但不限于：x4通道PCIE端口、x8通道PCIE端口、x16通道PCIE端口。PCIE板卡的类型主要由PCIE板卡上PCIE从设备的个数以及类型确定，例如，一个PCIE板卡上有2个PCIE从设备，则PCIE主设备需要为该PCIE板卡配置2个PCIE端口，用于分别与该PCIE板卡上的2个PCIE从设备建立通信连接，那么该PCIE板卡对应于2个PCIE端口，假设这2个PCIE端口为x8通道PCIE端口，则该PCIE板卡就是对应于2个x8通道PCIE端口的类型。对于不同板卡而言，凡是对应相同个数、相同类型(主要是指包含的通道数相同)的PCIE端口的都属于同一类型的板卡。例如，如果有2个PCIE板卡都对应2个x8通道的PCIE端口，则这2个PCIE板卡的类型相同。
为了满足不同类型的板卡对PCIE端口的需求，CPU需要先识别PCIE板卡的类型，然后再将PCIE总线配置为与PCIE板卡的类型相适应的PCIE端口。这里的相适应主要是指配置出的PCIE端口的个数以及类型满足PCIE板卡的需求。
为了能够识别出PCIE板卡的类型，并保证尽可能低的开销，本实施例采用复用已经存在的PCIE辅助信号线的方式，通过PCIE辅助信号线对PCIE板卡进行类型识别。其中，复用的PCIE辅助信号线是与PCIE板卡连接的。另外，通过PCIE板卡与PCIE主设备配合，在PCIE板卡上通过上拉和/或下拉器件对PCIE辅助信号线做上拉和/或下拉处理，然后，CPU通过读取PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型。在识别出PCIE板卡的类型后，CPU将PCIE总线配置为与PCIE板卡类型相匹配的PCIE端口。其中，PCIE板卡对PCIE辅助信号线做上拉处理使用的上拉器件可以是上拉电阻，还可以是上拉电流源等其他上拉器件；相应的，PCIE板卡对PCIE辅助信号线做下拉处理使用的下拉器件可以是下拉电阻，还可以是下拉电流源等其他下拉器件。
例如，以16通道(lane)PCIE总线为例，则可以定义PCIE辅助信号线上拉高电平表示PCIE板卡是对应于1个x16通道PCIE端口的类型，PCIE辅助信号线下拉低电平表示PCIE板卡是对应2个x8通道PCIE端口的类型。假设，PCIE板卡是对应1个x16通道PCIE端口的类型，则在PCIE板卡上预先对PCIE辅助信号线做上拉处理。这样CPU会从PCIE辅助信号线上读取到上拉电平值，即高电平，根据预先定义可以识别出该PCIE板卡是对应1个x16通道PCIE端口的类型，进而将PCIE总线配置为1个x16通道PCIE端口，满足PCIE板卡的需求。
其中，可复用的PCIE辅助信号线可以是但不限于以下任一信号线或其组合：PCIE复位(PERST)信号线、PCIE复用预留信号线和PCIE唤醒(wake)信号线等。
由上述可见，在本实施例中，CPU通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，与现有技术相比降低了识别PCIE板卡类型的开销。
在一可选实施方式中，CPU读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型的过程包括：CPU在PCIE主设备启动或复位时，设置PCIE辅助信号线为输入状态，并读取PCIE辅助信号线的上拉和/或下拉电平值；然后，CPU查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为PCIE板卡的类型。在该实施方式中，处理器***上预先存储了PCIE辅助信号线的电平值与PCIE板卡类型之间的映射关系，这样CPU在读取到PCIE辅助信号线的上拉和/或下拉电平值之后，可以直接查找上述电平值与类型映射关系确定PCIE板卡的类型，具有实现简单、效率高等优势。
由于本实施例是复用PCIE辅助信号线，所复用的PCIE辅助信号线有其自身的原始功能，例如PCIE复位信号线的原始功能是复位，PCIE唤醒信号线的原始功能是唤醒等。基于此，在复用PCIE辅助信号线完成对PCIE板卡类型的识别后，CPU可以设置PCIE辅助信号线为实现原始功能的状态。举例说明，对PCIE复位信号来说，CPU用其进行PCIE板卡类型识别时会将其设置为输入状态，但其实现复位功能的状态应为输出状态，故在完成对PCIE板卡类型的识别后，CPU将PCIE复位信号线的状态设置为输出状态，以使PCIE复位信号线完成复位功能。
可选的，如果使用的PCIE辅助信号线在完成原始功能时的状态也为输入状态，则CPU可以不用在重新设置该PCIE辅助信号线的状态。
下面以复用的PCIE辅助信号线为PCIE复位信号线为例详细说明CPU是如何复用PCIE辅助信号线识别PCIE板卡类型并进行端口配置的。
第一种情况：PCIE主设备的PCIE总线通过扣板连接器或背板连接器与PCIE板卡互连，本实施例使用的PCIE辅助信号线为一根PCIE复位信号线，这种情况下可以通过上拉或下拉指示两种PCIE板卡类型。具体的，CPU读取PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别PCIE板卡的类型。对于该根PCIE复位信号线来说，同一PCIE板卡上要么对其进行上拉处理，要么对其进行下拉处理。
假设，PCIE总线为16通道(lanes)PCIE总线，其可配置为1个x16通道PCIE端口、2个x8通道PCIE端口，而PCIE板卡可兼容设计包含1个PCIE从设备，支持1个x16通道PCIE端口，或者包含2个PCIE从设备，支持2个x8通道PCIE端口，PCIE主设备提供一根PCIE复位信号线对该PCIE板卡上的PCIE从设备进行复位。如果PCIE板卡可兼容设计包含1个PCIE从设备并支持1个x16通道PCIE端口，则CPU通过该根PCIE复位信号线对上述唯一的PCIE从设备进行复位；如果PCIE板卡可兼容设计包含2个PCIE从设备并支持2个x8通道PCIE端口，则CPU通过该根PCIE复位信号线对上述两个PCIE从设备进行复位。在本实施例中，定义上述一根PCIE复位信号线在PCIE板卡内做下拉表示PCIE板卡对应1个x16通道PCIE端口，而上述一根PCIE复位信号线在PCIE板卡内做上拉表示PCIE板卡对应2个x8通道PCIE端口；相应的，PCIE板卡根据自己的设计对该根PCIE复位信号线做上拉或下拉处理。基于此，CPU在PCIE主设备启动或复位时，设置该根PCIE复位信号线为输入状态，读取该PCIE复位信号线的电平值，如果读取到的是下拉电平值，可以识别出PCIE板卡是对应1个x16通道PCIE端口的类型，如果读取到的是上拉电平值，可以识别出PCIE板卡是对应2个x8通道PCIE端口的类型。然后，如果CPU识别出PCIE板卡是对应1个x16通道PCIE端口的类型，则将PCIE总线设置为1个x16通道PCIE端口；如果CPU识别出PCIE板卡是对应2个x8通道PCIE端口的类型，则将PCIE总线设置为2个x8通道PCIE端口。
可选的，在完成端口配置后，CPU设置该根PCIE复位信号线为输出状态，以使其实现自己的原始功能。
在使用的PCIE辅助信号线仅为一根辅助信号线时，CPU要么读取上拉电平值要么读取下拉电平值。
第二种情况，PCIE主设备的PCIE总线通过扣板连接器或背板连接器与PCIE板卡互连，本实施例使用的PCIE辅助信号线为两根PCIE复位信号线，这种情况下可以通过上拉、下拉组合指示四种PCIE板卡类型。两根PCIE复位信号线的上下拉组合为：都是上拉、都是下拉、一个上拉另一个下拉，一个下拉另一个上拉。但是对于每根PCIE复位信号线来说，同一PCIE板卡要么对其做上拉处理，要么对其做下拉处理。具体的，CPU读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别PCIE板卡的类型。
假设，PCIE总线为16通道(lanes)PCIE总线，其可配置为1个x16通道PCIE端口、2个x8通道PCIE端口，而PCIE板卡可兼容设计包含1个PCIE从设备，支持1个x16通道PCIE端口，或者包含2个PCIE从设备，支持2个x8通道PCIE端口，PCIE主设备提供两根PCIE复位信号线对该PCIE板卡上的PCIE从设备进行复位。其中，可以采用四种上下拉组合方式中的任意两种来表示PCIE板卡对应1个x16通道PCIE端口和PCIE板卡对应2个x8通道PCIE端口这两种情况。在本实施例中，假设定义上述两根PCIE复位信号线在PCIE板卡内均做下拉表示PCIE板卡对应1个x16通道PCIE端口，而上述两根PCIE复位信号线在PCIE板卡内均做上拉表示PCIE板卡对应2个x8通道PCIE端口；相应的，PCIE板卡根据自己的设计对两根PCIE复位信号线做上拉或下拉处理。基于此，CPU在PCIE主设备启动或复位时，设置两根PCIE复位信号线为输入状态，读取两根PCIE复位信号线的电平值，如果读取到的都是下拉电平值，可以识别出PCIE板卡是对应1个x16通道PCIE端口的类型，如果读取到的都是上拉电平值，可以识别出PCIE板卡是对应2个x8通道PCIE端口的类型。然后，如果CPU识别出PCIE板卡是对应1个x16通道PCIE端口的类型，则将PCIE总线设置为1个x16通道PCIE端口；如果CPU识别出PCIE板卡是对应2个x8通道PCIE端口的类型，则将PCIE总线设置为2个x8通道PCIE端口。
可选的，在完成端口配置后，CPU设置两根PCIE复位信号线均为输出状态，以使其实现自己的原始功能。
在使用的PCIE辅助信号线为两根辅助信号线时，CPU可能要读取两个上拉电平值，或需要读取两个下拉电平，或者需要读取一个上拉电平一个下拉电平。
上面以复用的PCIE辅助信号线为PCIE复位信号线为例进行了说明，但不限于此。复用其他PCIE辅助信号线的方式与上述PCIE复位信号线的方式相类似。例如，如果复用的PCIE辅助信号线为PCIE复用预留信号线，则可以通过在PCIE板卡上对其做上拉、下拉或上下拉组合，也可用作PCIE板卡类型指示信号线；如果复用的PCIE辅助信号线为PCIE唤醒信号线等其他辅助信号线，同样通过在PCIE板卡上对其做上拉、下拉或上下拉组合，也可用作PCIE板卡类型指示信号线。使用方法同样是：处理器***中的CPU在处理器***中的PCIE主设备上电启动或复位时先设置为复用的PCIE辅助信号线为输入状态，然后读取复用的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，再将PCIE总线配置为与PCIE板卡类型相匹配的端口类型，然后，如果需要PCIE主设备再设置复用的PCIE辅助信号线的状态为适应其原始功能的状态(例如输出状态)。
在此说明，在上述举例中以复用的PCIE辅助信号线为一根PCIE复位信号线代表复用一个PCIE辅助信号线的情况，以复用的PCIE辅助信号线为两根PCIE复位信号线代表复用多个PCIE辅助信号线的情况。其中，复用多个PCIE辅助信号线的情况不仅包括复用同一类型的多跟辅助信号线的情况，也包括复用不同类型的辅助信号线的情况。例如，可以同时复用一根PCIE复位信号线和一根PCIE唤醒信号线，或者复用两根PCIE复位信号线和一根PCIE唤醒信号线等等。其中，复用的PCIE辅助信号线越多所能指示的PCIE板卡类型就越丰富，具体复用多少PCIE辅助信号线视实际应用需求而定。无论复用多少个PCIE辅助信号线，其原理相同，不再一一赘述。
由上述可见，在本实施例中，CPU通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，与现有技术相比降低了识别PCIE板卡类型的开销。
图2为本发明一实施例提供的PCIE端口配置设备的结构示意图。如图2所示，本实施例的PCIE端口配置设备包括：读取单元21和配置单元22。
其中，读取单元21，用于读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，上述PCIE板卡与上述PCIE辅助信号线连接，并通过上拉和/或下拉器件对上述PCIE辅助信号线做上拉和/或下拉处理。
配置单元22，与读取单元21连接，用于将PCIE主设备上的PCIE总线配置为与读取单元21识别出的PCIE板卡的类型相匹配的PCIE端口。
在一可选实施方式中，读取单元21具体用于在PCIE主设备启动或复位时，设置上述PCIE辅助信号线为输入状态，读取上述PCIE辅助信号线的上拉和/或下拉电平值，查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为上述PCIE板卡的类型。
基于上述实施方式，可选的，本实施例的配置单元22还用于在将PCIE主设备上的PCIE总线配置为与上述PCIE板卡的类型相匹配的PCIE端口之后，设置上述PCIE辅助信号线为实现原始功能的状态。
在一可选实施方式中，上述PCIE辅助信号线为一根PCIE复位信号线；基于此，读取单元21具体用于读取上述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别上述PCIE板卡的类型。
在一可选实施方式中，上述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；基于此，读取单元21具体用于读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别上述PCIE板卡的类型。
在一可选实施方式中，上述PCIE辅助信号线还可以是PCIE复用预留信号线和/或PCIE唤醒信号线。
在一可选实施方式中，上述PCIE辅助信号线可以为一个或多个。所述多个PCIE辅助信号线可以是同一类型的多根PCIE辅助信号线，也可以是不同类型的多跟PCIE辅助信号线。
本实施例的提供的PCIE端口配置设备在实现上可以是处理器***中的CPU，但不限于此。其中，本实施例的PCIE端口配置设备与PCIE主设备、PCIE板卡一起可以构成一处理器***。
本实施例提供的PCIE端口配置设备的各功能单元可用于执行上述PCIE端口配置方法实施例中的相应流程，其具体工作原理可参见上述方法实施例的描述，在此不再赘述。
本实施例提供的PCIE端口配置设备，通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，与现有技术相比降低了识别PCIE板卡类型的开销。
本发明一实施例提供一种PCIE板卡，该PCIE板卡与PCIE主设备上的PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理。
可选的，本实施例的PCIE板卡可以通过扣板连接器或背板连接器等与PCIE主设备上的PCIE辅助信号线连接。本实施例的PCIE板卡可以包括一个或多个PCIE从设备。基于上述，本实施例PCIE板卡与PCIE主设备的连接关系如图3所示，如图3所示，PCIE主设备还与PCIE端口配置设备连接。其中，PCIE端口配置设备可以是一CPU，则图3所示可以是由CPU、PCIE主设备和PCIE板卡构成的处理器***。
可选的，上述上拉器件可以为上拉电阻，上述下拉器件可以为下拉电阻，但不限于此。
本实施例提供的PCIE板卡与PCIE主设备以及上述实施例提供的PCIE端口配置设备相配合，使得PCIE端口配置设备可以通过复用PCIE主设备已经存在的辅助信号线对PCIE板卡进行类型识别，进而将PCIE主设备上的PCIE总线配置成与PCIE板卡类型相匹配的端口，不需要额外的GPIO指示信号线，为降低识别PCIE板卡类型的开销提供了条件。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种高速***器件互连总线PCIE端口配置方法，其特征在于，包括：
读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；
将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。
2.根据权利要求1所述的PCIE端口配置方法，其特征在于，所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，并读取所述PCIE辅助信号线的上拉和/或下拉电平值；
查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。
3.根据权利要求2所述的PCIE端口配置方法，其特征在于，所述将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后包括：
设置所述PCIE辅助信号线为实现原始功能的状态。
4.根据权利要求1-3任一项所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为一根PCIE复位信号线；
所述读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
5.根据权利要求1-3任一项所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；
读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型包括：
读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
6.根据权利要求1-3任一项所述的PCIE端口配置方法，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。
7.根据权利要求1、2、3或6所述的PCIE端口配置方法，其特征在于，所述PCIE辅助信号线为一个或多个。
8.根据权利要求1-7任一项所述的PCIE端口配置方法，其特征在于，所述上拉器件为上拉电阻，所述下拉器件为下拉电阻。
9.一种高速***器件互连总线PCIE端口配置设备，其特征在于，包括：
读取单元，用于读取PCIE主设备上的PCIE辅助信号线的上拉和/或下拉电平值，根据读取的上拉和/或下拉电平值识别PCIE板卡的类型，其中，所述PCIE板卡与所述PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理；
配置单元，用于将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口。
10.根据权利要求9所述的PCIE端口配置设备，其特征在于，所述读取单元具体用于在所述PCIE主设备启动或复位时，设置所述PCIE辅助信号线为输入状态，读取所述PCIE辅助信号线的上拉和/或下拉电平值，查询预设的电平值与类型映射关系，确定与读取的上拉和/或下拉电平值对应的类型为所述PCIE板卡的类型。
11.根据权利要求10所述的PCIE端口配置设备，其特征在于，所述配置单元还用于在将所述PCIE主设备上的PCIE总线配置为与所述PCIE板卡的类型相匹配的PCIE端口之后，设置所述PCIE辅助信号线为实现原始功能的状态。
12.根据权利要求9-11任一项所述的PCIE端口配置设备，其特征在于，所述PCIE辅助信号线为一根PCIE复位信号线；
所述读取单元具体用于读取所述PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
13.根据权利要求9-11任一项所述的PCIE端口配置设备，其特征在于，所述PCIE辅助信号线为两根或两根以上的PCIE复位信号线；
所述读取单元具体用于读取每根PCIE复位信号线的上拉或下拉电平值，根据读取的PCIE复位信号线的上拉或下拉电平值识别所述PCIE板卡的类型。
14.根据权利要求9-11任一项所述的PCIE端口配置设备，其特征在于，所述PCIE辅助信号线为PCIE复用预留信号线和/或PCIE唤醒信号线。
15.根据权利要求9、10、11或14所述的PCIE端口配置设备，其特征在于，所述PCIE辅助信号线为一个或多个。
16.一种高速***器件互连总线PCIE板卡，其特征在于，所述PCIE板卡与PCIE主设备上的PCIE辅助信号线连接，并通过上拉和/或下拉器件对所述PCIE辅助信号线做上拉和/或下拉处理。
17.根据权利要求16所述的PCIE板卡，其特征在于，所述上拉器件为上拉电阻，所述下拉器件为下拉电阻。
CN201280001734.0A 2012-10-17 2012-10-17 高速***器件互连总线端口配置方法及设备 Active CN103098039B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/083072 WO2014059617A1 (zh) 2012-10-17 2012-10-17 高速***器件互连总线端口配置方法及设备

Publications (2)

Publication Number Publication Date
CN103098039A true CN103098039A (zh) 2013-05-08
CN103098039B CN103098039B (zh) 2016-05-25

Family

ID=48208633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001734.0A Active CN103098039B (zh) 2012-10-17 2012-10-17 高速***器件互连总线端口配置方法及设备

Country Status (2)

Country Link
CN (1) CN103098039B (zh)
WO (1) WO2014059617A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器***
CN107577627A (zh) * 2017-07-31 2018-01-12 郑州云海信息技术有限公司 一种pcie转接卡及其检测方法
CN107992335A (zh) * 2016-10-27 2018-05-04 上海华测导航技术股份有限公司 一种自动识别接收机板卡类型的方法
CN110162496A (zh) * 2019-04-15 2019-08-23 深圳市同泰怡信息技术有限公司 一种基于中央处理器实现pcie端口自动配置的方法
CN110515866A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 待识别板卡、主板、板卡类型识别***及方法
CN111309127A (zh) * 2020-02-29 2020-06-19 苏州浪潮智能科技有限公司 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN113448903A (zh) * 2021-05-21 2021-09-28 山东英信计算机技术有限公司 一种NVMe扩展卡PCIe带宽调整方法、装置、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109918230B (zh) * 2019-02-20 2021-01-26 杭州迪普科技股份有限公司 一种业务板卡异常恢复方法及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609442A (zh) * 2009-06-17 2009-12-23 成都市华为赛门铁克科技有限公司 一种接口自适应的方法及其装置、***
CN202267962U (zh) * 2011-10-11 2012-06-06 联想(北京)有限公司 一种总线接口电路及电子设备
CN102710424A (zh) * 2012-05-30 2012-10-03 曙光信息产业(北京)有限公司 一种千兆万兆多功能网卡及其实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7325167B2 (en) * 2004-09-24 2008-01-29 Silicon Laboratories Inc. System and method for using network interface card reset pin as indication of lock loss of a phase locked loop and brownout condition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609442A (zh) * 2009-06-17 2009-12-23 成都市华为赛门铁克科技有限公司 一种接口自适应的方法及其装置、***
CN202267962U (zh) * 2011-10-11 2012-06-06 联想(北京)有限公司 一种总线接口电路及电子设备
CN102710424A (zh) * 2012-05-30 2012-10-03 曙光信息产业(北京)有限公司 一种千兆万兆多功能网卡及其实现方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103616937A (zh) * 2013-11-27 2014-03-05 华为技术有限公司 一种主板、pcie网卡和服务器***
CN103616937B (zh) * 2013-11-27 2016-09-28 华为技术有限公司 一种主板、pcie网卡和服务器***
CN107992335A (zh) * 2016-10-27 2018-05-04 上海华测导航技术股份有限公司 一种自动识别接收机板卡类型的方法
CN107992335B (zh) * 2016-10-27 2022-01-28 上海华测导航技术股份有限公司 一种自动识别接收机板卡类型的方法
CN107577627A (zh) * 2017-07-31 2018-01-12 郑州云海信息技术有限公司 一种pcie转接卡及其检测方法
CN110162496A (zh) * 2019-04-15 2019-08-23 深圳市同泰怡信息技术有限公司 一种基于中央处理器实现pcie端口自动配置的方法
CN110515866A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 待识别板卡、主板、板卡类型识别***及方法
CN111309127A (zh) * 2020-02-29 2020-06-19 苏州浪潮智能科技有限公司 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN111309127B (zh) * 2020-02-29 2022-05-31 苏州浪潮智能科技有限公司 一种基于cpld的pcie设备的复位方法、装置及存储介质
CN113448903A (zh) * 2021-05-21 2021-09-28 山东英信计算机技术有限公司 一种NVMe扩展卡PCIe带宽调整方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2014059617A1 (zh) 2014-04-24
CN103098039B (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN103098039A (zh) 高速***器件互连总线端口配置方法及设备
CN106557340B (zh) 一种配置方法及装置
CN107423169B (zh) 用于测试高速***设备互连设备的方法和***
CN107346293B (zh) 动态重新配置***的至少一***总线交换器的方法及***
US8898358B2 (en) Multi-protocol communication on an I2C bus
JP5085334B2 (ja) Ｕｓｂ・ｏｔｇコントローラ
CN102388357B (zh) 访问存储设备的方法及***
KR20130043662A (ko) 전자 디바이스들을 위한 케이블 연결들의 검출
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
CN110543404A (zh) 一种服务器、硬盘点灯方法、***及计算机可读存储介质
US8700814B2 (en) Intelligent bus address self-configuration in a multi-module system
CN110502462B (zh) 一种ocp转接卡和服务器
EP2388960A1 (en) Intelligent bus address self-configuration in a multi-module system
CN101814058A (zh) 通用存储装置
TW201321983A (zh) 隨插即用式模組、電子系統以及相應的判斷方法與查詢方法
US20150067223A1 (en) Hot swappable memory motherboard
CN103092798A (zh) 片上***及总线下的访问设备的方法
US9507744B2 (en) Handling two SGPIO channels using single SGPIO decoder on a backplane controller
CN103412838B (zh) 一种扩展***、通信方法、地址配置方法、设备及装置
WO2020206879A1 (zh) Pcie宽度自动适配方法、装置及电子设备和存储介质
CN108255760A (zh) 一种多路i2c***、及数据读写方法
CN117135055A (zh) 带宽资源的控制方法及装置、存储介质及电子装置
US9965417B1 (en) Use of interrupt memory for communication via PCIe communication fabric
CN115344520B (zh) PCIe接口兼容银杉卡使用的方法、装置、存储介质及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211224

Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province

Patentee after: Super fusion Digital Technology Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right