CN103092787A - 一种基于PowerPC架构的多功能低功耗总线通讯模块 - Google Patents
一种基于PowerPC架构的多功能低功耗总线通讯模块 Download PDFInfo
- Publication number
- CN103092787A CN103092787A CN2011103326042A CN201110332604A CN103092787A CN 103092787 A CN103092787 A CN 103092787A CN 2011103326042 A CN2011103326042 A CN 2011103326042A CN 201110332604 A CN201110332604 A CN 201110332604A CN 103092787 A CN103092787 A CN 103092787A
- Authority
- CN
- China
- Prior art keywords
- data
- fpga
- kinds
- bus
- mpc8315
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
本发明属于数据通讯领域,具体涉及一种低功耗情况下的多功能数据总线通讯模块。该模块采用PowerPC系列的低端CPU与FPGA相结合的方式,将MIL-STD-1553B、ARINC429和RS422三种数据总线集成到了一块板卡内。在具体的实现上,它主要包括三部分内容:(1)将三种数据总线全部接入FPGA,并通过本地总线与MPC8315最小工作***相结合,组成一个统一的数据通讯平台(2)配置MPC8315的底层BSP,使三种数据总线采用统一的数据传输协议,保证与上层硬件平台的一致性(3)设计FPGA内部的逻辑电路,将三种数据总线的读写操作统一为一种模式,实现MPC8315与数据总线间的数据读写操作。本发明的优点在于:利用FPGA的可编程性,将MIL-STD-1553B、ARINC429和RS422三种数据总线统一为一种模式,再与低功耗的PowerPC架构CPU相结合,既实现了多种数据总线通讯功能,又大大降低了板卡及***的功率消耗。
Description
技术领域
本发明属于数据通讯领域,将MIL-STD-1553B、ARINC429和RS422等数据通讯总线与低功耗的PowerPC架构CPU相结合,实现低功耗情况下多种数据总线间的协调工作。
背景技术
现代航空电子综合化技术的发展大大提高了飞机的性能,航空电子综合化的关键是机载通信网络的组建。而现役和正在研制的军用飞机绝大多数是基于MIL-STD-1553B、ARINC429和RS422等建立多路传输、总线分布式的航空电子通信***。值得注意的是军机的高实时性、机动性和可靠性等特殊指标对航空电子通信***提出了更高的要求。
通常的总线通讯解决方案,一是将各种数据总线分布于不同的板卡上,并与性能较差,但功耗较低的ARM系列CPU相结合。这一方案降低了单板的设计难度和功率消耗,但是增加***整体的复杂度和功率消耗,同时稳定性和可靠性也较低。
另一种方案是,将各种数据总线集成到一块板卡上,与性能较高、但功耗大的x86系列CPU相结合。这一方案的优点是,单板集成度高,***集成便利,缺点是功率消耗较大,对***的散热设计要求很高,同时,高温环境对***的稳定性和可靠性影响较大。
发明内容
针对这一问题,我们采用PowerPC架构的低端CPU结合FPGA的方式,将三种数据总线集成到一块板卡上。该方案利用FPGA的逻辑控制,将三种数据总线统一为一种模式,挂接在CPU的本地总线上,实现了低功耗、低性能CPU情况下的多种总线通讯。
根据型号研制的相关要求,我们选择的CPU为PowerPC系列的MPC8315,FPGA为Altera公司的EP3C40F484,三种总线接口为BU-61843、HI-3582和XR16V798IQ。本发明设计的多功能总线通讯模块的原理如附图1所示。
MIL-STD-1553B、ARINC429和RS422三种数据总线均接入FPGA内,FPGA根据当前的任务需求和优先级,将其中一种总线的数据通过Local bus送入CPU。这时,以MPC8315为核心的最小工作***,相当于只针对一种总线进行数据通讯,大大降低了***软件的复杂度和开销,进而降低了***的功率消耗。
本发明的优点在于:(1)将MIL-STD-1553B、ARINC429和RS422三种数据总线集成到了一块板卡内;(2)通过FPGA进行逻辑控制和协调,统一数据通讯模式,降低了CPU的任务开销;(3)可以选择功耗低、性能略差的CPU芯片,从而降低整个通讯模块的功率消耗。
附图表说明
图1为基于PowerPC架构的多功能总线通讯模块原理图;
图2为以MPC8315为核心的最小工作***原理图;
图3为FPGA写数据总线流程图;
图4为FPGA读数据总线流程图;
具体实施方式
如附图1所示的多功能总线通讯模块,主要包括以下三部分:硬件的组织架构;MPC8315底层BSP的配置;FPGA内部的逻辑控制和协调。
1)多功能总线通讯模块的硬件结构
MPC8315最小工作***:包含一片MPC8315,4片SDRAM,一片CPLD和一片NORFlash,如附图2所示。MPC8315的最大工作频率为400MHz,内核的最大功耗为1.69W,用于挂接***芯片的Local bus的最大功耗为0.056W。MPC8315在降低工作频率的同时,大大降低了***的功率消耗,而主频降低导致的性能下降,可以通过后端的FPGA来弥补,这样就在保证正常工作的前提下,大大降低了***的功耗。
挂接在CPU本地总线上的FPGA:在CPU本地总线这一端,FPGA与16位数据总线、25位地址总线、读写控制信号和片选信号相连,使得MPC8315对外部数据总线的读写操作,统一为对FPGA的读写操作,这样简化了***软件的设计工作,降低了***硬件的开销。
通过FPGA扩展的三种数据总线:MIL-STD-1553B、ARINC429和RS422全部通过I/O端口接入FPGA,并与其内部的自建数据总线相连。FPGA对Local bus地址总线上传递的信号进行译码,转换成相应数据总线的读、写信号,完成数据的接收与发送。
2)MPC8315底层BSP配置:
在硬件架构上,将三种数据总线的读写操作统一为一种模式后,还需要在底层驱动软件(BSP)中,统一数据总线的操作方式。
MPC8315最小工作***的底层BSP涉及到***的各个方面,这里我们只介绍与Local bus有关的数据传输方式和地址空间配置。根据多功能总线通讯模块的硬件架构,我们将三种数据总线的数据传输模式,统一采用GPCM协议,同时,在config.h和sisLib.c两个文件中对三种数据总线占用的地址空间进行设置。
3)FPGA内部的逻辑控制和协调:
多功能总线通讯模块的关键在于,FPGA对MIL-STD-1553B、ARINC429和RS422三种数据总线的逻辑控制和调度。
MPC8315进行数据总线写操作时,并不区分具体的数据总线格式,只是根据预先设定好的地址空间,直接执行写操作命令,而由FPGA对地址空间进行译码,转换成相应总线的写驱动信号,完成数据发送任务,其流程如附图3所示。
MPC8315进行数据总线读操作时,也不区分具体的数据总线格式,而是等待FPGA提供的中断信号,并根据该信号,执行相应地址空间内的数据读命令。同样,FPGA对地址空间进行译码,转换成相应总线的读驱动信号,完成数据接收任务。
对于三种数据总线触发的中断信号,FPGA利用时间片段进行切换,上电初始状态时,先等待MIL-STD-1553B中断信号,一段时间后,等待ARINC429中断信号,同样的时间后,等待RS422中断信号,之后再切换到等待MIL-STD-1553B中断信号,如此循环往复。在某一时间片段内,如果有相应的中断信号,就将该信号送入MPC8315,完成中断操作,如果中断信号出现在其它总线的时间片段内,就处于等待状态,直到下一个循环到来。
MPC8315进行数据总线读操作时的FPGA流程如附图4所示。
综上所述,利用FPGA的可编程性,将MIL-STD-1553B、ARINC429和RS422三种数据总线统一为一种模式,再与低功耗的PowerPC架构CPU相结合,既实现了多种数据总线通讯功能,又大大降低了板卡及***的功率消耗。此外,MPC8315还集成有多种其它接口,具有较强的可扩展能力。
Claims (4)
1.一种基于PowerPC架构的军用多功能低功耗总线通讯模块,其特征在于:选用PowerPC系列的低端CPU与FPGA相结合,将MIL-STD-1553B、ARINC429和RS422三种数据总线统一为一种模式,集成到一块通讯板卡内;该模块应用于航空电子***时,具备低功耗、高性能、高可靠性等优点。
2.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:选用PowerPC系列的低端CPU MPC8315组成最小工作***,负责总线通讯模块的数据读、写操作。MPC8315的最大工作频率为400MHz,内核的最大功耗为1.69W,用于挂接***芯片的Local bus的最大功耗为0.056W。
3.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:MIL-STD-1553B、ARINC429和RS422全部通接入FPGA,由FPGA统一为一种模式后,经本地总线接入MPC8315。同时,为了和硬件架构保持一致,在MPC8315底层BSP设计中,将三种数据总线的数据传输模式也统一采用GPCM协议。
4.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:FPGA通过内部的逻辑控制,协调MIL-STD-1553B、ARINC429和RS422三种数据总线与CPU间的数据通讯。进行数据写操作时,FPGA对本地总线上的地址信号进行译码,转换成相应总线的写驱动信号;进行数据读操作时,FPGA利用时间片段协调中断信号,并对本地总线上的地址信号进行译码,转换成相应总线的读驱动信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103326042A CN103092787A (zh) | 2011-10-28 | 2011-10-28 | 一种基于PowerPC架构的多功能低功耗总线通讯模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103326042A CN103092787A (zh) | 2011-10-28 | 2011-10-28 | 一种基于PowerPC架构的多功能低功耗总线通讯模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103092787A true CN103092787A (zh) | 2013-05-08 |
Family
ID=48205379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103326042A Pending CN103092787A (zh) | 2011-10-28 | 2011-10-28 | 一种基于PowerPC架构的多功能低功耗总线通讯模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103092787A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106126467A (zh) * | 2016-07-12 | 2016-11-16 | 湖南翰博薇微电子科技有限公司 | 基于Local Bus总线的多路RS422串口通信方法 |
CN106470141A (zh) * | 2015-08-20 | 2017-03-01 | 陕西千山航空电子有限责任公司 | 一种基于gjb289a总线的机电数据交换方法 |
CN108920395A (zh) * | 2018-06-14 | 2018-11-30 | 华东师范大学 | 一种可编程控制的通用总线接口转换*** |
CN109496283A (zh) * | 2017-07-07 | 2019-03-19 | 深圳配天智能技术研究院有限公司 | 一种机器人控制器及机器人 |
CN111061666A (zh) * | 2019-12-26 | 2020-04-24 | 积成电子股份有限公司 | 一种小型化隐式总线就地化保护装置及其工作方法 |
CN114745222A (zh) * | 2022-06-08 | 2022-07-12 | 成都飞亚航空设备应用研究所有限公司 | 一种多功能通信模块 |
-
2011
- 2011-10-28 CN CN2011103326042A patent/CN103092787A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106470141A (zh) * | 2015-08-20 | 2017-03-01 | 陕西千山航空电子有限责任公司 | 一种基于gjb289a总线的机电数据交换方法 |
CN106126467A (zh) * | 2016-07-12 | 2016-11-16 | 湖南翰博薇微电子科技有限公司 | 基于Local Bus总线的多路RS422串口通信方法 |
CN106126467B (zh) * | 2016-07-12 | 2018-12-21 | 湖南翰博薇微电子科技有限公司 | 基于Local Bus总线的多路RS422串口通信方法 |
CN109496283A (zh) * | 2017-07-07 | 2019-03-19 | 深圳配天智能技术研究院有限公司 | 一种机器人控制器及机器人 |
CN108920395A (zh) * | 2018-06-14 | 2018-11-30 | 华东师范大学 | 一种可编程控制的通用总线接口转换*** |
CN111061666A (zh) * | 2019-12-26 | 2020-04-24 | 积成电子股份有限公司 | 一种小型化隐式总线就地化保护装置及其工作方法 |
CN114745222A (zh) * | 2022-06-08 | 2022-07-12 | 成都飞亚航空设备应用研究所有限公司 | 一种多功能通信模块 |
CN114745222B (zh) * | 2022-06-08 | 2022-10-11 | 成都飞亚航空设备应用研究所有限公司 | 一种多功能通信模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
CN103092787A (zh) | 一种基于PowerPC架构的多功能低功耗总线通讯模块 | |
CN103714024A (zh) | 一种基于SoC FPGA的多串口并行处理架构 | |
CN103200081B (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
CN102945217A (zh) | 一种基于三模冗余的星载综合电子*** | |
CN203705861U (zh) | 一种基于fpga的多串口并行处理架构 | |
MX2012005934A (es) | Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo. | |
CN104811643B (zh) | 基于sd卡阵列的图像数据高速存储*** | |
CN103136163B (zh) | 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片 | |
CN110837486A (zh) | 一种基于FPGA的FlexRay-CPCIe通信模块 | |
CN103713543A (zh) | 一种基于fpga的多串口并行处理架构 | |
CN103034295A (zh) | 输入输出能力增强的可重构微服务器 | |
CN104615386A (zh) | 一种核外高速缓存装置 | |
US10551905B1 (en) | Data-transmission-format conversion circuit and control method for data-transmission-format conversions between different high-speed data transmission interfaces | |
CN105118441A (zh) | 用于异步控制***的led显示屏控制卡 | |
CN105677609A (zh) | 一种SoC***的总线结构 | |
CN203812025U (zh) | 一种基于SoC FPGA的多串口并行处理架构 | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
CN101211330A (zh) | 可编程指令集计算机集成电路 | |
CN111225181A (zh) | 一种基于无人机挂飞的搜索跟踪*** | |
CN202617157U (zh) | 一种pcie交换电路 | |
CN112256616B (zh) | 支持usb和gpio转换的***级芯片及通信方法 | |
CN210402342U (zh) | 一种基于zynq的数据加解密结构 | |
CN113970896A (zh) | 基于fpga芯片的控制装置及电子设备 | |
CN111797049A (zh) | 一种双路计算主板架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130508 |