CN103050445B - 记忆体及其制作方法 - Google Patents
记忆体及其制作方法 Download PDFInfo
- Publication number
- CN103050445B CN103050445B CN201110319436.3A CN201110319436A CN103050445B CN 103050445 B CN103050445 B CN 103050445B CN 201110319436 A CN201110319436 A CN 201110319436A CN 103050445 B CN103050445 B CN 103050445B
- Authority
- CN
- China
- Prior art keywords
- those
- insulating barrier
- memory body
- substrate
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是有关于一种记忆体及其制作方法。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本发明藉由在基板上交替堆叠具有不同蚀刻速率的绝缘层，并藉由蚀刻部分绝缘层来形成填入位元线的区域，可以突破现有微影技术的限制形成具有较小尺寸的位元线，提高记忆体的记忆密度。
Description
技术领域
本发明涉及一种记忆体及其制作方法，特别是涉及一种具有较高记忆密度(memory density)的记忆体及其制作方法。
背景技术
非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。
随着电子元件的尺寸缩小，由记忆胞阵列构成的记忆体的尺寸也随之缩小。然而，受限于目前微影技术，一般二维的记忆胞阵列在尺寸缩减上(例如缩小相邻记忆胞之间的间距)也受到限制。此外，由于记忆胞的尺寸缩小，也造成了记忆密度的降低。
为了增加记忆体的资料储存能力，三维的记忆胞阵列已受到业界的高度关注。然而，对于目前的三维记忆胞阵列工艺来说，其具有较高的复杂度，且在尺寸的缩减上仍受到现有微影技术的限制。
由此可见，上述现有的记忆体及其制作方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的记忆体及其制作方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的记忆体的制作方法存在的缺陷，而提供一种新的记忆体的制作方法，所要解决的技术问题是使其可以制作出具有较高记忆密度的记忆体，非常适于实用。
本发明的另一目的在于，克服现有的记忆体存在的缺陷，而提供一种新的记忆体，所要解决的技术问题是使其具有较高记忆密度，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆体的制作方法，此方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后，在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体的制作方法，其中所述的第一绝缘层的蚀刻速率例如小于第二绝缘层的蚀刻速率。
前述的记忆体的制作方法，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。
前述的记忆体的制作方法，其中所述的第二绝缘层的材料例如为氧化物、氮化物或氮氧化物。
前述的记忆体的制作方法，其中所述的沟槽的形成方法例如是进行等向性蚀刻工艺，以移除每一第二绝缘层的一部分。
前述的记忆体的制作方法，其中所述的堆叠结构的形成方法例如是先在基底上形成第一绝缘材料层与第二绝缘材料层，且最上层为第一绝缘材料层。然后，在最上层的第一绝缘材料层上形成多条在第一方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分第一绝缘材料层与第二绝缘材料层。
前述的记忆体的制作方法，其中所述的第一导体层的形成方法例如是先在基底上形成导体材料层。导体材料层覆盖堆叠结构，且填入沟槽中。之后，进行非等向性蚀刻工艺，移除沟槽外的导体材料层。
前述的记忆体的制作方法，其中所述的电荷储存结构与第二导体层的形成方法例如是先在基底上形成覆盖堆叠结构的电荷储存材料层。然后，在电荷储存材料层上形成导体材料层。接着，在导体材料层上形成多条在第二方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分导体材料层与部分电荷储存材料层。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆体，其包括多条堆叠结构、多条电荷储存结构以及多条字元线。堆叠结构配置于基底上，且在第一方向延伸。每一堆叠结构包括多个第一绝缘层、多个第二绝缘层以及多条位元线。这些第一绝缘层堆叠于基底上。第二绝缘层分别配置于相邻的第一绝缘层之间。位元线配置于每一第二绝缘层的相对二侧。电荷储存结构配置于基底上，且在第二方向上延伸并覆盖堆叠结构。字元线配置于电荷储存结构上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体，其中所述的第一绝缘层的材料例如与第二绝缘层的材料不同。
前述的记忆体，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。
前述的记忆体，其中所述的第二绝缘层的材料例如为氧化物、氮化物或氮氧化物。
前述的记忆体，其中所述的位元线的材料例如为多晶硅或非晶硅。
前述的记忆体，其中所述的电荷储存结构的材料例如为氧化物/氮化物/氧化物、氧化物/氮化物/氧化物/氮化物/氧化物或高介电常数材料。
前述的记忆体，其中所述的字元线的材料例如为多晶硅。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明记忆体及其制作方法至少具有下列优点及有益效果：本发明在基板上交替堆叠具有不同蚀刻速率的绝缘层，并藉由蚀刻部分绝缘层来形成填入位元线的区域，因此可以突破现有微影技术的限制而形成具有较小尺寸的位元线。此外，也可藉由控制绝缘层的厚度来缩小上下二层的位元线之间的距离(即缩小相邻记忆胞之间的间距)，因此也可突破现有微影技术在相邻记忆胞的间距上的限制。藉此，本发明所形成的记忆体可以具有较高的记忆密度。
综上所述，本发明是有关于一种记忆体及其制作方法。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A至图1E是依照本发明实施例所绘示的记忆体的制作流程的立体图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的记忆体及其制作方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
图1A至图1E是依照本发明实施例所绘示的记忆体的制作流程的立体图。首先，请参阅图1A所示，在基底100上形成多条在Y方向延伸的堆叠结构102。基底100例如是形成于硅晶圆上的介电基底。基底100的材料例如为氧化物。每一条堆叠结构102包括多个第一绝缘层102a与多个第二绝缘层102b。这些第一绝缘层102a堆叠于基底100上，且第二绝缘层102b分别位于相邻的第一绝缘层102a之间。也就是说，第一绝缘层102a与第二绝缘层102b依序交替地形成于基底100上，且最上层为第一绝缘层102a。第一绝缘层102a的材料例如与第二绝缘层102b的材料不同。在本实施例中，第一绝缘层102a的蚀刻速率小于第二绝缘层102b的蚀刻速率，以利于后续所进行的蚀刻工艺，这将于下文详细说明。第一绝缘层102a的材料可为氧化物(Hf2O、Al2O3、SiO2、富含硅的SiO2等)、氮化物(Si3N4、富含硅的Si3N4等)或氮氧化物(SiON)。第二绝缘层102b的材料同样可为氧化物、氮化物或氮氧化物，只要在后续的蚀刻工艺中第一绝缘层102a的蚀刻速率小于第二绝缘层102b的蚀刻速率即可。特别一提的是，基底100的蚀刻速率也小于第二绝缘层102b的蚀刻速率，以避免基底100在后续的蚀刻工艺中受到严重损坏。
进一步说，堆叠结构102的形成方法例如是先在基底100上依序形成第一绝缘材料层与第二绝缘材料层，且最上层为第一绝缘材料层。然后，在最上层的第一绝缘材料层上形成多条在Y方向延伸的罩幕层，其覆盖欲形成堆叠结构102的区域。之后，以罩幕层为罩幕，进行非等向性蚀刻工艺，移除部分第一绝缘材料层与第二绝缘材料层。在本实施例中，为了使图式清楚，仅绘示出三条堆叠结构102，但本发明并不以此为限。此外，本发明也不对堆叠结构102中的膜层数作限制。
然后，请参阅图1B所示，在每一条堆叠结构102中形成多条在Y方向延伸的沟槽104。这些沟槽104位于每一层的第二绝缘层102b的相对二侧。沟槽104的形成方法例如是进行等向性蚀刻工艺，移除第二绝缘层102b的一部分。特别一提的是，由于第一绝缘层102a与基板100的蚀刻速率小于第二绝缘层102b的蚀刻速率，因此在等向性蚀刻的过程中，可以容易地自堆叠结构102的二侧移除部分第二绝缘层102b以形成多条沟槽104，且不会对第一绝缘层102a与基板100造成严重的损害。沟槽104即为后续形成位元线的区域，其深度可藉由控制蚀刻时间来调整，以控制后续所形成的位元线的尺寸。此外，在本实施例中，藉由蚀刻来形成配置位元线的区域，因此可以突破现有微影技术的限制而进一步缩小元件尺寸。
接着，请参阅图1C所示，在沟槽104中填入导体层106。导体层106作为后续所形成的记忆体中的位元线。导体层106的材料例如为多晶硅或非晶硅。导体层106的形成方法例如是先在基底100上形成导体材料层。导体材料层覆盖堆叠结构102，且填入沟槽104中。之后，进行非等向性蚀刻工艺，移除沟槽104外的导体材料层。此时，每一条堆叠结构102中包括了第一绝缘层102a、第二绝缘层102b与导体层106(位元线)，且在同一层中二条导体层106分别位于第二绝缘层102b的相对二侧。
而后，请参阅图1D所示，在基底100上共形地形成覆盖堆叠结构102的电荷储存材料层108。电荷储存材料层108例如是由氧化层/氮化层/氧化层所构成的复合层(即ONO层)、由氧化层/氮化层/氧化层/氮化层/氧化层所构成的复合层(即ONONO层)或高介电常数层。电荷储存材料层108的形成方法为本领域技术人员所熟知，在此不另行说明。然后，在电荷储存材料层108上形成导体材料层110。导体材料层110的材料例如为多晶硅。接着，在导体材料层110上形成多条在X方向延伸的罩幕层112。罩幕层112例如为光阻层，其覆盖后续欲形成字元线的区域。
之后，请参阅图1E所示，以罩幕层112为罩幕，移除部分导体材料层110与部分电荷储存材料层108，以形成多条在X方向上延伸并覆盖堆叠结构102的电荷储存结构114以及位于这些电荷储存结构114上的字元线116。如此一来，可形成具有较高记忆密度的三维记忆体10。
在本实施例的记忆体10中，每一条堆叠结构102具有依序交替堆叠的第一绝缘层102a与第二绝缘层102b，且每一层的第二绝缘层102b的二侧分别配置有一条位元线106，因此可以有效地提高记忆体10的记忆密度。
详细地说，记忆体10具有四层第二绝缘层102b，且每一层的第二绝缘层102b的二侧分别配置有一条位元线106。此外，每一条堆叠结构102上配置有五条电荷储存结构114与字元线116。因此，对于图1E所示的记忆体10来说，每一条堆叠结构102与其上方的电荷储存结构114与字元线116可构成40个记忆胞(记忆胞可如虚线处所示)，因而可以具有较高的记忆密度。
此外，在记忆体10中，上下二层的记忆胞之间的间距即为第一绝缘层102a的厚度。换句话说，在本实施例中，可藉由控制第一绝缘层102a的厚度来控制上下二层的记忆胞之间的间距，因此可以突破现有微影技术的限制而进一步缩小相邻记忆胞之间的间距。
另外，对于本实施例的记忆体10来说，可利用一般熟知的FN注入(Fowler-Nordheim injection)来对其进行程序化步骤与抹除步骤。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种记忆体的制作方法，其特征在于其包括以下步骤：
在一基底上形成多条在一第一方向延伸的堆叠结构，每一堆叠结构包括多个第一绝缘层以及多个第二绝缘层，该些第一绝缘层堆叠于该基底上，且该些第二绝缘层分别位于相邻的该些第一绝缘层之间；
在每一堆叠结构中形成多条在该第一方向延伸的沟槽，该些沟槽位于每一第二绝缘层的相对二侧；
在该些沟槽中填入一第一导体层；以及
在该些堆叠结构上形成多条在一第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成一第二导体层。
2.根据权利要求1所述的记忆体的制作方法，其特征在于其中该些第一绝缘层的蚀刻速率小于该些第二绝缘层的蚀刻速率。
3.根据权利要求2所述的记忆体的制作方法，其特征在于其中该些沟槽的形成方法包括进行一等向性蚀刻工艺，移除每一第二绝缘层的一部分。
4.根据权利要求1所述的记忆体的制作方法，其特征在于其中该些堆叠结构的形成方法包括：
在该基底上形成多个第一绝缘材料层与多个第二绝缘材料层，且最上层为该第一绝缘材料层；
在最上层的该第一绝缘材料层上形成多条在该第一方向延伸的罩幕层；以及
以该些罩幕层为罩幕，移除部分该些第一绝缘材料层与部分该些第二绝缘材料层。
5.根据权利要求1所述的记忆体的制作方法，其特征在于其中所述的第一导体层的形成方法包括：
在该基底上形成一导体材料层，该导体材料层覆盖该些堆叠结构，且填入该些沟槽中；以及
进行一非等向性蚀刻工艺，移除该些沟槽外的该导体材料层。
6.根据权利要求1所述的记忆体的制作方法，其特征在于其中该些电荷储存结构与该些第二导体层的形成方法包括：
在该基底上形成一电荷储存材料层，该电荷储存材料层覆盖该些堆叠结构；
在该电荷储存材料层上形成一导体材料层；
在该导体材料层上形成多条在该第二方向延伸的罩幕层；以及
以该些罩幕层为罩幕，移除部分该导体材料层与部分该电荷储存材料层。
7.一种记忆体，其特征在于其包括：
多条堆叠结构，配置于一基底上，且在一第一方向延伸，每一堆叠结构包括：
多个第一绝缘层，堆叠于该基底上；
多个第二绝缘层，分别配置于相邻的该些第一绝缘层之间；以及
多条位元线，配置于每一第二绝缘层的相对二侧；
多条电荷储存结构，配置于该基底上，且在一第二方向上延伸并覆盖该些堆叠结构；
多条字元线，配置于该些电荷储存结构上。
8.根据权利要求7所述的记忆体，其特征在于其中所述的第一绝缘层的材料与该第二绝缘层的材料不同。
9.根据权利要求8所述的记忆体，其特征在于其中该些第一绝缘层的材料包括氧化物、氮化物或氮氧化物。
10.根据权利要求8所述的记忆体，其特征在于其中该些第二绝缘层的材料包括氧化物、氮化物或氮氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110319436.3A CN103050445B (zh) | 2011-10-13 | 2011-10-13 | 记忆体及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110319436.3A CN103050445B (zh) | 2011-10-13 | 2011-10-13 | 记忆体及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103050445A CN103050445A (zh) | 2013-04-17 |
| CN103050445B true CN103050445B (zh) | 2015-09-09 |
Family
ID=48063042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110319436.3A Active CN103050445B (zh) | 2011-10-13 | 2011-10-13 | 记忆体及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103050445B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124246B (zh) * | 2013-04-26 | 2017-09-08 | 旺宏电子股份有限公司 | 记忆装置及其制造方法 |
| TWI625845B (zh) * | 2016-03-30 | 2018-06-01 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| CN107978674A (zh) * | 2016-10-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN109155319B (zh) * | 2018-08-08 | 2019-09-10 | 长江存储科技有限责任公司 | 存储器件以及形成存储器件的方法 |
| CN112670296B (zh) * | 2020-12-24 | 2023-10-27 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764134A (zh) * | 2008-11-25 | 2010-06-30 | 三星电子株式会社 | 三维半导体存储装置及其操作方法 |
| CN102034760A (zh) * | 2009-09-29 | 2011-04-27 | 三星电子株式会社 | 三维半导体存储器器件及其制造方法 |
-
2011
- 2011-10-13 CN CN201110319436.3A patent/CN103050445B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764134A (zh) * | 2008-11-25 | 2010-06-30 | 三星电子株式会社 | 三维半导体存储装置及其操作方法 |
| CN102034760A (zh) * | 2009-09-29 | 2011-04-27 | 三星电子株式会社 | 三维半导体存储器器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103050445A (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR101206508B1 (ko) | 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법 | |
| CN103426824B (zh) | 制造非易失性存储器件的方法 | |
| CN103050445B (zh) | 记忆体及其制作方法 | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| JP2018160612A (ja) | 半導体装置及びその製造方法 | |
| KR20120066331A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20110111599A (ko) | 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법 | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR20120035468A (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| CN110047839A (zh) | 3d nand闪存及制备方法 | |
| KR101949375B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20140122057A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN110299366B (zh) | 三维存储器及其形成方法 | |
| TW200921859A (en) | Method for manufacturing flash memory device | |
| CN112820736A (zh) | 三维存储器及其制备方法 | |
| US9048139B2 (en) | Method for fabricating non-volatile memory device | |
| KR20140030483A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR20130015694A (ko) | 3차원 구조의 비휘발성 메모리 소자 제조 방법 | |
| TWI440138B (zh) | 記憶體及其製作方法 | |
| CN110265404B (zh) | 用于三维存储器的叠层结构、三维存储器及其制备方法 | |
| KR101162197B1 (ko) | 연결게이트를 구비한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 제조방법 | |
| US20140061741A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN110137176B (zh) | 3d nand闪存及制备方法 | |
| CN103137563A (zh) | 一种在垂直硅纳米线上实现的闪存结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |