CN103039007B - 模拟输入***、模拟输出***以及模拟输入输出*** - Google Patents
模拟输入***、模拟输出***以及模拟输入输出*** Download PDFInfo
- Publication number
- CN103039007B CN103039007B CN201180004311.XA CN201180004311A CN103039007B CN 103039007 B CN103039007 B CN 103039007B CN 201180004311 A CN201180004311 A CN 201180004311A CN 103039007 B CN103039007 B CN 103039007B
- Authority
- CN
- China
- Prior art keywords
- unit
- digital value
- value
- subordinate
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 claims abstract description 144
- 238000000034 method Methods 0.000 claims abstract description 109
- 238000004364 calculation method Methods 0.000 claims abstract description 34
- 230000009466 transformation Effects 0.000 claims description 46
- 238000012937 correction Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 238000013519 translation Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 102100026205 1-phosphatidylinositol 4,5-bisphosphate phosphodiesterase gamma-1 Human genes 0.000 description 2
- 101100190617 Arabidopsis thaliana PLC2 gene Proteins 0.000 description 2
- 101100408456 Arabidopsis thaliana PLC8 gene Proteins 0.000 description 2
- 101100464304 Caenorhabditis elegans plk-3 gene Proteins 0.000 description 2
- 101000691599 Homo sapiens 1-phosphatidylinositol 4,5-bisphosphate phosphodiesterase gamma-1 Proteins 0.000 description 2
- 101100093534 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPS1B gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1109—Expansion, extension of I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1131—I-O connected to a bus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Analogue/Digital Conversion (AREA)
- Programmable Controllers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Bus Control (AREA)
Abstract
为了可以廉价地使模拟输入点数增加,模拟输入***具有大于或等于1个的模拟从属单元(20a)和1个模拟主单元(10),该大于或等于1个的模拟从属单元(20a)分别与连接有CPU单元(30)的总线(41)连接,具有:A/D变换装置(21a),其将外部设备输出的模拟值变换为第1数字值;缓冲存储器(23a),其对向上述CPU单元(30)传送的第2数字值进行缓冲;以及非易失性的存储装置(22a),其存储本单元(20a)的固有信息,该模拟主单元(10)与上述总线(41)连接,具有运算部(17),该运算部(17)将上述第1数字值作为输入而执行基于存储在上述存储装置(22a)中的固有信息的运算处理,对上述第2数字值进行计算,该模拟主单元(10)针对模拟从属单元(20)分别执行下述处理,即,上述运算处理、以及将上述计算出的第2数字值向上述缓冲存储器(23a)传送的处理。
Description
技术领域
本发明涉及一种安装在可编程控制器(PLC)上的模拟输入***、模拟输出***以及模拟输入输出***。
背景技术
作为PLC,存在在基本单元上连接大于或等于1个的功能单元而构成的PLC。作为功能单元,准备有执行PLC整体控制的CPU单元、在与被控制装置之间进行输入输出的模拟输入输出单元、以及进行与其他PLC之间的通信的作为通信装置的网络单元等,用户可以将期望的功能单元组合而构建PLC。在基本单元中内置有总线,已安装在基本单元上的多个功能单元可以经由总线彼此发送/接收数据。
模拟输入输出单元使用可以由CPU单元进行读出/写入的共用存储器,进行与CPU单元之间的数据交换。此外,所谓模拟输入输出单元是模拟输入单元和模拟输出单元的总称,其中,该模拟输入单元对从外部设备输入的模拟值进行A/D变换,生成向CPU单元传递的数字值,并将生成的数字值写入共用存储器,该模拟输出单元对由CPU单元生成并写入共用存储器中的数字值进行D/A变换,生成向外部设备输出的模拟值。
用户通过在基本单元中安装多个模拟输入输出单元,从而可以使模拟输入输出点数增加(例如,参照专利文献1、专利文献2)。
专利文献1:日本特开2010-134830号公报
专利文献2:日本特开2006-165737号公报
发明内容
在这里,模拟输入输出单元所处理的数字值,并不是模拟输入单元所具备的A/D变换装置输出的值、或者向模拟输出单元所具备的D/A变换装置输入的值本身,而是通过模拟输入单元、模拟输出单元内部的运算部进行某种数值变换后的值。
例如,输入热电偶、白金测温电阻体等的温度值的模拟输入单元,基于根据JIS等标准确定的热电动势表或测温电阻体电阻值表,将A/D变换装置的输出值向温度值进行数值变换。
另外,输入电压或电流的模拟输入单元在将0-10V、1-5V、4-20mA等范围的模拟输入变换为数字值后,将变换后的数字值向0-4000等预先确定的范围的数字值进行数值变换。
另外,模拟输入输出单元不仅具有数值变换的功能,而且还具有下述等在模拟输入输出单元内必须实现的功能,即:基于变换后的数字值在模拟输入输出单元内进行平均处理,或者在数字值超出所设定的范围时输出警报。
因此,在将多个模拟输入输出单元与基本单元连接而使模拟输入输出点数增加的情况下,必须使所有连接的模拟输入输出单元中具有运算部,因此,存在上述这一点成为成本增加的主要原因的课题。
本发明就是鉴于上述情况而提出的,其目的在于,得到一种模拟输入***、模拟输出***以及模拟输入输出***,其可以廉价地使模拟输入点数或者模拟输出点数增加。
为了解决上述课题,实现目的,本发明的特征在于,具有大于或等于1个的从属输入单元和1个主单元,该大于或等于1个的从属输入单元分别与连接有CPU单元的总线连接,并且具有:A/D变换装置,其与输出模拟值的外部设备连接,将所述外部设备输出的模拟值变换为第1数字值;第1缓冲存储器,其对向所述CPU单元传送的第2数字值进行缓冲;以及非易失性的存储装置,其存储本单元的固有信息,该主单元与所述总线连接,具有运算部,该运算部将所述A/D变换装置输出的第1数字值作为输入而执行基于存储在所述存储装置中的固有信息的运算处理,计算所述第2数字值,该主单元针对所述从属输入单元分别执行下述处理,即,所述运算部的运算处理、以及将由所述运算处理计算出的第2数字值向所述第1缓冲存储器传送的处理。
发明的效果
根据本发明所涉及的模拟输入***,可以连接多个作为模拟输入单元起作用的模拟从属单元,并且不需要在模拟从属单元中具有运算部,因此,可以廉价地使模拟输入点数增加。
附图说明
图1是表示应用本发明所涉及的实施方式的模拟输入***、模拟输出***以及模拟输入输出***的PLC的结构的图。
图2是对模拟从属单元所具有的存储装置的存储器构造进行说明的图。
图3是对模拟主单元所具有的存储装置的存储器构造进行说明的图。
图4是对连接从属单元表的数据构造进行说明的图。
图5是对处理输入信号时的模拟输入输出***的动作进行说明的图。
图6是对处理输出信号时的模拟输入输出***的动作进行说明的图。
图7是对对比例所涉及的技术进行说明的图。
符号的说明
1、2PLC
10、60模拟主单元
11、21a、61A/D变换装置
12、22a、22b存储装置
13、23a、23b缓冲存储器
14、24a、24b单元间I/F区域
15、25a、25b共用存储器
16、26a、26b、32、64总线控制部
17、31、63运算部
20a、20b模拟从属单元
21bD/A变换装置
30CPU单元
40基本单元
41总线
62定时生成部
70a、70b模拟多路单元
71a、71b模拟多路通路切换部
72a、72b模拟信号变换电路
121数值变换处理表
122连接从属单元表
221单元类别信息
222第1数字基准值
223第2数字基准值
具体实施方式
下面,基于附图,详细说明本发明所涉及的模拟输入***、模拟输出***以及模拟输入输出***的实施方式。此外,本发明并不受本实施方式限定。
实施方式
图1是表示应用本发明所涉及的实施方式的模拟输入***、模拟输出***以及模拟输入输出***的PLC的结构的图。
如图1所示,PLC1具有模拟主单元10、多个(在这里为2个)模拟从属单元20a、20b、CPU单元30以及基本单元40。此外,假设模拟从属单元20a是模拟输入单元,模拟从属单元20b是模拟输出单元。即,模拟主单元10以及模拟从属单元20a构成模拟输入***。另外,模拟主单元10以及模拟从属单元20b构成模拟输出***。另外,模拟主单元10、模拟从属单元20a、20b构成模拟输入输出***。以下,有时将模拟从属单元20a、20b总称为模拟从属单元20。
基本单元40安装有模拟主单元10、模拟从属单元20a、20b以及CPU单元30,具有将上述已安装的单元之间进行电连接的总线41。
模拟主单元10具有:A/D变换装置11,其将从外部设备输入的模拟值变换为数字值;非易失性的存储装置12;运算部17;作为缓冲器使用的共用存储器15,其主要用于单元间的数据传送;以及总线控制部16,其对经由共用存储器15及总线41的数据传送进行控制。此外,模拟主单元10也可以具有多个模拟值的输入端子。
另外,模拟从属单元20a具有:A/D变换装置21a,其将从外部设备输入的模拟值变换为数字值;非易失性的存储装置22a;作为缓冲器使用的共用存储器25a,其主要用于单元间的数据传送;以及总线控制部26a,其经由共用存储器25a及总线41执行数据传送。此外,模拟从属单元20a也可以具有多个模拟值的输入端子。
另外,模拟从属单元20b具有:D/A变换装置21b,其将CPU单元30生成的数字值变换为向外部设备输出的模拟值;非易失性的存储装置22b;作为缓冲器使用的共用存储器25b,其主要用于单元间的数据传送;以及总线控制部26b,其对经由共用存储器25b及总线41的数据传送进行控制。此外,模拟从属单元20b也可以具有多个模拟值的输出端子。
在这里,在模拟主单元10所具备的共用存储器15中预留有缓冲存储器13以及单元间I/F区域14。缓冲存储器13可以被CPU单元30读写,对从CPU单元30发送来的数据及向CPU单元30发送的数据进行存储。单元间I/F区域14对从模拟从属单元20a、20b发送来的数据及向模拟从属单元20a、20b发送的数据进行存储。
另一方面,在模拟从属单元20a所具备的共用存储器25a中也预留有缓冲存储器23a以及单元间I/F区域24a。缓冲存储器23a可以被CPU单元30读写,在缓冲存储器23a中,对从CPU单元30发送来的数据及向CPU单元30发送的数据进行缓冲。单元间I/F区域24a可以被模拟主单元10读写,在单元间I/F区域24a中,对向模拟主单元10发送的数据及从模拟主单元10发送来的数据进行存储。另外,单元间I/F区域24a对变换周期设定值进行存储,该变换周期设定值记述了取得从外部设备输入的模拟值并将其变换为数字值的周期。
另外,在模拟从属单元20b所具备的共用存储器25b中,也预留有缓冲存储器23b以及单元间I/F区域24b。缓冲存储器23b可以被CPU单元30读写,在缓冲存储器23b中,对从CPU单元30发送来的数据及向CPU单元30发送的数据进行存储。单元间I/F区域24b可以被模拟主单元10读写,在单元间I/F区域24b中,对向模拟主单元10发送的数据及从模拟主单元10发送来的数据进行存储。另外,单元间I/F区域24b对变换周期设定值进行存储,该变换周期设定值记述了取得从CPU单元30发送来的数字值并将其变换为向外部设备输出的模拟值的周期。
模拟主单元10所具有的总线控制部16执行下述处理,即,本单元10所具有的单元间I/F区域14和模拟从属单元20a所具有的单元间I/F区域24a之间的数据传送、本单元10所具有的单元间I/F区域14和模拟从属单元20b所具有的单元间I/F区域24b之间的数据传送。具体地说,例如,在执行从模拟主单元10向模拟从属单元20a的数据传送时,总线控制部26a在模拟主单元10已具有总线使用权时,将存储在模拟主单元10的单元间I/F区域14中的数据读出,向模拟从属单元20a的单元间I/F区域24a中写入。另外,在执行从模拟从属单元20a向模拟主单元10的数据传送时,总线控制部16在模拟主单元10已具有总线使用权时,将存储在模拟从属单元20a的单元间I/F区域24a中的数据读出,并读入至本单元10的单元间I/F区域14中。
如上述所示,总线控制部16执行模拟主单元10和模拟从属单元20之间的数据传送。此外,总线控制部16将运算处理(后述的数值变换处理以及校正处理)前的数字值从模拟从属单元20向模拟主单元10传送,将已完成运算处理的数字值从模拟主单元10向模拟从属单元20传送。此外,假设通过总线控制部16实现的数据传送所涉及的数据传送源以及数据传送目标的指定,是通过运算部17完成的。
另外,在模拟从属单元20a中,总线控制部26a可以执行存储装置22a和单元间I/F区域24a之间的数据传送。相同地,在模拟从属单元20b中,总线控制部26b可以执行存储装置22b和单元间I/F区域24b之间的数据传送。对于通过总线控制部26a、26b实现的数据传送所涉及的数据传送源以及数据传送目标的指定,可以经由总线控制部16以及总线41由运算部17指定。
模拟主单元10所具有的运算部17可以针对由模拟从属单元20a进行A/D变换而得到的数字值执行运算处理,对向CPU单元30输入的数字值进行计算。另外,运算部17针对CPU单元30向模拟从属单元20b输出的数字值进行运算处理,计算与在由模拟从属单元20b进行A/D变换后向外部设备输出的模拟值相应的数字值。
在这里,针对数字值执行的数值变换处理的算法根据模拟输入输出单元的类别(单元类别)的不同而不同。对于输入热电偶、白金测温电阻体等的温度值的这类模拟输入输出单元,基于根据JIS等标准确定的热电动势表或测温电阻体电阻值表,将A/D变换后的数字值变换为温度值。另外,对于输入电压或电流的这类模拟输入输出单元,将0-10V、1-5V、4-20mA等的模拟输入向0-4000等预先确定的范围的数字值变换。此外,数值变换处理的概念包含平均处理、以及在数字值超过预先设定的范围时输出警报的处理。
另外,通常,变换装置(A/D变换装置,D/A变换装置)在内部生成基准电压(例如GND电压以及测定上限电压),基于所生成的基准电压的模拟信号和输入输出的模拟值的比较而进行变换。通常,由于所生成的基准电压包含误差,或在构成变换装置的电路中包含误差,所以如果直接使用基准电压而进行变换,则有时无法得到想要的变换值。
因此,在本发明的实施方式中,将单元类别及对误差进行校正时作为基准的值等各个单元所固有的信息,预先保存在各个模拟从属单元20中,在模拟主单元10中,运算部17基于分别保存的固有信息,执行数值变换处理和校正处理。
图2是对模拟从属单元20a中具有的存储装置22a的存储器构造进行说明的图。如图所示,在存储装置22a中,预先存储有:记述了单元类别的单元类别信息221、第1数字基准值222、以及第2数字基准值223。此外,对于单元类别信息221,只要是可以作为检索关键词使用而对后述的数值变换处理表121进行检索,由此可以选择模拟从属单元20所固有的数值变换处理的信息即可,可以是任意的信息,例如作为单元类别信息221可以采用型号。
第1数字基准值222、第2数字基准值223为,将校正器生成的GND电压、测定上限电压的模拟信号分别由A/D变换装置21a进行变换而得到的数字值。运算部17参照模拟从属单元20a中设定的单元类别信息221,选择模拟从属单元20用的数值变换处理,执行该选择的数值变换处理,计算数字值。然后,针对数值变换处理后的数字值,使用数字基准值222、223进行校正处理。
存储装置22b的存储器构造与存储装置22a相同。但是,第1数字基准值222、第2数字基准值223为,在由D/A变换装置21b进行变换后,分别得到表示GND电压的模拟值以及表示测定上限电压的模拟值的数字值。
此外,基准电压并不仅限定于GND电压以及测定上限电压。通过变更校正处理的算法,由此可以将期望的电压设为基准电压。
图3是对存储装置12的存储器构造进行说明的图。在存储装置12中,预先存储针对每个单元类别记述有多个数值变换处理的数值变换处理表121。对于数值变换处理表121,通过将单元类别信息221作为检索关键词而进行检索,从而可以取得所对应的数值变换处理。
另外,模拟主单元10保存连接从属单元表122,其对与同一总线41连接的模拟从属单元20a、20b的固有信息(单元类别、第1数字基准值、第2数字基准值)进行管理。图4是对连接从属单元表122的数据构造进行说明的图。如图所示,连接从属单元表122是针对每个模拟从属单元20登录具有识别ID、单元类别、第1数字基准值以及第2数字基准值的记录而构成的。识别ID是表示模拟从属单元20与总线41的哪个连接槽连接的识别编号。
构成连接从属单元表122的各个记录,是例如在启动时等通过运算部17而登录的。具体地说,运算部17对总线控制部16进行控制,从存储装置22a、22b将各个固有信息逐次向模拟主单元10的单元间I/F区域14读出,将读出的固有信息逐次登录在连接从属单元表122中。此外,也可以是在启动时,总线控制部16自动地将固有信息从各个模拟从属单元20读出,并将读出的各个固有信息登录到连接从属单元表122中。
此外,在这里,作为一个例子,将连接从属单元表122作为保存在单元间I/F区域14中的数据而进行说明,但连接从属单元表122只要在模拟主单元10内即可,可以保存在任何的存储区域中。
CPU单元30具有:总线控制部32,其将存储在模拟主单元10的缓冲存储器13及模拟从属单元20a的缓冲存储器23a中的数字值读出,或者向模拟从属单元20b的缓冲存储器23b中写入数字值;以及运算部31,其将总线控制部32所读出的数字值作为输入,进行基于用户程序的运算,对向模拟从属单元20b中写入的数字值进行计算。具体地说,运算部31在每一次执行(扫描)预先内置的用户程序时,进行数字值的输入输出。因此,缓冲存储器13、23a上的数字值的读出、以及缓冲存储器23b上的数字值的更新,是每隔用户程序的扫描周期而执行的。
此外,变换周期设定值可以与用户程序的扫描周期相同,也可以是不同的值。
下面,参照图5及图6,对本发明的模拟输入输出***的动作进行说明。图5是对处理输入信号时的模拟输入输出***的动作进行说明的图,图6是对处理输出信号时的模拟输入输出***的动作进行说明的图。
如图所示,在PLC1启动时,首先,运算部17对总线控制部16进行控制,将存储在模拟从属单元20a的存储装置22a中的固有信息读出,将读出的固有信息登录到存储于单元间I/F区域14中的连接从属单元表122中(步骤S1)。另外,运算部17对总线控制部16进行控制,向模拟从属单元20a的单元间I/F区域24a中存储变换周期设定值(步骤S2)。
此外,步骤S1、步骤S2的动作还针对模拟从属单元20b执行。
在模拟从属单元20a中,A/D变换装置21a进行A/D变换,将A/D变换后的数据(数字值)向单元间I/F区域24a中存储(步骤S3)。此外,步骤S3的动作按照存储在单元间I/F区域24a中的变换周期设定值所记述的变换周期而执行,存储于单元间I/F区域24a中的A/D变换后的数据,在每次执行A/D变换时被更新。
在模拟主单元10中,运算部17对总线控制部16进行控制,将存储在模拟从属单元20a的单元间I/F区域24a中的A/D变换后的数据,向模拟主单元10的单元间I/F区域14中读出(步骤S4)。
然后,运算部17针对向单元间I/F区域14读出的A/D变换后的数据执行下述处理:将登录至连接从属单元表122中的模拟从属单元20a的单元类别信息221作为检索关键词,对存储在存储装置12中的数值变换处理表121进行检索,通过检索而取得的数值变换处理;以及使用登录在连接从属单元表122中的模拟从属单元20a的第1数字基准值222及第2数字基准值223进行的校正处理(步骤S5)。然后,运算部17对总线控制部16进行控制,将执行数值变换处理及校正处理而得到的数据(数字值)向模拟从属单元20a的单元间I/F区域24a中存储(步骤S6)。
在模拟从属单元20a中,总线控制部26a将通过步骤S6的处理而存储在单元间I/F区域24a中的执行了数值变换处理以及校正处理后的数据向缓冲存储器23a传送(步骤S7)。
在CPU单元30中,总线控制部32将模拟从属单元20a的缓冲存储器23a中存储的执行了数值变换处理以及校正处理后的数据读出(步骤S8)。
总线控制部32所读出的数据被发送至运算部31,用于用户程序的运算。
然后,总线控制部32将由运算部31通过用户程序的运算而计算出的数字值的数据,向模拟从属单元20b的缓冲存储器23b中存储(步骤S9)。
在模拟从属单元20b中,总线控制部26b将通过步骤S8的处理而存储在缓冲存储器23b中的数据向单元间I/F区域24b中传送(步骤S10)。
在模拟主单元10中,运算部17对总线控制部16进行控制,将通过步骤S9的处理而存储在单元间I/F区域24b中的数据,向模拟主单元10的单元间I/F区域14读出(步骤S11)。
然后,运算部17针对通过步骤S10的处理而向单元间I/F区域14读出的数据,执行下述处理:使用已登录在连接从属单元表122中的模拟从属单元20b的第1数字基准值222以及第2数字基准值223进行的校正处理;以及将已登录在连接从属单元表122中的模拟从属单元20b的单元类别信息221作为检索关键词,对数值变换处理表121进行检索,通过检索而取得的数值变换处理(步骤S12)。然后,运算部17对总线控制部16进行控制,将执行校正处理以及数值变换处理而得到的数据(数字值)向模拟从属单元20b的单元间I/F区域24b中存储(步骤S13)。
在模拟从属单元20b中,D/A变换装置21b将通过步骤S13的处理而存储在单元间I/F区域24b中的数据读出,对读出的数据进行D/A变换,将所得到的模拟值向外部设备输出(步骤S14)。
此外,对于步骤S4~步骤S7的动作,例如按照与存储在单元间I/F区域24a中的变换周期设定值所记述的变换周期相同的周期而反复执行。另外,步骤S8~步骤S9的动作按照用户程序的扫描周期而反复执行。另外,对于步骤S10~步骤S13的动作,例如按照与存储在单元间I/F区域24b中的变换周期设定值所记述的变换周期相同的周期而反复执行。另外,对于步骤S14的动作,按照存储在单元间I/F区域24b中的变换周期设定值所记述的变换周期而反复执行。
此外,在本发明的实施方式中,假设模拟输入***具有1个作为模拟输入单元起作用的模拟从属单元20a而进行了说明,但即使在模拟输入***具有多个作为模拟输入单元起作用的模拟从属单元的情况下,模拟主单元10当然也可以通过上述实施方式中说明的结构,针对各个模拟从属单元执行数字值的运算处理。相同地,即使在模拟输出***具有多个作为模拟输出单元起作用的模拟从属单元的情况下,模拟主单元10也可以针对各个模拟从属单元执行数字值的运算处理。相同地,即使在模拟输入输出***具有多个作为模拟输入单元起作用的模拟从属单元或者作为模拟输出单元起作用的模拟从属单元的情况下,模拟主单元10也可以针对各个模拟从属单元执行数字值的运算处理。
下面,说明与本发明的实施方式进行比较的技术(以下称为对比例所涉及的技术)。图7是对对比例所涉及的技术进行说明的图。此外,以下,对于与本发明的实施方式相同的构成要素,标注相同的标号,省略重复的说明。
如图7所示,根据对比例所涉及的技术,PLC2具有CPU单元30、基本单元40以及模拟输入输出***,该模拟输入输出***由模拟主单元60、模拟多路单元70a以及模拟多路单元70b构成。基本单元40具有总线41,总线41将CPU单元30和模拟主单元60电连接。CPU单元30具有运算部31以及总线控制部32。
模拟主单元60具有:A/D变换装置61,其将模拟值变换为数字值;运算部63,其具有定时生成部62;以及总线控制部64。另外,模拟多路单元70a具有模拟多路通路切换部71a和模拟信号变换电路72a。相同地,模拟多路单元70b具有模拟多路通路切换部71b和模拟信号变换电路72b。
模拟多路单元70a、70b分别具有多个通路的输入端子。向各个输入端子输入根据规格确定的范围的模拟值。在模拟主单元60中,定时生成部62生成对选择模拟多路单元70a、70b所具有的所有输入端子中的一个的选择信号进行切换的定时。运算部63按照由定时生成部62生成的定时进行切换,以利用选择信号使所有输入端子均等地被选择。在模拟多路单元70a中,模拟多路通路切换部71a从选择信号所指定的输入端子取得模拟值,将取得的模拟值向模拟信号变换电路72a输入。模拟信号变换电路72a将所输入的模拟值变换为可以由模拟主单元60进行A/D变换的范围的模拟值,并将变换后的模拟值向模拟主单元60的A/D变换装置61输入。
相同地,在模拟多路单元70b中,模拟多路通路切换部71b从由选择信号指定的输入端子取得模拟值,将取得的模拟值向模拟信号变换电路72b输入。模拟信号变换电路72b将所输入的模拟值变换为可以由模拟主单元60进行A/D变换的范围的模拟值,并将变换后的模拟值向模拟主单元60的A/D变换装置61输入。
A/D变换装置61将所输入的模拟值变换为数字值,将变换后的数字值向运算部63输入。运算部63针对所输入的数字值执行数值变换处理,将数值变换处理后的数字值向总线控制部64输入。CPU单元30的总线控制部32读出输入至总线控制部64的数字值。
在这里,根据对比例所涉及的技术,存在下述问题,即,对于从外部设备输入的模拟值的取得周期,与输入点数的增加相对应地,取得周期变长。另外,由于模拟多路单元70a、70b向模拟主单元60输入模拟值,所以模拟值的信号的建立/消除需要时间,选择信号的切换间隔变长,其结果,存在模拟值的取得周期进一步变长的问题。与此相对,根据本发明的实施方式,由于在单元之间传送数字值的数据,所以信号的建立/消除所花费的时间与对比例所涉及的技术相比较短。另外,由于可以按照针对每个模拟从属单元20设定的变换周期而执行模拟值的取得及模拟值的输出,所以模拟值的取得周期及模拟值的输出周期不依赖于模拟输入输出点数。
另外,根据对比例所涉及的技术,模拟多路单元70a、70b由模拟电路构成,在与模拟主单元60之间进行模拟信号的发送/接收。通常,在模拟电路中,电阻或运算放大器等部件的波动对A/D变换值、D/A变换值造成影响,因此,必须对由它们引起的误差进行校正。因此,在模拟多路单元70a、70b中,必须对向模拟主单元60发送的模拟值中包含的误差进行修正。因此,根据对比例所涉及的技术,用户在构建PLC2时,必须对每个输入端子的误差进行校正,存在用户负担大的问题。此外,作为模拟值的误差的校正方法,通常采用利用可变电阻对输入输出的模拟值的大小进行调整的方法。与此相对,根据本发明的实施方式,预先在各个模拟从属单元20中设定校正用的数字值的基准值,针对数字值进行校正,因此,用户不需要进行用于校正误差的调整。
另外,根据对比例所涉及的技术,由于模拟多路单元70a、70b输出模拟值,所以无法对单元的固有信息进行通知。因此,存在下述问题,即,用户必须针对每个模拟多路单元70a、70b的单元类别,准备所对应的模拟主单元60。与此相对,根据本发明的实施方式,在模拟主单元10和模拟从属单元20之间发送/接收数字值,可以从模拟从属单元20向模拟主单元10作为固有信息而传送单元类别信息221,模拟主单元10可以基于接收到的单元类别信息221,从多个数值变换处理中选择相应于对象单元类别的数值变换处理,因此,仅针对多个单元类别的模拟从属单元20准备1个模拟主单元10即可。
另外,根据对比例所涉及的技术,与输入至模拟多路单元70a、70b的模拟值分别对应的数字值,分别存储在总线控制部64所具有的共用存储器的预先针对每个输入端子分配的地址中。因此,存在下述问题,即,用户必须对模拟主单元60的共用存储器的哪里被分配给多路单元70a、70b进行确认,并生成用户程序。与此相对,根据本发明的实施方式,模拟从属单元20分别具有可由CPU单元30读写的缓冲存储器(缓冲存储器23a、缓冲存储器23b),分别使用该缓冲存储器执行与CPU单元30之间的数据交换,因此,不需要在模拟主单元10所具有的缓冲存储器13中分配每个模拟从属单元20的区域。
如以上说明所示,根据本发明的实施方式,构成为,模拟从属单元20a具有:A/D变换装置21a,其对从外部设备输入的模拟值进行A/D变换;非易失性的存储装置22a,其预先存储本单元20a的固有信息(单元类别信息221、第1数字基准值222、第2数字基准值223);以及缓冲存储器23a,其用于在与CPU单元30之间进行数据传送,模拟主单元10具有运算部17,该运算部17将A/D变换装置21a输出的数字值作为输入而执行基于固有信息的运算处理(数值变换处理以及校正处理),该模拟主单元10将运算处理后的数字值向缓冲存储器23a传送,因此,可以连接多个作为模拟输入单元起作用的模拟从属单元,并且不需要在模拟从属单元中具有运算部,因此,可以廉价地使模拟输入点数增加。
另外,构成为,模拟从属单元20b具有:D/A变换装置21b,其通过D/A变换而求出向外部设备输出的模拟值;非易失性的存储装置22b,其预先存储本单元20b的固有信息(单元类别信息221、第1数字基准值222、第2数字基准值223);以及缓冲存储器23b,其用于在与CPU单元30之间进行数据传送,模拟主单元10具有运算部17,该运算部17将从CPU单元30向缓冲存储器23b写入的数字值作为输入而执行基于固有信息的运算处理(数值变换处理以及校正处理),对向D/A变换装置21b输入的数字值进行计算,该模拟主单元10将运算处理后的数字值向模拟从属单元20b传送,因此,可以连接多个作为模拟输出单元起作用的模拟从属单元,并且不需要在模拟从属单元中具有运算部,因此,可以廉价地使模拟输出点数增加。
另外,由于运算部17针对模拟从属单元20a,将A/D变换装置21a输出的数字值作为输入而执行基于模拟从属单元20a的固有信息的运算处理,针对模拟从属单元20b,将从CPU单元30向缓冲存储器23b写入的数字值作为输入而执行基于模拟从属单元20b的固有信息的运算处理,所以可以连接多个作为模拟输入单元起作用的模拟从属单元或者作为模拟输出单元起作用的模拟从属单元,并且不需要在模拟从属单元中具有运算部,因此,可以廉价地使模拟输入输出点数增加。
工业实用性
如上述所示,本发明所涉及的模拟输入***、模拟输出***以及模拟输入输出***,优选应用于安装在PLC中的模拟输入***、模拟输出***以及模拟输入输出***。
Claims (9)
1.一种模拟输入***,其特征在于,具有大于或等于1个的从属输入单元和1个主单元,
该大于或等于1个的从属输入单元分别与连接有CPU单元的总线连接,并且具有:A/D变换装置,其与输出模拟值的外部设备连接,将所述外部设备输出的模拟值变换为第1数字值;第1缓冲存储器,其对向所述CPU单元传送的第2数字值进行缓冲;以及非易失性的存储装置,其存储本单元的固有信息,
该主单元与所述总线连接,具有运算部,该运算部将所述A/D变换装置输出的第1数字值作为输入而执行基于存储在所述存储装置中的固有信息的运算处理,计算所述第2数字值,该主单元针对所述从属输入单元分别执行下述处理,即,所述运算部的运算处理、以及将由所述运算处理计算出的第2数字值向所述第1缓冲存储器传送的处理。
2.根据权利要求1所述的模拟输入***,其特征在于,
所述运算处理包含针对每个从属输入单元预先设定的数值变换处理,
所述固有信息是识别针对本从属输入单元设定的数值变换处理的识别信息。
3.根据权利要求1所述的模拟输入***,其特征在于,
所述运算处理包含针对每个从属输入单元的校正处理,
所述固有信息是由本从属输入单元所具有的A/D变换装置对校正器输出的模拟基准值进行变换而得到的,是预先求出的数字基准值,
所述运算部使用所述数字基准值执行校正处理。
4.根据权利要求1所述的模拟输入***,其特征在于,
所述大于或等于1个的从属输入单元分别具有可以由所述主单元经由所述总线进行读写的第2缓冲存储器,
所述主单元经由所述第2缓冲存储器执行下述处理,即,取得所述A/D变换装置输出的第1数字值及所述存储装置存储的固有信息的处理、以及传送所述第2数字值的处理。
5.一种模拟输出***,其特征在于,具有大于或等于1个的从属输出单元和1个主单元,
该大于或等于1个的从属输出单元分别与连接有CPU单元的总线连接,并且具有:D/A变换装置,其与接受模拟值的输入的外部设备连接,将第1数字值变换为向所述外部设备输出的模拟值;第1缓冲存储器,其对从所述CPU单元传送来的第2数字值进行缓冲;以及非易失性的存储装置,其存储本单元的固有信息,
该主单元与所述总线连接,具有运算部,该运算部将向所述第1缓冲存储器中缓冲的第2数字值作为输入而执行基于存储在所述存储装置中的固有信息的运算处理,计算所述第1数字值,该主单元针对从属输出单元分别执行下述处理,即,所述运算部的运算处理、以及将由所述运算处理计算出的第1数字值向从属输出单元传送的处理。
6.根据权利要求5所述的模拟输出***,其特征在于,
所述运算处理包含针对每个从属输出单元预先确定的数值变换处理,
所述固有信息是识别针对本从属输出单元预先确定的数值变换处理的识别信息。
7.根据权利要求5所述的模拟输出***,其特征在于,
所述运算处理包含每个从属输出单元的校正处理,
所述固有信息是预先求出的数字基准值,根据该数字基准值在由本从属输出单元所具有的D/A变换装置进行变换后能够得到规定的模拟基准值,
所述运算部使用所述数字基准值执行校正处理。
8.根据权利要求5所述的模拟输出***,其特征在于,
所述大于或等于1个的从属输出单元分别具有可以由所述主单元经由所述总线进行读写的第2缓冲存储器,
所述主单元经由所述第2缓冲存储器执行下述处理,即,取得所述CPU单元向所述第1缓冲存储器中缓冲的第2数字值及所述存储装置所存储的固有信息的处理、以及传送所述第1数字值的处理。
9.一种模拟输入输出***,其特征在于,具有大于或等于1个的从属输入单元、大于或等于1个的从属输出单元以及1个主单元,
该大于或等于1个的从属输入单元分别与连接有CPU单元的总线连接,并且具有:A/D变换装置,其与输出模拟值的第1外部设备连接,将所述第1外部设备输出的模拟值变换为第1数字值;第1缓冲存储器,其对向所述CPU单元传送的第2数字值进行缓冲;以及非易失性的存储装置,其存储本单元的固有信息,
该大于或等于1个的从属输出单元分别与所述总线连接,并且具有:D/A变换装置,其与接受模拟值的输入的第2外部设备连接,将第3数字值变换为向所述第2外部设备输出的模拟值;第2缓冲存储器,其对从所述CPU单元传送的第4数字值进行缓冲;以及非易失性的存储装置,其存储本单元的固有信息,
该主单元与所述总线连接,具有运算部,该运算部针对所述从属输入单元,将所述A/D变换装置输出的第1数字值作为输入而执行基于存储在所述存储装置中的固有信息的第1运算处理,计算所述第2数字值,针对所述从属输出单元,将向所述第2缓冲存储器中缓冲的第4数字值作为输入而执行基于存储在所述存储装置中的固有信息的第2运算处理,计算所述第3数字值,该主单元针对所述从属输入单元分别执行下述处理,即,所述运算部的第1运算处理、以及将由所述第1运算处理计算出的第2数字值向所述第1缓冲存储器传送的处理,针对从属输出单元分别执行下述处理,即,所述运算部的第2运算处理、以及将由所述第2运算处理计算出的第3数字值向从属输出单元传送的处理。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/067620 WO2013018190A1 (ja) | 2011-08-01 | 2011-08-01 | アナログ入力システム、アナログ出力システム、およびアナログ入出力システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103039007A CN103039007A (zh) | 2013-04-10 |
CN103039007B true CN103039007B (zh) | 2016-01-06 |
Family
ID=46060726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180004311.XA Active CN103039007B (zh) | 2011-08-01 | 2011-08-01 | 模拟输入***、模拟输出***以及模拟输入输出*** |
Country Status (7)
Country | Link |
---|---|
US (1) | US8564466B2 (zh) |
JP (1) | JP4902824B1 (zh) |
KR (1) | KR101336373B1 (zh) |
CN (1) | CN103039007B (zh) |
DE (1) | DE112011105487B4 (zh) |
TW (1) | TWI460999B (zh) |
WO (1) | WO2013018190A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107003966B (zh) * | 2014-12-05 | 2020-01-14 | 三菱电机株式会社 | 写入许可电路、访问切换电路以及模拟数字变换单元 |
CN106258005B (zh) * | 2015-04-20 | 2018-05-08 | 三菱电机株式会社 | 可编程逻辑控制器***以及运算单元 |
KR102156224B1 (ko) | 2015-06-02 | 2020-09-17 | 엘에스일렉트릭(주) | 아날로그 출력 모듈의 출력 조절 장치 |
KR20170114643A (ko) * | 2016-04-05 | 2017-10-16 | 엘에스산전 주식회사 | Plc용 통신 시스템 |
US11500843B2 (en) * | 2020-09-02 | 2022-11-15 | Coupa Software Incorporated | Text-based machine learning extraction of table data from a read-only document |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822777A (en) * | 1996-08-23 | 1998-10-13 | Emc Corporation | Dual bus data storage system having an addressable memory with timer controller fault detection of data transfer between the memory and the buses |
US5850528A (en) * | 1996-08-23 | 1998-12-15 | Emc Corporation | Bus timing protocol for a data storage system |
CN1248356A (zh) * | 1997-01-15 | 2000-03-22 | 玛吉设计公司 | 数字信号混合体系结构 |
US6347365B1 (en) * | 1996-08-23 | 2002-02-12 | Emc Corporation | Data storage system having a[n] memory responsive to clock pulses produced on a bus and clock pulses produced by an internal clock |
CN101055703A (zh) * | 2006-04-13 | 2007-10-17 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的背光驱动装置及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07146756A (ja) | 1993-11-22 | 1995-06-06 | Meidensha Corp | アナログ−デジタル変換器およびそのオートチューン装置 |
JP3363063B2 (ja) | 1997-05-06 | 2003-01-07 | 株式会社日立製作所 | プラント制御システム及びプロセスコントローラ |
JP4338354B2 (ja) | 2001-05-21 | 2009-10-07 | オムロン株式会社 | スレーブ |
JP4063529B2 (ja) * | 2001-11-28 | 2008-03-19 | Necエレクトロニクス株式会社 | バスシステムおよびリトライ方法 |
JP3812746B2 (ja) * | 2004-03-15 | 2006-08-23 | オムロン株式会社 | アナログ入力スレーブおよび監視システム |
US20050216101A1 (en) | 2004-03-15 | 2005-09-29 | Omron Corporation | Analog input slave and monitoring system |
JP2006165737A (ja) * | 2004-12-03 | 2006-06-22 | Keyence Corp | アナログ信号処理装置 |
US7911440B2 (en) * | 2006-04-13 | 2011-03-22 | Lg Display Co., Ltd. | Apparatus and method for driving backlight of liquid crystal display apparatus |
US7728753B2 (en) * | 2008-10-13 | 2010-06-01 | National Semiconductor Corporation | Continuous synchronization for multiple ADCs |
JP2010134830A (ja) * | 2008-12-08 | 2010-06-17 | Omron Corp | プログラマブルコントローラ、cpuユニット、アナログ入力ユニットおよびアナログ出力ユニット |
-
2011
- 2011-08-01 WO PCT/JP2011/067620 patent/WO2013018190A1/ja active Application Filing
- 2011-08-01 KR KR1020127009373A patent/KR101336373B1/ko active IP Right Grant
- 2011-08-01 CN CN201180004311.XA patent/CN103039007B/zh active Active
- 2011-08-01 DE DE112011105487.4T patent/DE112011105487B4/de active Active
- 2011-08-01 US US13/503,303 patent/US8564466B2/en active Active
- 2011-08-01 JP JP2011546468A patent/JP4902824B1/ja active Active
- 2011-11-21 TW TW100142491A patent/TWI460999B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822777A (en) * | 1996-08-23 | 1998-10-13 | Emc Corporation | Dual bus data storage system having an addressable memory with timer controller fault detection of data transfer between the memory and the buses |
US5850528A (en) * | 1996-08-23 | 1998-12-15 | Emc Corporation | Bus timing protocol for a data storage system |
US6347365B1 (en) * | 1996-08-23 | 2002-02-12 | Emc Corporation | Data storage system having a[n] memory responsive to clock pulses produced on a bus and clock pulses produced by an internal clock |
CN1248356A (zh) * | 1997-01-15 | 2000-03-22 | 玛吉设计公司 | 数字信号混合体系结构 |
CN101055703A (zh) * | 2006-04-13 | 2007-10-17 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的背光驱动装置及方法 |
Non-Patent Citations (1)
Title |
---|
PLC控制***I/O点数扩展方法探讨;邵林等;《科技信息》;20070710(第20期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
US8564466B2 (en) | 2013-10-22 |
WO2013018190A1 (ja) | 2013-02-07 |
JPWO2013018190A1 (ja) | 2015-03-02 |
KR101336373B1 (ko) | 2013-12-04 |
TW201308912A (zh) | 2013-02-16 |
KR20130050271A (ko) | 2013-05-15 |
DE112011105487B4 (de) | 2020-01-16 |
CN103039007A (zh) | 2013-04-10 |
TWI460999B (zh) | 2014-11-11 |
JP4902824B1 (ja) | 2012-03-21 |
DE112011105487T5 (de) | 2014-05-15 |
US20130033390A1 (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104635659B (zh) | 多选项设备的设备类别信息支持 | |
CN103039007B (zh) | 模拟输入***、模拟输出***以及模拟输入输出*** | |
CN102947813B (zh) | 用于通过CANopen总线传输数据的方法 | |
US20210081346A1 (en) | Integration of Multiple Communication Physical Layers and Protocols in a Process Control Input/Output Device | |
US11531381B2 (en) | Smart functionality for discrete field devices and signals | |
CN105723463A (zh) | 用于使校准测试流线化的配置文件 | |
US20150105871A1 (en) | Method for Parametering a Field Device | |
US20130096695A1 (en) | Method for configuring a control device | |
US20080040515A1 (en) | Method and System for Automated Configuring of a Hart Multi-Drop System | |
CN103905410A (zh) | 一种将自定义协议转换成Modbus协议的多路通讯协议转换器 | |
CN106068480A (zh) | 可编程序逻辑控制器及基于可编程序逻辑控制器的设备控制方法 | |
US10078316B2 (en) | Pre-configuration and integration of IEDs in substation automation systems | |
CN106407139B (zh) | 用于传输hart变量的方法和***组件及cpu单元 | |
CN106875646A (zh) | 数据采集方法和设备 | |
Lee et al. | Implementation and PID tuning of network-based control systems via Profibus polling network | |
CN103970051A (zh) | 显示装置 | |
CN112241383A (zh) | 模块化***的部件的更新 | |
US11601494B2 (en) | Method for transferring data from a device to a data management means, switching unit, device and system | |
CN101809941A (zh) | 控制节点网络的控制节点 | |
US20210344566A1 (en) | Field detection device for a fieldbus network | |
KR20140043401A (ko) | AS-i 슬레이브를 파라미터화하기 위한 방법 및 장치 | |
EP2138918B1 (en) | An electrical process interface device | |
CN103685595B (zh) | 具有识别号码的自动设定功能的通信*** | |
Seifried et al. | Enabling hardware-in-the-loop for building automation networks: A case study for BACnet and PowerDEVS | |
CN111308935B (zh) | 一种优先级管理产品自动测试装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |