CN103022093A - 一种绝缘体上纳米级硅锗材料及其制备方法 - Google Patents

一种绝缘体上纳米级硅锗材料及其制备方法 Download PDF

Info

Publication number
CN103022093A
CN103022093A CN2011102806678A CN201110280667A CN103022093A CN 103022093 A CN103022093 A CN 103022093A CN 2011102806678 A CN2011102806678 A CN 2011102806678A CN 201110280667 A CN201110280667 A CN 201110280667A CN 103022093 A CN103022093 A CN 103022093A
Authority
CN
China
Prior art keywords
insulator
germanium material
preparation
nanoscale
nano silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102806678A
Other languages
English (en)
Other versions
CN103022093B (zh
Inventor
徐文婷
肖清华
常青
屠海令
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Youyan semiconductor silicon materials Co.,Ltd.
Original Assignee
Grinm Semiconductor Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grinm Semiconductor Materials Co Ltd filed Critical Grinm Semiconductor Materials Co Ltd
Priority to CN201110280667.8A priority Critical patent/CN103022093B/zh
Publication of CN103022093A publication Critical patent/CN103022093A/zh
Application granted granted Critical
Publication of CN103022093B publication Critical patent/CN103022093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

一种绝缘体上纳米级硅锗材料,包括绝缘衬底上的硅基片,该基片的顶硅层中生长有纳米级硅锗颗粒,该顶硅层为P型,电阻系数为1~10Ω·cm,顶硅层厚度为50~200nm,所述纳米级硅锗的粒径为1~30nm。其制备方法包括如下步骤:(1)绝缘衬底上的硅基片经过表面清洁后,放入离子注入设备中,保持注入方向与基片平面呈7~10°;(2)抽至高真空10-7Pa,保持室温,采用GeH4气源注入Ge离子,控制注入能量在30~200keV,注入剂量在1016~1017cm-2;(3)通入高纯氮气,升温至900~1200℃范围内退火,退火时间10~600s。该制备方法工艺过程清洁、无污染、简洁、无需缓冲层,并且制备得到的硅锗结构达到纳米级尺寸,能实现与当前集成电路工艺技术的兼容。

Description

一种绝缘体上纳米级硅锗材料及其制备方法
技术领域
本发明涉及一种绝缘体上纳米级硅锗材料及其制备方法,属于半导体技术领域。
背景技术
CMOS器件尺寸按照摩尔定律的发展持续缩小,使得以晶体管数目和性能要求为标志的IC设计复杂度提高到了空前的水平,集成电路行业已进入到极大规模的纳米技术时代。对于硅芯片而言,日益显著的纳米物理效应限制了尺寸缩小的步伐,如引起的串扰、电压降、电源噪声、电迁移、偏差、应力、泄露等问题。为了解决特征尺寸缩小带来的物理限制问题,必须在材料和工艺上找到突破。就材料而言,一方面,寻找替代硅的材料,解决线宽缩小带来的问题;另一方面,立足于硅基材料,通过能带工程突破硅材料的物理限制。业界更倾向于通过后者来延续摩尔定律。在当前微电子领域中,业界提出需重点发展绝缘体上硅、应变硅、硅锗、栅介质材料等。其中绝缘体上硅锗(SGOI)在近年来备受关注,作为一种新型微电子材料,它不仅实现了全介质隔离结构,同时可作为衬底材料实现应变硅的外延生长,有效突破体硅材料的限制。在45nm和32nm技术节点下,SGOI材料应用于硅基半导体器件,并结合硅锗技术,实现了硅基器件的超高速、低能耗、抗辐射、高集成度等优异性能。材料性能上可与III-V半导体媲美,而且制作工艺与硅基集成电路技术兼容性比III-V半导体更优。目前的SGOI得制备方法主要有:(1)注氧隔离技术;(2)键合背刻蚀技术;(3)智能剥离技术;(4)引入“容忍衬底”技术;(5)Ge浓缩技术。以上制备方法均存在应力释放的问题,即在制备过程中,需引入缓冲层来释放SiGe层晶格应力;这样一来,很难满足越来越小的特征尺寸的要求;并且,上述制备方法有些还存在工艺过程复杂、难与当今主流半导体工艺兼容等问题。
发明内容
本发明的目的在于提供一种绝缘体上纳米级硅锗材料,来满足未来硅基纳米集成电路用SGOI材料的需求。
本发明的另一目的在于提供一种绝缘体上纳米级硅锗材料的制备方法,该制备方法工艺过程清洁、无污染、简洁、无需缓冲层,并且制备得到的硅锗结构达到纳米级尺寸,能实现与当前集成电路工艺技术的兼容。
为实现上述目的,本发明采用以下技术方案:
一种绝缘体上纳米级硅锗材料,包括绝缘衬底上的硅(Silicon-On-Insulator,SOI)基片,该基片的顶硅层中生长有纳米级硅锗颗粒,该顶硅层为P型,电阻系数为1~10Ω·cm,顶硅层厚度为50~200nm,所述纳米级硅锗颗粒的粒径为1~30nm,该纳米级硅锗颗粒的粒径优选为10~30nm。
一种上述绝缘体上纳米级硅锗材料的制备方法,包括如下步骤:
(1)绝缘衬底上的硅基片经过表面清洁后,放入离子注入设备中,保持注入方向与基片平面呈7~10°;
(2)抽至高真空10-7Pa,保持室温,采用GeH4气源注入Ge离子,控制注入能量在30~200keV,注入剂量在1016~1017cm-2
(3)通入高纯氮气,升温至900~1200℃范围内退火,退火时间10~600s,得到绝缘体上纳米硅锗材料。
所述步骤(1)中使用的SOI基片在置入离子注入设备之前,采用标准清洗工艺去除表面的有机沾污、微尘、金属沾污及自然氧化层。
在离子注入过程中,保持注入方向与基片表面存在一定角度,从而避免离子注入引起的沟道效应。所述步骤(2)中所使用的Ge离子为通过离子分选得到的72Ge+72Ge+作为Ge元素四个稳定的同位素之一,最易于分选,在制备过程中容易实现。通过调整注入剂量与能量可以实现对硅锗层中锗分布的精确控制。根据SOI顶硅层的厚度确定注入能量,根据所要实现的Ge含量确定注入剂量。
大剂量重离子注入导致了注入区的非晶化,因此需要退火实施固相外延促使注入区的非晶-晶化转变;退火的方式、温度、时间直接影响到硅锗层中Ge的分布,从而决定硅锗纳米颗粒能否形成。所述步骤(3)中选择快速退火炉,在升温前10~30min通入高纯氮气,升温速度设定为80~100℃/s。
另外,退火时间对纳米颗粒的晶体完整性影响很大,所述步骤(3)中的退火温度优选为1000~1150℃;退火时间优选为60~450s。
本发明的优点在于:
(1)本发明提供了一种新的制备技术,用以制备绝缘体上纳米级硅锗,该技术可直接嵌入现有集成电路工艺中,过程清洁,制备方法可靠,重复性好,并且可以在微区实现精确加工。(2)本发明的绝缘体上纳米级硅锗结构稳定、分布均匀、颗粒尺寸均一,可作为下一代硅基超大规模纳米集成电路的沟道候选材料。(3)本发明的绝缘体上纳米硅锗在可见波段存在光致发光效应,可应用于硅基纳米光电子器件。
附图说明
图1为本发明的工艺流程图。
图2(a)为本发明基于实施例1所制备的绝缘体上纳米级硅锗材料的SEM谱图;该图为场发射扫描电镜对所制备结构的表面结构的分析图谱;图2(b)为结构图的EDX能谱分析图谱。
图3为本发明基于实施例1所制备的绝缘体上纳米级硅锗材料的HRTEM谱图;该图为高分辨透射电镜针对绝缘体上纳米级硅锗结构的截面分析图谱;图右为结构图中不同区域(红色方框内)的傅立叶变换衍射斑点。
图4为本发明基于实施例1所制备的绝缘体上纳米级硅锗材料的PL谱图,该图为采用YGA激光器,波长为532nm的激光作用于所制备材料后的光致发光分析图谱。
具体实施方式
下面结合附图和实施例对本发明做进一步说明,但并不意味着对本发明保护范围的限制。
实施例1
1、如图1所示为本发明的工艺流程图,绝缘体上纳米级硅锗材料的制备方法的具体步骤为:
(1)采用表1所示的清洗工艺清洗电阻率为3.6Ω·cm的SOI基片,放入离子注入设备中,作为基底材料;该SOI基片顶层硅厚度为191nm。
表1 SOI清洗工艺的具体操作流程
  清洗步骤   化学溶剂   溶剂配比   清洗温度   时间   目的
  1   NH4OH∶H2O2∶H2O   1∶1∶5   70~80℃   5min   去除表面微粒
  2   超高纯去离子水   室温   清洗
  3   HCL∶H2O2∶H2O   1∶1∶8   70~80℃   5min   去除金属沾污
  4   超高纯去离子水   室温   清洗
  5   H2SO4∶H2O2∶H2O   4∶1∶100   室温   5min   去除有机沾污
  6   超高纯去离子水   室温   清洗
  7   HF∶H2O   1∶7   室温   10s   去除氧化层
  8   超高纯去离子水   室温   清洗
(2)将离子注入设备抽至真空10-7Pa,采用GeH4气源,调整离子束流2.5μA/cm2,控制注入能量分别为150,注入剂量分别为5×1016cm-2,在此条件下进行离子注入,控制注入方向与SOI基片呈7°角。注入后对SOI基片进行封装,避免沾污。
(3)将注入后SOI基片置入快速退火炉中,将保温温度设定在在1100℃范围内,保温时间设定在300s,设定升温速率和降温速率设定在100℃/s内,先通20min氮气,再进行退火;即形成了绝缘体上纳米级硅锗。
测试实验:微观结构及其光致发光性能的测试
(1)对于实施例1所制备的绝缘体上纳米级硅锗材料,采用场发射扫描电镜二次电子分析表面结构形貌,EDX分析表面成分,分析结果如图2所示。结果表明,在绝缘体上形成了两种粒径的纳米硅锗颗粒,其成分分布见表2。其粒径分别为10nm和30nm,两种大小的颗粒均匀分布,小颗粒在大颗粒的周围,较大颗粒密度为6×107/cm2。两种硅锗颗粒成分均一。
表2 硅锗纳米颗粒中硅锗成分分布
  元素种类   质量百分比(Wt%)   摩尔百分比(At%)
  O(氧)   13.64   19.50
  Si(硅)   58.48   47.65
  Ge(锗)   12.75   4.02
(2)对实施例1所制备的绝缘体上纳米硅锗材料,采用高分辨透射电镜对纳米颗粒微观结构进行表征,如图3所示,图右给出了不同微区经傅立叶变换后得到的衍射斑点。结果表明,硅锗纳米颗粒结构稳定,与周围的基体呈共格,不存在晶体缺陷;并且,SiGe/BOX界面保持其界面完整性。
(3)对实施例1所制备的绝缘体上纳米级硅锗材料,在室温下,对其光致发光做了分析。如图4所示,结果表明,实施例在可见波段存在光致发光效应,存在有3个发光峰,分别位于571nm、582nm、625nm。

Claims (8)

1.一种绝缘体上纳米级硅锗材料,其特征在于:包括绝缘衬底上的硅基片,该基片的顶硅层中生长有纳米级硅锗颗粒,该顶硅层为P型,顶硅层厚度为50~200nm,所述纳米级硅锗颗粒的粒径为1~30nm。
2.根据权利要求1所述的绝缘体上纳米级硅锗材料,其特征在于:所述顶硅层的电阻系数为1~10Ω·cm。
3.根据权利要求1或2所述的绝缘体上纳米级硅锗材料,其特征在于:所述纳米级硅锗颗粒的粒径为10~30nm。
4.一种权利要求1所述绝缘体上纳米级硅锗材料的制备方法,其特征在于:包括如下步骤:
(1)绝缘衬底上的硅基片经过表面清洁后,放入离子注入设备中,保持注入方向与基片平面呈7~10°;
(2)抽至高真空10-7Pa,保持室温,采用GeH4气源注入Ge离子,控制注入能量在30~200keV,注入剂量在1016~1017cm-2
(3)通入高纯氮气,升温至900~1200℃退火,退火时间10~600s,得到绝缘体上纳米硅锗材料。
5.根据权利要求4所述的绝缘体上纳米级硅锗材料的制备方法,其特征在于:所述绝缘衬底上的硅基片的顶硅层的电阻系数为1~10Ω·cm。
6.根据权利要求4或5所述的绝缘体上纳米级硅锗材料的制备方法,其特征在于:所述步骤(2)中所使用的Ge离子为通过离子分选得到的72Ge+
7.根据权利要求4或5所述的绝缘体上纳米级硅锗材料的制备方法,其特征在于:所述步骤(3)中选择快速退火炉,在升温前10~30min通入高纯氮气,升温速度设定为80~100℃/s。
8.根据权利要求4或5所述的绝缘体上纳米级硅锗材料的制备方法,其特征在于:所述步骤(3)中退火的温度为1000~1150℃;退火时间为60~450s。
CN201110280667.8A 2011-09-21 2011-09-21 一种绝缘体上纳米级硅锗材料及其制备方法 Active CN103022093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110280667.8A CN103022093B (zh) 2011-09-21 2011-09-21 一种绝缘体上纳米级硅锗材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110280667.8A CN103022093B (zh) 2011-09-21 2011-09-21 一种绝缘体上纳米级硅锗材料及其制备方法

Publications (2)

Publication Number Publication Date
CN103022093A true CN103022093A (zh) 2013-04-03
CN103022093B CN103022093B (zh) 2015-05-13

Family

ID=47970485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110280667.8A Active CN103022093B (zh) 2011-09-21 2011-09-21 一种绝缘体上纳米级硅锗材料及其制备方法

Country Status (1)

Country Link
CN (1) CN103022093B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681243A (zh) * 2013-12-23 2014-03-26 无锡中微晶园电子有限公司 用于改善soi衬底表面损伤的方法
CN103928297A (zh) * 2013-12-28 2014-07-16 华中科技大学 锗硅纳米低维结构的可控制备方法及产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130144A (en) * 1997-01-02 2000-10-10 Texas Instruments Incorporated Method for making very shallow junctions in silicon devices
CN1725448A (zh) * 2004-06-17 2006-01-25 三星电子株式会社 半导体器件的制造方法、半导体器件和晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130144A (en) * 1997-01-02 2000-10-10 Texas Instruments Incorporated Method for making very shallow junctions in silicon devices
CN1725448A (zh) * 2004-06-17 2006-01-25 三星电子株式会社 半导体器件的制造方法、半导体器件和晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WENTING XU1等: "GeSi/Si nanostructure formation by Ge ion implantation in (100)silicon wafer", 《SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY》, 31 December 2010 (2010-12-31) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681243A (zh) * 2013-12-23 2014-03-26 无锡中微晶园电子有限公司 用于改善soi衬底表面损伤的方法
CN103681243B (zh) * 2013-12-23 2016-06-15 无锡中微晶园电子有限公司 用于改善soi衬底表面损伤的方法
CN103928297A (zh) * 2013-12-28 2014-07-16 华中科技大学 锗硅纳米低维结构的可控制备方法及产品
CN103928297B (zh) * 2013-12-28 2017-04-26 华中科技大学 锗硅纳米低维结构的可控制备方法及产品

Also Published As

Publication number Publication date
CN103022093B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TW546713B (en) Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6780796B2 (en) Method of forming relaxed SiGe layer
JP2008211222A (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
CN102324436B (zh) 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法
CN104882366B (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN102664151A (zh) 一种用于制造碳化硅器件的高温退火方法
CN105551931B (zh) 在应变松弛缓冲层上方形成应变外延半导体材料的方法
JP2006080510A (ja) ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ge含有量が高い緩和Si1−XGeX(0<x<1)層を形成する方法
Duffy et al. Germanium doping challenges
US20190221481A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
Ruzyllo Semiconductor Glossary: A Resource For Semiconductor Community
CN103022093B (zh) 一种绝缘体上纳米级硅锗材料及其制备方法
CN102703988A (zh) 一种基于离子注入技术打开石墨烯带隙的方法
Han et al. High hole mobility in strained germanium-tin (GeSn) channel pMOSFET fabricated on (111) substrate
CN103681868B (zh) 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管
CN102569364A (zh) 一种高迁移率衬底结构及其制备方法
Chang et al. Fabrication of high quality GaAs-on-insulator via ion-cut of epitaxial GaAs/Ge heterostructure
CN103219242B (zh) 调节多栅结构器件阈值电压的方法
Liu et al. A Silicon Tunnel Field-Effect Transistor with an In Situ Doped Single Crystalline Ge Source for Achieving Sub-60 mV/decade Subthreshold Swing
CN103794474A (zh) 硅衬底上生长纳米线的衬底处理方法
Ko et al. Effect of Ge Concentration on the On-Current Boosting of Logic P-Type MOSFET with Sigma-Shaped Source/Drain. Coatings 2021, 11, 654
Duffy et al. Processing of germanium for integrated circuits
CN102403202A (zh) 一种具有高Ge组分的应变SiGe层的制备方法
CN205211757U (zh) n型锗生长结构和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100088 Beijing city Xicheng District Xinjiekou Avenue No. 2

Applicant after: YOUYAN NEW MATERIAL CO., LTD.

Address before: 100088 Beijing city Xicheng District Xinjiekou Avenue No. 2

Applicant before: GRINM Semiconductor Materials Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: GRINM SEMICONDUCTOR MATERIALS CO., LTD. TO: GRINM ADVANCED MATERIALS CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GRINM SEMICONDUCTOR MATERIALS CO., LTD.

Free format text: FORMER OWNER: GRINM ADVANCED MATERIALS CO., LTD.

Effective date: 20150723

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150723

Address after: 101300 Beijing city Shunyi District Shuanghe Linhe Industrial Development Zone on the south side of the road

Patentee after: You Yan Semi Materials Co., Ltd.

Address before: 100088 Beijing city Xicheng District Xinjiekou Avenue No. 2

Patentee before: YOUYAN NEW MATERIAL CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 101300 south side of Shuanghe Road, Linhe Industrial Development Zone, Shunyi District, Beijing

Patentee after: Youyan semiconductor silicon materials Co.,Ltd.

Address before: 101300 south side of Shuanghe Road, Linhe Industrial Development Zone, Shunyi District, Beijing

Patentee before: GRINM SEMICONDUCTOR MATERIALS Co.,Ltd.

CP01 Change in the name or title of a patent holder