CN103021465A - 分块设计的芯片存储器及运用所述芯片存储器的方法及*** - Google Patents
分块设计的芯片存储器及运用所述芯片存储器的方法及*** Download PDFInfo
- Publication number
- CN103021465A CN103021465A CN2011102829222A CN201110282922A CN103021465A CN 103021465 A CN103021465 A CN 103021465A CN 2011102829222 A CN2011102829222 A CN 2011102829222A CN 201110282922 A CN201110282922 A CN 201110282922A CN 103021465 A CN103021465 A CN 103021465A
- Authority
- CN
- China
- Prior art keywords
- depth
- storer
- unit
- chip memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种分块设计的芯片存储器及运用所述芯片存储器的方法及***,其中,所述芯片存储器由若干相互独立的存储器组合设计而成,且相互独立的存储器深度之和大于或等于所需的最大存储深度。本发明通过对存储器进行分块设计,在不影响芯片的功能和使用的情况下,可以很大程度上降低芯片存储器的功耗,且方法简单易行。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种分块设计的芯片存储器及运用所述芯片存储器的方法及***。
背景技术
在目前的芯片中,经常要用到存储器来存储各种数据,而随着应用的广泛化,使用的存储器也越来越大。由于芯片投片后的不可更改性,设计时需要考虑到各种应用情况,有许多存储器都是按照最大情况来设计的,如图1所示,在某一种应用中,芯片内部一个存储器最大深度需要16K,芯片设计时就只能够按照16K来设计,而在实际应用中,很多时候并不需要用到这么大的深度,在只需要用到4K或者8K深度的时候,功耗也是16K深度的存储器的功耗,这时存储器设计的最大化就有了一个缺陷,那就是在这种情况下虽然满足了功能,但是功耗也增加了。在以前的芯片设计中,芯片的功耗并不是一个突出的问题,随着近年来芯片越来越大,功耗也越来越大,芯片功耗开始成为一个大家关心的问题,存储器作为芯片的一个重要组成部分,如何节省功耗就越来越重要了。
发明内容
本发明的目的在于提供一种分块设计的芯片存储器及运用所述芯片存储器的方法及***。
本发明的一种分块设计的芯片存储器,所述芯片存储器由若干相互独立的存储器组合而成。
作为本发明的进一步改进,所述若干相互独立的存储器深度之和大于或等于所需的最大存储深度。
相应地,本发明的一种运用所述芯片存储器的方法,所述方法包括以下步骤:
S1、接收到应用中所需的存储深度D;
S2、调用存储器使能或关闭单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D。
作为本发明的进一步改进,所述S1步骤前还包括:
获取所述芯片存储器应用中的最大深度M;
确定所述相互独立的存储器的单元深度N及相应数量X,其中,所述各个存储器的单元深度之和大于或等于所述最大深度M。
作为本发明的进一步改进,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。
作为本发明的进一步改进,所述相互独立的存储器的单元深度N0,N1……NX相等。
相应地,本发明的一种运用所述芯片存储器的***,所述***包括:
用于接收到应用中所需的存储深度D的单元;
用于调用存储器使能或关闭的单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D。
作为本发明的进一步改进,其特征在于,所述***还包括:
用于获取所述芯片存储器应用中的最大深度M的单元;
用于确定所述相互独立的存储器的单元深度N及相应数量X的单元,其中,所述各个存储器的单元深度之和大于或等于所述最大深度M。
作为本发明的进一步改进,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。
作为本发明的进一步改进,所述相互独立的存储器的单元深度N0,N1……NX相等。
本发明的有益效果是: 本发明通过对存储器进行分块设计,在不影响芯片的功能和使用的情况下,可以很大程度上降低芯片存储器的功耗,方法简单易行。
附图说明
图1为现有技术中芯片存储器的设计示意图。
图2为本发明一实施方式中分块设计的芯片存储器示意图。
图3为本发明一实施方式中运用芯片存储器的方法流程图。
图4为图3中步骤S1前的流程图。
图5为本发明一实施方式中运用芯片存储器举例示意图。
图6为本发明另一实施方式中运用芯片存储器举例示意图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明一实施例中分块设计的芯片存储器,其中芯片存储器由若干相互独立的存储器组合而成,优选地,所述若干相互独立的存储器深度相同,参图2所示,为存储深度为16K的示意图,其由4个相互独立的村村器组合设计而成,每个存储器的存储深度均为4K。
参图3所示,本发明一实施例中运用所述芯片存储器的方法包括以下步骤:
S1、接收到应用中所需的存储深度D,一个存储器通常有多种应用,根据不同的应用,所需的存储深度也会不同;
S2、调用存储器使能或关闭单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D,优选地,处于使能状态的存储器深度之和等于应用中所需的存储深度D。目前的存储器都提供了“使能”功能,在需要的时候使能存储器,在不需要的时候可以不使能(关闭)存储器。存储器在关闭状态时,功耗非常的低,几乎可以忽略不计。在应用中可以根据需求使能一部分存储器,关闭其他存储器来节省功耗。
参图4所示,在所述S1步骤前还包括:
获取所述芯片存储器应用中的最大深度M,在设计时,由于芯片的不可更改性,存储器都是按照需求最大化来设计的,比如有一个存储器有3种典型应用,深度分别是4K,8K和16K,那么存储器的深度就需要按照最大深度16K来设计,这样才能满足实际的使用需求。
确定所述相互独立的存储器的单元深度N及相应数量X,其中,所述各个存储器的单元深度之和大于或等于所述存储器应用中的最大深度M,在本实施方式中,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。优选地,所述相互独立的存储器的单元深度N0,N1……NX相等,且N0=N1=……=NX=M/N。
相应地,本发明一实施例中运用所述芯片存储器的***,其包括:
用于接收到应用中所需的存储深度D的单元,一个存储器通常有多种应用,根据不同的应用,所需的存储深度也会不同;
用于调用存储器使能或关闭的单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D,优选地,处于使能状态的存储器深度之和等于应用中所需的存储深度D。目前的存储器都提供了“使能”功能,在需要的时候使能存储器,在不需要的时候可以不使能(关闭)存储器。存储器在关闭状态时,功耗非常的低,几乎可以忽略不计。在应用中可以根据需求使能一部分存储器,关闭其他存储器来节省功耗。
进一步地,所述***还包括:
用于获取所述芯片存储器应用中的最大深度M的单元,在设计时,由于芯片的不可更改性,存储器都是按照需求最大化来设计的,比如有一个存储器有3种典型应用,深度分别是4K,8K和16K,那么存储器的深度就需要按照最大深度16K来设计,这样才能满足实际的使用需求。
用于确定所述相互独立的存储器的单元深度N及相应数量X的单元,其中,所述各个存储器的单元深度之和大于或等于所述存储器应用中的最大深度M,在本实施方式中,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。优选地,所述相互独立的存储器的单元深度N0,N1……NX相等,且N0=N1=……=NX=M/N。
参图5所示,为本发明一实施方式中运用芯片存储器举例示意图。用4个4K深度存储器来实现16K深度的设计,在需要用到16K的深度时,可以使能4个存储器,这样不影响芯片的功能,由于采用了分块设计,在只需要8K深度应用时,可以使能其中的2个存储器,关闭另外2个存储器,可以节省50%的存储器功耗。
参图6所示,为本发明另一实施方式中运用芯片存储器举例示意图。用4个4K深度存储器来实现16K深度的设计在4K深度应用时,可以使能其中的1个存储器,关闭另外3个存储器,可以节省75%的存储器功耗。
与现有技术相比,本发明通过对芯片存储器进行分块设计,在不影响芯片的功能和使用的情况下,可以很大程度上降低芯片存储器的功耗,且方法简单易行。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施方式或者实施方式的某些部分所述的方法。
以上所描述的装置实施方式仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
本申请可用于众多通用或专用的计算***环境或配置中。例如:个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器***、基于微处理器的***、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何***或设备的分布式计算环境等等。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种分块设计的芯片存储器,其特征在于:所述芯片存储器由若干相互独立的存储器组合而成。
2.根据权利要求1所述的芯片存储器,其特征在于,所述若干相互独立的存储器深度之和大于或等于所需的最大存储深度。
3.一种运用如权利要求1所述的芯片存储器的方法,其特征在于,所述方法包括以下步骤:
S1、接收到应用中所需的存储深度D;
S2、调用存储器使能或关闭单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D。
4.根据权利要求3所述的方法,其特征在于,所述S1步骤前还包括:
获取所述芯片存储器应用中的最大深度M;
确定所述相互独立的存储器的单元深度N及相应数量X,其中,所述各个存储器的单元深度之和大于或等于所述最大深度M。
5.根据权利要求4所述的方法,其特征在于,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。
6.根据权利要求5所述的方法,其特征在于,所述相互独立的存储器的单元深度N0,N1……NX相等。
7.一种运用如权利要求3所述芯片存储器的***,其特征在于,所述***包括:
用于接收到应用中所需的存储深度D的单元;
用于调用存储器使能或关闭的单元,改变各个相互独立的存储器的使能或关闭状态,所述处于使能状态的存储器深度之和大于或等于应用中所需的存储深度D。
8.根据权利要求7所述的***,其特征在于,所述***还包括:
用于获取所述芯片存储器应用中的最大深度M的单元;
用于确定所述相互独立的存储器的单元深度N及相应数量X的单元,其中,所述各个存储器的单元深度之和大于或等于所述最大深度M。
9.根据权利要求8所述的***,其特征在于,定义所述存储器的数量为X,相互独立的存储器的单元深度分别为N0,N1……NX,其中X个存储器的深度之和N0+ N1+……+ NX等于M。
10.根据权利要求9所述的***,其特征在于,所述相互独立的存储器的单元深度N0,N1……NX相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102829222A CN103021465A (zh) | 2011-09-22 | 2011-09-22 | 分块设计的芯片存储器及运用所述芯片存储器的方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102829222A CN103021465A (zh) | 2011-09-22 | 2011-09-22 | 分块设计的芯片存储器及运用所述芯片存储器的方法及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103021465A true CN103021465A (zh) | 2013-04-03 |
Family
ID=47969975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102829222A Pending CN103021465A (zh) | 2011-09-22 | 2011-09-22 | 分块设计的芯片存储器及运用所述芯片存储器的方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103021465A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790541A (zh) * | 2004-09-23 | 2006-06-21 | 三星电子株式会社 | 堆积式体结构的半导体存储器件和驱动该器件字线的方法 |
CN1815722A (zh) * | 2004-12-10 | 2006-08-09 | 三星电子株式会社 | 低功率多芯片半导体存储器件及其芯片使能方法 |
US20070008763A1 (en) * | 2005-07-11 | 2007-01-11 | Choi Jung-Hwan | Memory module and memory system having the same |
CN101807431A (zh) * | 2009-01-13 | 2010-08-18 | 三星电子株式会社 | 能够调整页面大小的半导体设备 |
US20110208906A1 (en) * | 2010-02-25 | 2011-08-25 | Peter Gillingham | Semiconductor memory device with plural memory die and controller die |
-
2011
- 2011-09-22 CN CN2011102829222A patent/CN103021465A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790541A (zh) * | 2004-09-23 | 2006-06-21 | 三星电子株式会社 | 堆积式体结构的半导体存储器件和驱动该器件字线的方法 |
CN1815722A (zh) * | 2004-12-10 | 2006-08-09 | 三星电子株式会社 | 低功率多芯片半导体存储器件及其芯片使能方法 |
US20070008763A1 (en) * | 2005-07-11 | 2007-01-11 | Choi Jung-Hwan | Memory module and memory system having the same |
US20100118582A1 (en) * | 2005-07-11 | 2010-05-13 | Samsung Electronics Co., Ltd. | Memory module and memory system having the same |
CN101807431A (zh) * | 2009-01-13 | 2010-08-18 | 三星电子株式会社 | 能够调整页面大小的半导体设备 |
US20110208906A1 (en) * | 2010-02-25 | 2011-08-25 | Peter Gillingham | Semiconductor memory device with plural memory die and controller die |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106502837A (zh) | 一种数据备份的方法、装置及*** | |
CN106126009A (zh) | 一种应用图标管理的方法、装置以及终端 | |
CN104752651A (zh) | 一种可以弯曲和折叠的电池结构 | |
CN103338125B (zh) | 一种批量配置网络设备的方法 | |
CN103376414A (zh) | 电池电量监控的方法及装置 | |
CN104516794A (zh) | 数据库文件的备份方法、装置及*** | |
CN103984560A (zh) | 基于大规模粗粒度嵌入式可重构***及其处理方法 | |
CN104331830A (zh) | 一种额度管理***的构建方法及平台 | |
CN106815274A (zh) | 基于Hadoop的日志数据挖掘方法及*** | |
CN102932416B (zh) | 一种信息流任务的中间数据存储方法、处理方法及装置 | |
CN106249837A (zh) | 一种防止终端掉电的方法及终端 | |
CN201708937U (zh) | Usb无线网卡 | |
CN106940714A (zh) | 一种数据处理方法、装置及电子设备 | |
CN103021465A (zh) | 分块设计的芯片存储器及运用所述芯片存储器的方法及*** | |
CN109144666A (zh) | 一种跨云平台的资源处理方法及*** | |
CN202433033U (zh) | 地震台站监测*** | |
CN109164987A (zh) | 一种磁盘阵列卡的控制方法、装置及电子设备 | |
CN204044813U (zh) | 一种usb转sata转接板 | |
CN106095230A (zh) | 一种移动终端控制方法以及终端 | |
CN109840182A (zh) | 一种资源监控方法、装置及电子设备 | |
CN104391564A (zh) | 功耗控制方法和装置 | |
CN104679494A (zh) | 用于实现远程虚拟桌面和应用程序的方法以及设备 | |
CN202025225U (zh) | Plc集成***及其内的数据记录模块 | |
CN104038556A (zh) | 一种Sybase IQ数据库集群中的存储资源配置方法及*** | |
CN202374287U (zh) | 一种内置路由器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |