CN103021328A - 一种驱动发光器件发光的像素电路及显示装置 - Google Patents

Abstract

本发明实施例提供了一种驱动发光器件发光的像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。所述像素电路包括：充电子电路、驱动子电路，以及发光控制子电路；所述驱动子电路包括：参考信号源、驱动晶体管和电容；其中，所述驱动晶体管的栅极与所述电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述电容的第二端与所述充电子电路相连；所述发光控制子电路的第二端与发光器件相连。

Description

一种驱动发光器件发光的像素电路及显示装置

技术领域

本发明涉及有机发光技术领域，尤其涉及一种驱动发光器件发光的像素电路及显示装置。

背景技术

有机发光二极管（Organic Light Emitting Diode，OLED）显示器因具有功耗低、亮度高、成本低、视角广，以及响应速度快等优点，备受关注，在有机发光技术领域得到了广泛的应用。

OLED显示器中，存在以下不可避免的问题。首先，背板上用于实现图像显示的每一个晶体管由于在制作过程中存在结构上的不均匀性，以及电学性能和稳定性方面的不均匀性，导致晶体管的阈值电压V_th发生了漂移。其次，晶体管在长时间导通的情况下会造成稳定性下降。另外，随着OLED尺寸大型化的发展，相应地信号线上的负载变大，导致在信号线上出现电压衰减，比如工作电压V_DD发生改变。

使用现有用于驱动OLED发光的像素电路的结构驱动OLED工作时，流过OLED的电流与驱动晶体管的阈值电压V_th、驱动晶体管的稳定性、参考电压V_DD中的其中之一或其中多个因素有关。当为每一个像素施加相同的驱动信号，背板显示区域流过每个OLED的电流不相等，导致背板上的电流不均匀，从而导致图像亮度不均匀。

发明内容

本发明实施例提供一种驱动发光器件发光的像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。

本发明实施例提供的驱动发光器件发光的像素电路，包括：充电子电路、驱动子电路，以及发光控制子电路；

所述驱动子电路包括：参考信号源、驱动晶体管和电容；

其中，所述驱动晶体管的栅极与所述电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述电容的第二端与所述充电子电路相连；所述发光控制子电路的第二端与发光器件相连；

所述充电子电路用于为所述电容充电，所述充电后的电容用于维持驱动晶体管栅极的电压；所述发光控制子电路用于控制所述驱动子电路与发光器件导通，驱动子电路驱动发光器件发光。

较佳地，所述充电子电路包括：数据信号源、门信号源，以及第一开关晶体管；

第一开关晶体管的漏极与数据信号源的输出端相连，源极与电容的第二端相连，栅极与门信号源的输出端相连；

所述门信号源用于控制第一开关晶体管导通，所述数据信号源为所述电容充电。

较佳地，所述发光控制子电路包括：发光信号源和第二开关晶体管；

所述第二开关晶体管的源极与驱动晶体管的漏极相连，漏极与发光器件相连，栅极与发光信号源的输出端相连；

所述发光信号源用于控制第二开关晶体管导通，从而控制驱动子电路与发光器件导通，使得发光器件在所述驱动子电路的驱动下发光。

较佳地，所述像素电路还包括驱动控制子电路，该驱动控制子电路包括：驱动信号源、第三开关晶体管，和第四开关晶体管；

所述第三开关晶体管的源极与参考信号源的输出端相连，漏极与第四开关晶体管的漏极相连，栅极与第四开关晶体管的源极相连；所述第四开关晶体管的栅极与所述驱动信号源的输出端相连；

所述驱动信号源用于控制所述第四开关晶体管导通，从而控制驱动晶体管驱动发光器件发光。

较佳地，所述像素电路还包括复位子电路，该复位子电路包括复位信号源、第五开管晶体管，参考复位电压源；

所述第五开关晶体管的源极与电容的第二端相连，漏极与待复位到某一参考复位电压的参考复位电压源相连，栅极与复位信号源的输出端相连；

所述复位信号源控制第五开管晶体管导通，所述参考复位电压源输出的电压加载到电容的第二端，将电容的第二端复位至参考复位电压。

较佳地，所述参考复位电压源为一恒定电压源。

较佳地，所述参考复位电压源为参考信号源，该参考信号源将电容的第二端复位至GND。

较佳地，所述驱动晶体管为p型晶体管，所述发光器件的正极与发光控制子电路的第二端相连。

较佳地，所述驱动晶体管为n型晶体管，所述发光器件的负极与发光控制子电路的第二端相连。

本发明实施例提供的一种显示装置，包括所述驱动发光器件发光的像素电路。

本发明实施例提供一种驱动发光器件发光的像素电路，包括：充电子电路、驱动子电路、以及发光控制子电路；充电子电路将数据信号对应的电压V_DATA加载到电容的两端，为电容充电；发光控制子电路，将与发光控制子电路相连的驱动子电路导通，电容放电，通过驱动晶体管，驱动发光器件发光。驱动发光器件发光的电压仅与V_DATA有关，与像素的阈值电压V_th和参考电压无关，不存在晶体管（包括驱动晶体管和开关晶体管）的阈值电压V_th和参考电压对发光器件电流的影响，不同像素输入相同数据信号时，得到的图像的亮度相同，提高了显示装置显示区域图像亮度的均匀性。

附图说明

图1为本发明实施例提供的p型晶体管对应的像素电路结构整体示意图；

图2为本发明实施例提供的p型晶体管对应的像素电路具体结构示意图；

图3为本发明实施例提供的p型晶体管对应的具有驱动控制功能的像素电路结构示意图；

图4为本发明实施例提供的p型晶体管对应的驱动控制子电路与门信号源相连的像素电路结构示意图；

图5为本发明实施例提供的p型晶体管对应具有复位功能的像素电路结构示意图；

图6为本发明实施例提供的p型晶体管对应的图5所示的像素电路工作的时序图；

图7为本发明实施例提供的n型晶体管对应具有复位功能的像素电路结构示意图；

图8为本发明实施例提供的n型晶体管对应的图7所示的像素电路工作的时序图。

具体实施方式

本发明实施例提供的一种驱动发光器件发光的像素电路及显示装置，用以提高显示装置显示区域图像亮度的均匀性。

像素电路与发光器件相连，包括用于实现充电、驱动等功能的充电子电路和驱动子电路；在充电阶段，充电子电路工作，发光器件停止工作；在发光阶段，充电子电路停止工作，驱动子电路工作，驱动发光器件发光。

本发明实施例像素电路中的驱动晶体管和各开光晶体管可以是薄膜晶体管（Thin Film Transistor，TFT）也可以是金属氧化物半导体场效应管（Metal OxidSemiconductor，MOS）。所述驱动晶体管和各开光晶体管可以是n型晶体管也可以是p型晶体管。本发明实施例所述的发光器件可以是有机发光二极管OLED，有机电致发光元件（EL）等。

本发明实施例提供的像素电路，在发光阶段，驱动子电路导通，驱动与之相连的发光器件实现发光显示。本发明实施例提供的像素电路可以保证在发光阶段驱动发光器件发光的驱动电压（与所述驱动晶体管漏电流对应的电压）的变量仅与数据信号源提供的电压V_DATA有关，与参考电压源提供的参考电压V_DD、V_SS，以及驱动晶体管的阈值电压V_th0等因素无关。即使显示装置的背板在生产时存在驱动晶体管不均匀或稳定性下降或信号线上的负荷较重的问题，都不会影响显示区域电流的均匀性，从而提高了显示装置显示区域图像亮度的均匀性。

下面通过附图具体说明本发明实施例提供的技术方案。

参见图1，本发明实施例提供的与发光器D1件相连的像素电路包括：

充电子电路1、驱动子电路2，以及发光控制子电路3；

驱动子电路2包括：第一参考电压源21、驱动晶体管T0、和电容CST；

其中，驱动晶体管T0的栅极与电容CST的第一端（图1所示的A端）相连，源极与第一参考电压源21的输出端相连，漏极与发光控制子电路3的第一端相连（如图1中的C端）；

发发光控制子电路3的第二端(如图1中的D端)与发光器件D1的第一端相连；发光器件D1的第二端与第二参考电压源22相连；该第二参考电压源22和第一参考电压源21一个为高电平一个为低电平，构成完整的电路，像素电路驱动发光器件发光。图1所示的第二参考电压源22为低电平接地GND的电压源。

充电子电路1与电容CST的第二端(如图1中的B端)相连；

充电子电路1用于为电容CST充电，发光控制子电路3用于控制驱动子电路2与发光器件D1导通，电容CST放电，第一参考电压源21提供的参考电压和电容CST作用于发光器件D1驱动发光器件D1发光，电容CST实际上用于维持驱动晶体管T0的栅极对应的电位。

当驱动晶体管为p型晶体管时，发光器件D1的第一端为正极，第二端为负极。第一参考电压源为高电平电压源，如电压V_DD，第二参考电压源为低电平电压源，例如电压可以为地GND或者为V_SS。

当驱动晶体管为n型晶体管时，发光器件D1的第一端为负极，第二端为正极。第一参考电压源为低电平电压源，如电压V_SS，第二参考电压源为高电平电压源，例如电压可以为V_DD。其中，V_DD>GND>V_SS。

下面结合图1简要说明本发明像素电路的工作原理：

像素电路根据不同子电路的工作状态，按照时序至少可以先后工作于写入阶段和发光阶段。

在像素电路处于数据信号的写入阶段时，发光控制子电路3所在的支路处于断路状态，整个像素电路与发光器件D1处于未接通状态，发光器件D1停止发光。充电子电路1输出与数据信号对应的电压V_DATA，V_DATA加载到电容CST的第二端B，为电容CST充电。

在像素电路处于发光阶段时，发光控制子电路3所在的支路处于通路状态，整个像素电路与发光器件D1接通，充电子电路1与电容CST关断；电容CST放电，像素电路通过驱动晶体管T0驱动发光器件D1发光。

下面首先以驱动晶体管T0和各开关晶体管为p型晶体管为例说明本发明实施例提供的像素电路以及实现驱动发光的原理。需要说明的是，p型晶体管在栅极端处于高电平下截止（也即关断），处于低电平下导通，p型晶体管对应的参考电压为V_DD，V_DATA为正值，各晶体管的阈值电压V_th为负值。

参见图2，为与发光器件D1相连的像素电极具体结构示意图，下面介绍各子电路的结构。

充电子电路1包括：数据信号源11、门信号源12，以及第一开关晶体管T1；

第一开关晶体管T1的漏极与数据信号源11的输出端相连，源极与电容CST的第二端B相连，栅极与门信号源12的输出端相连；

门信号源12用于控制第一开关晶体管T1导通，数据信号源11为电容CST充电。充电子电路1用于为电容CST充电，充电后的电容CST用于维持驱动晶体管T0的栅极的电压。

驱动子电路2包括：第一参考电压源21、驱动晶体管T0，和电容CST；

其中，驱动晶体管T0的栅极与电容CST的第一端（图2所示的A端）相连，源极与第一参考电压源21的输出端相连，漏极与发光控制子电路3的第二开关晶体管T2的源极相连。驱动子电路2用于驱动发光器件D1发光。

发光控制子电路3包括：发光信号源31和第二开关晶体管T2；

第二开关晶体管T2的源极与驱动晶体管T0的漏极相连，漏极与发光器件D1的正极相连，栅极与发光信号源31的输出端相连；发光控制子电路3用于控制驱动子电路2与发光器件D1导通，发光器件D1所在的支路导通，驱动子电路2驱动发光器件D1发光。

本发明实施例，发光器件D1的负极与低电平信号源相连。

较佳地，图2所示的发光器件D1的负极与接地（GND）信号源相连。

图2所示的发光器件D1为发光二级管。

本发明实施例，第一参考电压源21的高电平对应电压V_DD，低电平对应电压GND，该第一参考电压源21为恒定电压源。门信号源12的高电平对应电压为V_GATE，低电平对应电压为GND，该门信号源12为交变信号源。数据信号源11的高电平对应电压V_DATA，低电平对应电压为GND，该数据信号源11为交变信号源。

较佳地，参见图3，本发明实施例提供的像素电路还包括驱动控制子电路4，用于控制驱动晶体管T0的栅极点的电位。

驱动控制子电路4具体包括：驱动信号源41、第三开关晶体管T3，和第四开关晶体管T4；

第三开关晶体管T3的源极与第一参考电压源21的输出端相连，漏极与第四开关晶体管T4的漏极相连，栅极与第四开关晶体管T4的源极相连；第四开关晶体管T4的栅极与驱动信号源41的输出端相连；驱动信号源41用于控制第四开关晶体管T4导通，从而控制驱动晶体管T0驱动发光器件D1发光。

驱动信号源41为交变信号源，在时序的控制下控制第四开关晶体管T4导通和关断。当第四开关晶体管T4导通时，第三开关晶体管T3的栅极和漏极短路，第三开关晶体管T3变为二极管的连接方式。当第四开关晶体管T4关断时，第三开关晶体管T3恢复三极管的连接方式。

较佳地，驱动信号源41可以是独立于门信号源12和数据信号源11的信号源，也可以用门信号源12或数据信号源11代替，也就是说，第四开关晶体管T4的栅极与门信号源12或数据信号源11的输出端相连，以简化电路结构。

参见图4，像素电路中，门信号源12与第四开关晶体管T4的栅极相连。

只要保证在写入阶段之前为驱动晶体管T0的栅极提供V_DD+V_th3即可，其中V_th3为第三开关晶体管T3的阈值电压。第四开关晶体管T4就是为了使得第三开关晶体管T3由三极管变为二极管，保证V_DATA输入之前，驱动晶体管T0的栅极电压为V_DD+V_th3。

需要说明的是，本发明实施例提供的像素电路中的发光控制子电路3仅是控制发光器件D1与像素电路的导通与断开，用以降低和避免发光器件D1电压降（Voled）对数据信号写入的影响。像素电路中的发光控制子电路3不限于图1-图4所示的发光控制子电路3的结构，图1-图4所示的发光控制子电路3也可以用导线代替，使得发光器件与像素电路直接连接。两种连接方式均可以实现数据信号的写入和发光过程。

参见图5，所述像素电路还包括复位子电路5，该复位子电路5包括：

复位信号源51、第五开管晶体管T5，和参考复位电压源52；

第五开关晶体管T5的源极与电容CST的第二端B端相连，漏极与待复位到某一参考复位电压的参考复位电压源52相连，栅极与复位信号源51的输出端相连；

复位信号源51为交变信号源。

复位信号源51控制第五开管晶体管T5导通，参考复位电压源52输出的电压V_ref加载到电容CST的第二端B端，将电容CST的第二端B端复位至参考复位电压V_ref。参考复位电压V_ref可以是GND或者其它某一电压值。

较佳地，所述参考复位电压源为类似于门信号源或数据信号源的参考信号源或为一恒定电压源；当所述参考复位电压源为参考信号源时，将电容CST的第二端B端复位至GND。

较佳地，驱动信号源41可以为独立的电压源，也可以为复位信号源51；也就是说，当驱动信号源41为复位信号源51时，第四开关晶体管T4的栅极与复位信号源51的输出端相连，如图5所示，第四开关晶体管T4的栅极与复位信号源51的输出端相连。

下面结合图5所示的像素电路和图6所示的像素电路的时序图，具体说明本发明实施例提供的像素电路各子电路实现相应功能的原理。

并且，本发明均以将电容CST的第二端B端复位至GND为例说明。

图5所示的像素电路具有复位子电路的复位功能、充电子电路的数据信号的写入功能和驱动子电路驱动发光器件发光功能。各子电路在时序的控制下工作，相应地，像素电路包括三个工作阶段，依次为：复位阶段、写入阶段，以及发光阶段。图5中的各开关晶体管和驱动晶体管为p型晶体管。

第一阶段：复位阶段。

参见图5和图6，由图6所示的时序图可知：

第一参考电压源21输出电压在像素电路工作的三个阶段一直处于高电平状态，输出的电压为V_DD。

图5中所示的发光信号源31由低电平变为高电平，输出的电压由GND变为V_EMISSION。与发光信号源31相连的第二开关晶体管T2处于高电平关断状态，发光器件D1所在的支路与驱动子电路断开，发光器件在像素电路处于复位阶段不工作，发光器件不受像素电路的影响，实现较佳的显示效果。

门信号源12输出电压为高电平，输出的电压为V_GATA，与门信号源12相连的第一开关晶体管T1处于高电平关断状态，与第一开关晶体管T1相连的数据信号源11的数据信号无法写入，因此，复位阶段的数据信号源11的输出电压为GND。

复位信号源51输出电压由高电平变为低电平，输出的电压由V_RESET变为GND，与之相连的第五开关晶体管T5和第四开关晶体管T4处于低电平开启状态。参见图5，参考复位电压源52的参考电压V_ref加载到电容CST的第二端B端。当参考复位电压源52为参考信号源时，输出的电压为GND，此时GND加载到电容CST的第二端B端，电容CST的第二端B端也即数据信号输入端复位到地电位。在数据线号写入阶段之前，电容CST数据输入端的电位为GND，上一帧信号在电容CST中的充电电荷不影响当前帧信号对电容CST的充电，上一帧信号对下一帧信号显示无影响。

第四开关晶体管T4开启，将第三开关晶体管T3由三极管的连接方式变为二极管的连接方式。由于第一参考电压源21一直处于高电平状态。因此，电压V_DD+V_th3加载到电容CST的第一端，也即加载到驱动晶体管T0的栅极端。

开关晶体管T3和开关晶体管T4处于开启状态时，用于补偿驱动晶体管阈值电压V_th0漂移和V_DD衰减所造成的发光器件D1的电流偏差。本发明开关晶体管T3和开关晶体管T4的存在可以使得发光器件D1的电流与驱动晶体管阈值电压V_th0和V_DD无关。

复位阶段将电容CST的数据信号输入端也即第二端B端复位至参考电位如GND。将电容CST第一端A端也即驱动晶体管T0的栅极补偿到V_DD+V_th3。

需要说明的是，电容CST第一端A端也即驱动晶体管T0的栅极电位也可以在写入阶段补偿。例如，当第四开关晶体管T4的栅极与门信号源或数据信号源的输出端相连时，当第一开关晶体管T1开启时或数据信号源输出的电压为低电平的GND电压时，第四开关晶体管T4处于开启状态，将第三开关晶体管T3由三极管的连接方式变为二极管的连接方式。电压V_DD+V_th3加载到电容CST的第一端，也即加载到驱动晶体管T0的栅极端。

第二阶段：写入阶段。

参见图5和图6，由图6所示的时序图可知：

发光信号源31输出电压为继续保持高电平，输出电压为V_EMISSION，与发光信号源31相连的第二开关晶体管T2仍然处于断路状态，发光器件D1停止发光，发光显示不受数据信号写入的影响；

复位信号源51输出电压由低电平变为高电平，输出的电压由GND变为V_RESET，与之相连的第五开关晶体管T5和第四开关晶体管T4处于高电平关断状态。第四开关晶体管T4关断，相当于复位电路与像素电路断开。

门信号源12输出电压由高电平变为低电平，电压由V_GATE变为GND，与门信号源12相连的第一开关晶体管T1导通；

数据信号源11输出电压由低电平变为高电平，电压由GND变为V_DATA，数据信号输出，对应的电压V_DATA加载到电容CST的第二端B，根据电荷守恒原理，电容CST的第一端A也感应出与V_DATA等量的电荷，电容CST的第一端A的电压变为V_DD+V_th3+V_DATA，电容CST的第二端B的电压变为V_DATA。也就是驱动晶体管T0的栅极电压为V_DD+V_th3+V_DATA。电容CST用于维持驱动晶体管T0的栅极电压。

写入阶段，数据信号对应的电压V_DATA写入电路，对应的电荷存储在电容CST中，V_DATA和补偿电压V_DD+V_th3在发光阶段驱动发光器件发光。

第三阶段：发光阶段。

参见图5和图6，由图6所示的时序图可知：

门信号源12输出电压由低电平变为高电平，输出电压由GND变为V_GATE。与之相连的第一开关晶体管T1关断，数据信号停止写入像素电路。相应地，数据信号源11输出低电平GND电压，停止输出数据信号。

复位信号源51仍然保持高电平，与之相连的第五开关晶体管T5关断。

第一参考电压源21保持高电平，输出直流信号对应的电压V_DD。

也就是说，发光阶段，复位子电路和充电子电路与像素电路断开。属于驱动控制子电路的第三开关晶体管T3和第四开关晶体管T4也与像素电路断开。

发光信号源31由高电平变为低电平，输出电压由V_EMISSION变为GND,与之相连的第二开关晶体管T2在低电平下导通，与第二开关晶体管T2相连的发光器件D1和驱动晶体管T0所在的支路导通。

保存在电容CST第一端的电压V_DD+V_th3+V_DATA加载到驱动晶体管T0的栅极，驱动晶体管T0的源极电压为V_s=V_DD，驱动晶体管T0栅极的电压V_g=V_DD+V_th3+V_DATA。

此时，驱动晶体管T0的源极和栅极之间的电压差为V_gs=V_g-V_s=(V_DD+V_th3+V_DATA)-V_DD=V_th3+V_DATA。

由于驱动晶体管T0工作于饱和状态，根据饱和状态电流特性，可知驱动晶体管T0的漏电流满足如下公式：

$i_d=\frac{K}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}0})}^2---(1-1)$

其中i_d为驱动晶体管T0的漏电流，V_gs为驱动晶体管T0的栅极和源极之间的电压，K为结构参数，相同结构中此数值相对稳定，V_th0为驱动晶体管的阈值电压，。

$i_d=\frac{K}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}0})}^2=\frac{K}{2}{(V_{\mathrm{th}3}+V_{\mathrm{DATA}}-V_{\mathrm{th}0})}^2---(1-2)$

由于驱动晶体管和各开关晶体管的结构的形成材料相同，阈值电压近似相同，即V_th3=V_th0。由公式（1-2）得到

由此可知，流经驱动晶体管T0的漏电极i_d仅与数据信号源11提供的V_DATA有关，与V_th0和V_DD无关。该漏电流i_d驱动发光器件D1发光，流经OLED的电流不因背板制造工艺原因而造成的驱动晶体管的阈值电压V_th0不均匀所导致的电流不同，从而引起亮度变化。也不会因为V_DD信号线上由于负载原因所导致的V_DD的IR Drop而引起的电流变化。同时还可以改善由于V_th0衰退而导致的流经发光器件的电流变化，从而引起亮度变化，使发光器件稳定性变差。

各开关晶体管和驱动晶体管T0为n型晶体管时，电路结构和图1至图5所示的像素电路结构类似，如图7所示，只是第一参考电压源提供的电压为低电平电压V_SS，发光器件的负极与发光控制子电路相连，正极与第二参考电压源22的高电平电压相连，例如V_DD。

对于n型驱动晶体管和n型开关晶体管的像素电路，V_DATA和V_th为正值。各开关晶体管在低电平下关断，在高电平下导通。

时序图与图6所示的时序图不同。

第一参考电压源21输出的电压一直处于低电平，输出电压为V_SS。

下面结合图7所示的与发光器件D1相连的像素电路的结构以及图8所示的像素电路的工作时序图依次介绍像素电路各工作阶段的工作原理。

第一阶段：复位阶段。

参见图7和图8，由图8所示的时序图可知：

第一参考电压源21输出电压在像素电路工作的三个阶段一直处于低电平状态，输出的电压为V_SS。

图7中所示的发光信号源31由高电平变为低电平，输出的电压由V_EMISSION变为GND。与发光信号源31相连的第二开关晶体管T2处于低电平关断状态，驱动子电路控制像素电路与发光器件D1断开，发光器件D1在像素电路处于复位阶段不工作，发光器件D1不受像素电路复位的影响，实现较佳的显示效果。

门信号源12输出电压为低电平，输出的电压为GND，与门信号源12相连的第一开关晶体管T1处于低电平关断状态，与第一开关晶体管T1相连的数据信号源11的数据信号无法写入，因此，复位阶段的数据信号源11的输出电压为GND。

复位信号源51输出电压由低电平变为高电平，输出的电压由GND变为V_RESET，与之相连的第五开关晶体管T5和第四开关晶体管T4处于高电平开启状态。参见图7，参考复位电压源52的参考电压V_ref加载到电容CST的第二端B端。当参考复位电压源52为参考信号源时，输出的电压为GND，此时GND加载到电容CST的第二端B端，电容CST的第二端B端也即数据信号输入端复位到地电位。在数据线号写入阶段之前，电容CST数据输入端的电位为GND，上一帧信号在电容CST中的充电电荷不影响当前帧信号对电容CST的充电，上一帧信号对下一帧信号显示无影响。参考复位电压源52为恒定电压源。

第四开关晶体管T4开启，将第三开关晶体管T3由三极管的连接方式变为二极管的连接方式。由于第一参考电压源21一直处于低电平状态。因此，电压V_SS+V_th3加载到电容CST的第一端，也即加载到驱动晶体管T0的栅极端。

开关晶体管T3和开关晶体管T4处于开启状态时，用于补偿驱动晶体管阈值电压V_th0漂移和V_SS衰减所造成的发光器件D1的电流偏差。本发明开关晶体管T3和开关晶体管T4的存在可以使得发光器件D1的电流与驱动晶体管阈值电压V_th0和V_SS无关。

复位阶段将电容CST的数据信号输入端也即第二端B端复位至参考电位如GND。将电容CST第一端A端也即驱动晶体管T0的栅极补偿到V_SS+V_th3。

需要说明的是，电容CST第一端A端也即驱动晶体管T0的栅极电位也可以在写入阶段补偿。例如，当第四开关晶体管T4的栅极与门信号源或数据信号源的输出端相连时，当第一开关晶体管T1开启时或数据信号源输出的电压为高电平电压时，第四开关晶体管T4处于开启状态，将第三开关晶体管T3由三极管的连接方式变为二极管的连接方式。电压V_SS+V_th3加载到电容CST的第一端，也即加载到驱动晶体管T0的栅极端。

第二阶段：写入阶段。

参见图7和图8，由图8所示的时序图可知：

发光信号源31输出电压为继续保持低电平，输出电压为GND，与发光信号源31相连的第二开关晶体管T2仍然处于断路状态，发光器件D1与像素电路断开，停止发光，发光显示不受像素电路数据信号写入的影响；

复位信号源51输出电压由高电平变为低电平，输出的电压由V_RESET变为GND，与之相连的第五开关晶体管T5和第四开关晶体管T4处于低电平关断状态。第四开关晶体管T4关断，相当于复位电路与像素电路断开。

门信号源12输出电压由低电平变为高电平，电压由GND变为V_GATE，与门信号源12相连的第一开关晶体管T1导通；

数据信号源11输出电压由低电平变为高电平，电压由GND变为V_DATA，数据信号输出，对应的电压V_DATA加载到电容CST的第二端B，根据电荷守恒原理，电容CST的第一端A也感应出与V_DATA等量的电荷，电容CST的第一端A的电压变为V_SS+V_th3+V_DATA，电容CST的第二端B的电压变为V_DATA。也就是驱动晶体管T0的栅极电压为V_SS+V_th3+V_DATA。电容CST用于维持驱动晶体管T0的栅极电压。

写入阶段，数据信号对应的电压V_DATA写入电路，对应的电荷存储在电容CST中，V_DATA和补偿电压V_SS+V_th3在发光阶段驱动发光器件发光。

第三阶段：发光阶段。

参见图7和图8，由图7所示的时序图可知：

门信号源12输出电压由高电平变为低电平，输出电压由V_GATE变为GND。与之相连的第一开关晶体管T1关断，数据信号停止写入像素电路。相应地，数据信号源11输出低电平GND电压，停止输出数据信号。

复位信号源51仍然保持低电平，与之相连的第五开关晶体管T5关断。

第一参考电压源21保持低电平，输出直流信号对应的电压V_SS。

也就是说，发光阶段，复位子电路和充电子电路与像素电路断开。属于驱动控制子电路的第三开关晶体管T3和第四开关晶体管T4也与像素电路断开。

发光信号源31由低电平变为高电平，输出电压由GND变为V_EMISSION,与之相连的第二开关晶体管T2在高电平下导通，控制发光器件D1与像素电路导通，具体地，控制发光器件D1与驱动子电路所在支路导通。

保存在电容CST第一端的电压V_SS+V_th3+V_DATA加载到驱动晶体管T0的栅极，驱动晶体管T0的源极电压为V_s=V_SS，驱动晶体管T0栅极的电压V_g=V_SS+V_th3+V_DATA。

此时，驱动晶体管T0的源极和栅极之间的电压差为V_gs=V_g-V_s=(V_SS+V_th3+V_DATA)-V_SS=V_th3+V_DATA。

由于驱动晶体管T0工作于饱和状态，根据饱和状态电流特性，可知驱动晶体管T0的漏电流满足如下公式：

$i_d=\frac{K}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}0})}^2---(1-3)$

其中i_d为驱动晶体管T0的漏电流，V_gs为驱动晶体管T0的栅极和源极之间的电压，K为结构参数，相同结构中此数值相对稳定，V_th0为驱动晶体管的阈值电压。

$i_d=\frac{K}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}0})}^2=\frac{K}{2}{(V_{\mathrm{th}3}+V_{\mathrm{DATA}}-V_{\mathrm{th}0})}^2---(1-4)$

由于驱动晶体管和各开关晶体管的结构的形成材料相同，阈值电压近似相同，即V_th3=V_th0。由公式（1-4）得到

由此可知，流经驱动晶体管T0的漏电极i_d仅与数据信号源11提供的V_DATA有关，与V_th0和V_SS无关。该漏电流i_d驱动发光器件D1发光，流经OLED的电流不因背板制造工艺原因而造成的驱动晶体管的阈值电压V_th0不均匀所导致的电流不同，从而引起亮度变化。也不会因为V_SS信号线上由于负载原因所导致的V_SS的IR Drop而引起的电流变化。同时还可以改善由于V_th0衰退而导致的流经发光器件的电流变化，从而引起亮度变化，使发光器件稳定性变差。

本发明实施例还提供一种显示装置，包括上述像素电路。

该显示装置可以为有机电致发光显示OLED面板、OLED显示器、OLED电视或电子纸等显示装置。

本发明参考信号源和参考复位信号源为直流信号源，一直保持直流信号；复位信号源、门信号源、数据信号源、驱动信号源，以及发光信号源为交流信号，按照时序的变化而变化。

另外，上述各种晶体管（包括开关晶体管和驱动晶体管）源极和漏极的制作工艺相同，名称上是可以互换的，其可根据电压的方向在名称上改变。而且，同一像素电路中各个晶体管的类型可以相同，也可以不同，只需根据其自身阈值电压特点调整相应的时序高低电平即可。当然，优选的方式为，需要的栅极开启信号源相同的晶体管，其类型相同。更为优选的，同一像素电路中，所有晶体管的类型相同（包括开关晶体管和驱动晶体管），均为n型晶体管或p型晶体管。

综上所述，本发明实施例提供一种像素电路用于驱动与之相连的发光器件发光，本发明提供的像素电路不仅保证像素电路驱动发光器件D1的电流与参考电压（参考电压可以为V_DD或V_SS）无关，与驱动晶体管的阈值电压V_th0也无关，以及与各开关晶体管的阈值电压也无关。避免了因背板制造工艺原因而造成的驱动晶体管或/和开关晶体管结构有所差异，从而阈值电压不均匀所导致发光器件的电流不同。以及避免了V_DD或V_SS信号线上由于负载原因所导致的IR Drop而引起的电流变化。同时还可以改善由于阈值电压衰退而导致的流经发光器件的电流变化和亮度变化，使发光器件稳定性变差的问题。并且，发光控制子电路在数据信号的写入阶段时，控制像素电路与发光器件断开，降低和避免像素电路在写入阶段，降低和避免发光器件D1电压降（Voled）对数据信号写入的影响。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种驱动发光器件发光的像素电路，其特征在于，包括：充电子电路、驱动子电路，以及发光控制子电路；

所述驱动子电路包括：参考信号源、驱动晶体管和电容；其中，所述驱动晶体管的栅极与所述电容的第一端相连，源极与参考信号源的输出端相连，漏极与发光控制子电路的第一端相连；所述电容的第二端与所述充电子电路相连；所述发光控制子电路的第二端与发光器件相连；

所述充电子电路用于为所述电容充电，所述充电后的电容用于维持驱动晶体管栅极的电压；所述发光控制子电路用于控制所述驱动子电路与发光器件导通，驱动子电路驱动发光器件发光。

2.根据权利要求1所述的像素电路，其特征在于，所述充电子电路包括：数据信号源、门信号源，以及第一开关晶体管；

第一开关晶体管的漏极与数据信号源的输出端相连，源极与电容的第二端相连，栅极与门信号源的输出端相连；

所述门信号源用于控制第一开关晶体管导通，所述数据信号源为所述电容充电。

3.根据权利要求2所述的像素电路，其特征在于，所述发光控制子电路包括：发光信号源和第二开关晶体管；

所述第二开关晶体管的源极与驱动晶体管的漏极相连，漏极与发光器件相连，栅极与发光信号源的输出端相连；

所述发光信号源用于控制第二开关晶体管导通，从而控制驱动子电路与发光器件导通，使得发光器件在所述驱动子电路的驱动下发光。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括驱动控制子电路，该驱动控制子电路包括：驱动信号源、第三开关晶体管，和第四开关晶体管；

所述第三开关晶体管的源极与参考信号源的输出端相连，漏极与第四开关晶体管的漏极相连，栅极与第四开关晶体管的源极相连；所述第四开关晶体管的栅极与所述驱动信号源的输出端相连；

所述驱动信号源用于控制所述第四开关晶体管导通，从而控制驱动晶体管驱动发光器件发光。

5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括复位子电路，该复位子电路包括复位信号源、第五开管晶体管，参考复位电压源；

所述第五开关晶体管的源极与电容的第二端相连，漏极与待复位到某一参考复位电压的参考复位电压源相连，栅极与复位信号源的输出端相连；

所述复位信号源控制第五开管晶体管导通，所述参考复位电压源输出的电压加载到电容的第二端，将电容的第二端复位至参考复位电压。

6.根据权利要求5所述的像素电路，其特征在于，所述参考复位电压源为一恒定电压源。

7.根据权利要求5所述的像素电路，其特征在于，所述参考复位电压源为参考信号源，该参考信号源将电容的第二端复位至GND。

8.根据权利要求3所述的像素电路，其特征在于，所述驱动晶体管为p型晶体管，所述发光器件的正极与发光控制子电路的第二端相连。

9.根据权利要求3所述的像素电路，其特征在于，所述驱动晶体管为n型晶体管，所述发光器件的负极与发光控制子电路的第二端相连。

10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的像素电路。

Images