CN103018659A - 一种处理器单粒子效应的频率响应的测试***及方法 - Google Patents

Abstract

本发明涉及一种处理器单粒子效应的频率响应的测试***及方法，包括被测处理器、被测处理器I/O管脚配置***、中心控制***等。被测处理器I/O管脚配置***是中心控制***与不同处理器之间的接口，它是由现场可编程门阵列（FPGA）实现；中心控制***负责控制整个测试***各元件之间协调工作，并完成对测试数据的部分处理；它与上位机之间通过高速数据传输***连接，实现与上位置之间的实时通信。该***及方法可以实现不同类型处理器工作频率的连续可调，测试不同处理器的单粒子闩锁效应、单粒子翻转效应、单粒子瞬态效应的敏感工作频率窗口，为高频、超大规模的集成电路单粒子效应全面考核提供了平台。

Description

一种处理器单粒子效应的频率响应的测试***及方法

技术领域

本发明涉及一种处理器单粒子效应的检测***及方法，特别是涉及一种用于处理器不同工作频率下单粒子效应检测的***及方法，可应用于航天、军事电子元器件的考核与抗辐射加固工作。

背景技术

各种射线粒子作用于半导体器件将产生多种辐射效应，这些辐射效应将导致电子元器件的性能退化、功能异常甚至完全失效，严重时将导致***发生灾难性的后果。空间高能重离子和质子在航天器电子元器件中引起的状态翻转、锁定、甚至烧毁等单粒子效应现象，能造成器件瞬时的或永久性的损伤，高能粒子引起的单粒子效应就是航天器电子元器件的最严重辐射效应。

随着集成电路特征尺寸的缩减，电路时钟频率不断提高，单粒子瞬态效应（SET）逐渐成为数字集成电路软错误的主体。单粒子瞬态是指高能粒子注入引起的电压或电流脉冲，单粒子瞬态传播到时序逻辑单元后会被锁存器或触发器锁定，造成数字电路逻辑的错误，从而使得数字电路***出现软错误或半永久性错误。同时单粒子瞬态会对模拟电路例如DC/DC转换器、数模混合电路例如AD、DA等的输入和输出的模拟信号造成干扰。因此单粒子瞬态效应的检测评估对于航天应用电子元器件可靠应用非常重要。

除了与入射粒子、集成电路的工艺有关以外，单粒子瞬态效应还与电路运行时钟频率有直接的关系，时钟频率是决定单粒子瞬态效应的条件之一。因此在集成电路的单粒子辐射效应的检测评估试验中，工作频率对集成电路辐射效应的影响是必须要完成的内容。

但是国内辐射效应测试在辐射效应的频率响应测试方面存在明显的不足，无法对单粒子效应的频率响应进行准确的检测评估。例如申请号为200710176529.9、名称为SPARC处理器单粒子效应检测***与检测方法的专利，以及申请号为200910043425.X、名称为现场可编程逻辑门阵列中单粒子翻转的检测***及方法的专利，针对不同对象的辐射效应检测开发了测试***。但是这两项发明研制都回避了单粒子效应的频率响应检测的技术难题，采用以上这些集成电路通用测试方案无法开展辐射效应的频率响应的准确检测评估。

发明内容

本发明目的是提供一种可以准确检测集成电路单粒子效应的频率响应的测试***及方法。该***及方法可以实现不同类型处理器工作频率的连续可调，测试不同处理器的单粒子闩锁效应、单粒子翻转效应、单粒子瞬态效应的敏感工作频率窗口，为高频、超大规模的集成电路单粒子效应全面考核提供了平台。

本发明***的解决方案是：

一种处理器单粒子效应的频率响应的测试***，其特殊之处在于：

包括供电单元6、中心控制***3、时钟解决***4、可变工作频率的数据高速实时处理模块5、高速数据传输***8；

所述供电***6向中心控制***3、时钟解决***4、可变工作频率的数据高速实时处理模块5提供独立电源；

所述高速数据传输***8用于实现中心控制***3与上位机10的串行接口通信；

所述中心控制***3包括被测处理器I/O管脚配置***2；所述中心控制***3用于执行上位机10对测试***发出的指令，并调度测试***各功能模块协同工作；所述被测处理器I/O管脚配置***2对被测处理器的I/O管脚进行定义，并为其提供相应输入信号，以及对其输出信号进行采集；

所述时钟解决***4包括数字频率合成器和时钟发生器；所述数字频率合成器接受中心控制***3发出的上位机指令，产生所需要的任意时钟频率；所述时钟发生器为数字频率合成器提供基准时钟；

所述可变工作频率的数据高速实时处理模块5包括由FPGA配置的高速FIFO缓存器和比较器；所述FIFO缓存器与中心控制***3的数据接口相连；所述FIFO缓存器和比较器的工作时钟与被测处理器保持同步，对被测处理器按照不同速率输出的每一个输出字进行实时校验和处理，并向中心控制***和上位机传送测试结果。

还包括闩锁监测模块7；所述闩锁监测模块7包括电流信号放大器与模拟数字信号转换器；所述闩锁监测模块用于监测被测处理器的1.5V、1.8V、2.5V和/或3.3V电源的功耗电流，并将监测结果传输给中心控制***；所述中心控制***根据功耗电流值的大小判断是否发生单粒子闩锁，并对发生闩锁的被测处理器暂时断电。

还包括温度检测单元9；所述温度监测单元9采用数字温度传感芯片制作的探头探测被测处理器1的实时温度，并将其利用数字串行传输的方式传递给中心控制***3进行判断。

上述被测处理器I/O管脚配置***2包括FPGA芯片和FPGA配置芯片。

采用上述测试***的处理器单粒子效应的频率响应的测试方法，其特殊之处在于：包括以下步骤：

1】***初始化：

1.1】中心控制***下载程序源代码并运行；

1.2】中心控制***对高速数据传输***进行配置，以实现中心控制***与上位机高速实时通信；

1.3】下载被测处理器I/O管脚配置***的配置信息，I/O管脚配置***运行，以实现被测处理器与中心控制***及上位机之间正常通信；

1.4】由上位机通过计算机指令，实现被测处理器测试程序的加载；

2】执行单粒子效应实时监测与处理：

2.1】被测处理器执行测试程序；

2.2】测试***对被测处理器单粒子效应测试数据进行实时分析；

2.3】高速数据传输***将分析结果上传到上位机；

3】在线调整被测处理器工作频率：

3.1】上位机通过中心控制***对被测处理器断电；

3.2】中心控制***对时钟解决***发送调整频率指令，时钟解决***产生新的工作频率；

3.3】中心控制***重新配置高速数据实时处理模块；

3.4】被测处理器上电运行，继续执行步骤2】，完成新工作频率下被测处理器的测试。

上述步骤2】还包括利用闩锁监测模块进行单粒子闩锁监测与保护的步骤。

上述步骤2】还包括利用温度监测模块进行被测处理器温度监测与保护的步骤。

还包括在线调整单粒子效应监测与处理的步骤：

上位机根据单粒子效应测试结果，判断是否需要调整单粒子效应监测程序，并将调整后的程序源代码经高速数据传输***、中心控制***、被测处理器I/O管脚配置***，最终加载到被测处理器。

本发明与现有技术相比有益效果为：

1、本发明设计了用于测试不同工作频率下处理器单粒子效应的时钟解决***，实现了被测处理器工作频率的连续调整，解决了现有技术无法全面开展高集成度、高频集成电路单粒子效应的工作频率敏感窗口的难题。

2、本发明设计了单粒子效应测试测试***的全部可重新配置方法，实现了中心控制***和数据处理模块的高速重新配置，可以解决单粒子效应测试中粒子溅射等因素引起的测试***故障，实现测试***在不破坏或改变测试条件下的稳定可靠运行。

3、本发明设计了可变工作频率的高速数据实时处理模块，实现了对不同传输速率下测试数据的高速处理。突破现有技术，可以在不停止或改变外部试验条件下，在线调整数据处理模块的配置，实现全面的现场故障诊断。

4、本发明采用FPGA作为高速数据实时处理模块，实现了与被测处理器芯片输出数据的同步，保证了数据处理的高速。

5、本发明设计了被测处理器I/O管脚配置***，使本发明测试***具备了针对不同处理器开展单粒子效应测试的能力，突破了现有技术只能针对某特定处理器开展测试工作的局限。

6、本发明设计了高速数据输出单元、全新配置的数据处理模块，实现了测试向量的快速自动调整，提高了单粒子效应测试***的在线处理、分析单粒子效应事件的能力。

7、本发明的测试***为被测处理器与***其它部件设置了独立电源，以便于处理被测处理器的单粒子效应故障。

附图说明

图1为本发明处理器单粒子效应的频率响应的测试***原理框图；

图2为本发明时钟解决***原理框图；

图3为本发明处理器单粒子效应的频率响应测试的测试方法流程图；

图4为本发明测试***初始化流程图；

图5为本发明单粒子效应实时监测与处理流程图；

图6为本发明频率响应测试中频率调整流程图。

具体实施方式

如图1所示，为本发明处理器单粒子效应的频率响应测试的测试***原理框图，包括被测处理器1、被测处理器I/O管脚配置***2、中心控制***3等。

被测处理器I/O管脚配置***2是中心控制***与不同处理器之间的接口，它是由现场可编程门阵列（FPGA）实现。FPGA与被测处理器直连接，利用FPGA的可编程逻辑资源对被测处理器的I/O管脚定义，并为其提供相应输入信号，对其输出信号进行采集。FPGA与中心控制***3的数据接口相连，FPGA将从被测处理器采集并处理过的数据传送给中心控制***3。被测处理器I/O管脚配置***还包括FPGA配置芯片，用于实现FPGA芯片的配置。

中心控制***3负责控制整个测试***各元件之间协调工作，并完成对测试数据的部分处理。它与上位机之间通过高速数据传输***8连接，实现与上位置之间的实时通信。中心控制***3由一种数字信号处理器（DSP）型控制芯片实现，它负责控制测试***上其余芯片、负责接收并处理被测数据、负责测试***与上位机之间的实时通信与数据传输；

如图1所示的本发明处理器单粒子效应的频率响应测试的通用测试***还包括时钟解决***4、可变工作频率的数据高速实时处理模块5、供电单元6、闩锁监测模块7、高速数据传输***8、温度检测单元9。

时钟解决***4是实现单粒子效应的频率响应测试的主体部件，其功能框图如图2所示。时钟解决***4主要包括：时钟发生器、数字频率合成器。数字频率合成器接受中心控制***的命令，产生***测试所需的任意时钟频率。时钟发生器则为数字频率合成器提供基准时钟。

可变工作频率的数据高速实时处理模块5是由现场可编程门阵列（FPGA）实现。FPGA被配置成高速的先进先出（FIFO）结构和比较器，FIFO和比较器工作的时钟与被测处理器保持同步，对被测处理器的每一个输出字进行实时校验和处理。采用FPGA作为高速数据实时处理模块实现了与被测处理器芯片输出数据的同步，由保证了数据处理的高速。

闩锁监测模块7是由电流信号放大器与模拟数字信号转换器（ADC）组成。闩锁监测模块可对被测处理器可存在的1.5V、1.8V、2.5V、3.3V电源的功耗电流进行监测，并将ADC的数字输出传递给中心控制***，由中心控制***通过功耗电流值的大小判断是否发生单粒子闩锁。发生单粒子闩锁后，中心控制***将发出指令，对被测处理器发生闩锁的电源暂时断电。

温度监测单元9是采用数字温度传感芯片制作的探头，探测被测处理器1的实时温度。温度信息利用数字串行传输的方式传递给中心控制***3，由中心控制***3判断被测处理器的温度是否超出阈值。

高速数据传输***8是指中心控制***与上位计算之间采用通用串行接口（USB）的方式通信。USB通信由商用USB端口芯片实现，USB的高速差分信号在本发明的测试***外经差分光电信号转换器转换成光信号，以实现长距离、无电磁干扰的传播。

如图3所示，为本发明处理器单粒子效应的频率响应测试的通用测试方法流程图。

具体实现步骤如下：

1】***上电；

参见图4，***上电的次序依次是中心控制***3、被测处理器I/O管脚配置***2、被测处理器1。

2】启动人机交互与数据处理软件包；

3】初始化：

如图4所示，为本发明的初始化流程图。它的步骤分为：

a.中心控制***下载源代码并运行，中心控制***完成本发明所述被测处理器（DUT）I/O管脚配置***与USB芯片初始化所需偏置设置；

b.FPGA配置信息下载：FPGA完成编程，实现了被测处理器的I/O引脚配置。同时USB芯片启动，本发明***与上位机实现通信；

c.被测处理器源代码下载并启动运行，实现被测处理器与上位机之间实时通信与数据传输。

4】束流开始，本发明测试***开始单粒子效应实时检测与在线处理。

如图5所示，为本发明的单粒子效应实时检测与在线处理流程图。它的步骤分为：

a.检测被测处理器是否能正常工作。高能粒子入射会造成被测处理器不能正常运行测试代码，发生单粒子功能中断现象；

b.一旦发生单粒子功能中断现象，则测试***对被测处理器执行功能恢复操作；

c.在没有发生单粒子功能中断的情况下，对被测处理器的单粒子效应展开动态和静态测试，并将测试测试结果经所述的高速实时处理模块5处理后，上传给上位机；

d.测试过程中同时对单粒子闩锁进行监测，一旦发生单粒子闩锁现象，本发明测试***对被测处理器开展单粒子闩锁保护；

e.由上位机和本发明***根据单粒子效应测试的结果判断是否需要在线更改被测处理器以及数据处理模块的配置程序；

5】粒子达到预定剂量点后，由试验人员和上位机判断是否需要调整被测处理器测试频率。

如图6所示，为本发明频率响应测试中频率调整流程图。它包括以下步骤：

a.被测处理器1断电；

b.中心控制***向时钟解决***发送指令，频率合成器调整输出时钟信号；

c.被测处理器上电，执行测试程序；

d.重新配置数据高速实时处理模块5，使其实现匹配调整后的被测处理器工作频率。

Claims (8)

1.一种处理器单粒子效应的频率响应的测试***，其特征在于：

包括供电单元（6）、中心控制***（3）、时钟解决***（4）、可变工作频率的数据高速实时处理模块（5）、高速数据传输***（8）；

所述供电***（6）向中心控制***（3）、时钟解决***（4）、可变工作频率的数据高速实时处理模块（5）提供独立电源；

所述高速数据传输***（8）用于实现中心控制***（3）与上位机（10）的串行接口通信；

所述中心控制***（3）包括被测处理器I/O管脚配置***（2）；所述中心控制***（3）用于执行上位机（10）对测试***发出的指令，并调度测试***各功能模块协同工作；所述被测处理器I/O管脚配置***（2）对被测处理器的I/O管脚进行定义，并为其提供相应输入信号，以及对其输出信号进行采集；

所述时钟解决***（4）包括数字频率合成器和时钟发生器；所述数字频率合成器接受中心控制***（3）发出的上位机指令，产生所需要的任意时钟频率；所述时钟发生器为数字频率合成器提供基准时钟；

所述可变工作频率的数据高速实时处理模块（5）包括由FPGA配置的高速FIFO缓存器和比较器；所述FIFO缓存器与中心控制***（3）的数据接口相连；所述FIFO缓存器和比较器的工作时钟与被测处理器保持同步，对被测处理器按照不同速率输出的每一个输出字进行实时校验和处理，并向中心控制***和上位机传送测试结果。

2.根据权利要求1所述的处理器单粒子效应的频率响应的测试***，其特征在于：还包括闩锁监测模块（7）；所述闩锁监测模块（7）包括电流信号放大器与模拟数字信号转换器；所述闩锁监测模块用于监测被测处理器的1.5V、1.8V、2.5V和/或3.3V电源的功耗电流，并将监测结果传输给中心控制***；所述中心控制***根据功耗电流值的大小判断是否发生单粒子闩锁，并对发生闩锁的被测处理器暂时断电。

3.根据权利要求1或2所述的处理器单粒子效应的频率响应的测试***，其特征在于：还包括温度检测单元（9）；所述温度监测单元（9）采用数字温度传感芯片制作的探头探测被测处理器（1）的实时温度，并将其利用数字串行传输的方式传递给中心控制***（3）进行判断。

4.根据权利要求3所述的处理器单粒子效应的频率响应的测试***，其特征在于：所述被测处理器I/O管脚配置***（2）包括FPGA芯片和FPGA配置芯片。

5.采用权利要求1所述测试***的处理器单粒子效应的频率响应的测试方法，其特征在于：包括以下步骤：

1】***初始化：

1.1】中心控制***下载程序源代码并运行；

1.2】中心控制***对高速数据传输***进行配置，以实现中心控制***与上位机高速实时通信；

1.3】下载被测处理器I/O管脚配置***的配置信息，I/O管脚配置***运行，以实现被测处理器与中心控制***及上位机之间正常通信；

1.4】由上位机通过计算机指令，实现被测处理器测试程序的加载；

2】执行单粒子效应实时监测与处理：

2.1】被测处理器执行测试程序；

2.2】测试***对被测处理器单粒子效应测试数据进行实时分析；

2.3】高速数据传输***将分析结果上传到上位机；

3】在线调整被测处理器工作频率：

3.1】上位机通过中心控制***对被测处理器断电；

3.2】中心控制***对时钟解决***发送调整频率指令，时钟解决***产生新的工作频率；

3.3】中心控制***重新配置高速数据实时处理模块；

3.4】被测处理器上电运行，继续执行步骤2】，完成新工作频率下被测处理器的测试。

6.根据权利要求5所述的处理器单粒子效应的频率响应的测试方法，其特征在于：所述步骤2】还包括利用闩锁监测模块进行单粒子闩锁监测与保护的步骤。

7.根据权利要求5或6所述的处理器单粒子效应的频率响应的测试方法，其特征在于：所述步骤2】还包括利用温度监测模块进行被测处理器温度监测与保护的步骤。

8.根据权利要求7所述的处理器单粒子效应的频率响应的测试方法，其特征在于：还包括在线调整单粒子效应监测与处理的步骤：

上位机根据单粒子效应测试结果，判断是否需要调整单粒子效应监测程序，并将调整后的程序源代码经高速数据传输***、中心控制***、被测处理器I/O管脚配置***，最终加载到被测处理器。

Images