CN103000676B - 侧向双极晶体管及其制备方法 - Google Patents
侧向双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103000676B CN103000676B CN201210535471.3A CN201210535471A CN103000676B CN 103000676 B CN103000676 B CN 103000676B CN 201210535471 A CN201210535471 A CN 201210535471A CN 103000676 B CN103000676 B CN 103000676B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- region
- silicon
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开一种侧向双极晶体管及其制备方法,为解决现有器件中收集区面积过大的缺陷而设计。本发明侧向双极晶体管包括发射区、本征基区、收集区、发射极介质层、外基区、基区介质层和衬底介质层。衬底介质层环绕发射区并延伸进入发射区。本征基区位于基区介质层的下方,且位于衬底介质层的上方。收集区位于衬底介质层的上方。本发明侧向双极晶体管的制备方法实现了本发明侧向双极晶体管。本发明侧向双极晶体管有效地减小了收集区的面积,降低了器件的收集区寄生电容,有助于减少辐照对于器件的影响。本发明侧向双极晶体管的制备方法工艺步骤简明,对设备等技术条件要求低,适于大规模的产线生产。
Description
技术领域
本发明涉及一种侧向双极晶体管及其制备方法。
背景技术
双极晶体管是由两个背靠背PN结构成,是具有电流放大作用的晶体三极管,主要包括基区、发射区和收集区。
常规结构双极晶体管的收集区面积大,导致器件的收集区寄生电容大,影响器件的性能。同时,收集区面积大也会增大辐照对于器件的影响,进一步损害器件的性能。
发明内容
为了克服上述的缺陷,本发明提供一种收集区面积更小的侧向双极晶体管及其制备方法。
为达到上述目的,一方面,本发明提供一种侧向双极晶体管,所述晶体管包括第一导电类型的发射区,位于所述发射区侧面的本征基区,位于所述本征基区侧面的收集区,位于所述发射区上方的发射极介质层,位于所述发射极介质层上方的外基区,位于外基区上方的基区介质层,位于衬底上方的衬底介质层;所述衬底介质层环绕所述发射区并延伸进入发射区;所述本征基区位于基区介质层的下方,且位于衬底介质层的上方;所述收集区位于衬底介质层的上方。
特别是,所述本征基区的材料为硅、锗硅、锗硅碳或上述三者的组合物。
特别是,所述衬底介质层的材料为氧化硅。
另一方面,本发明提供一种侧向双极晶体管的制备方法,所述方法包括下述步骤:
4.1用第一导电类型杂质掺杂衬底,在衬底上依次淀积重掺杂硅层、氧化硅介质层、掺杂多晶硅层和氮化硅层;
4.2光刻刻蚀去除部分氮化硅层、掺杂多晶硅层、氧化硅介质层和重掺杂硅层,形成发射区台面;保留的掺杂多晶硅层、氧化硅介质层和重掺杂硅层分别形成外基区、发射区介质层和发射区;
4.3在外基区、发射区介质层、发射区和保留的氮化硅层外侧形成第一氮化硅侧墙;然后以第一氮化硅侧墙为掩蔽在裸露的衬底上氧化形成第一衬底介质层;
4.4去除第一氮化硅侧墙和外基区上方的氮化硅层;图形外延生长第二掺杂类型的外延层,所述外延层在重掺杂硅层侧面形成单晶层、在氧化硅介质层侧面上形成多晶层、在第一衬底介质层上形成多晶层、在多晶外基区侧面和上面形成多晶层;
4.5在所述外延层的外侧形成第二氮化硅侧墙;
4.6将暴露在第二氮化硅侧墙之外的外延层氧化形成基区介质层和第二衬底介质层,被第二氮化硅侧墙覆盖的外延层形成本征基区;去除第二氮化硅侧墙;
4.7在所述本征基区外侧形成收集区;
4.8制备孔,引出金属电极线,形成基极、发射极和收集极,表面钝化。
特别是,步骤4.1中掺杂多晶硅层中杂质的引入为注入或者原位掺杂。
特别是,步骤4.4中生长外延层的方法为图形外延一层硅层、或锗硅层、或锗硅碳层、或上述三者的组合层。
特别是,步骤4.6中形成基区介质层的工艺为氧化工艺或高压氧化工艺。
特别是,步骤4.7中形成收集区的方法为:
选择性外延形成收集区;或,
图形外延后进行平坦化工艺,形成收集区。
本发明侧向双极晶体管的本征基区位于发射区的侧面、收集区位于本征基区的侧面,利用这种侧向结构有效地减小了收集区的面积,降低了器件的收集区寄生电容,有助于减少辐照对于器件的影响。结构合理,器件性能良好。
本发明侧向双极晶体管的制备方法利用现有技术条件实现了本发明侧向双极晶体管,工艺步骤简明,对设备等技术条件要求低,适于大规模的产线生产。所制备得到的侧向双极晶体管收集区面积小,器件性能优良。
附图说明
图1~图8为本发明优选实施例流程示意图。
具体实施方式
下面结合说明书附图和优选实施例对本发明做详细描述。
本发明侧向双极晶体管包括第一导电类型的发射区,位于发射区侧面的本征基区,位于本征基区侧面的收集区,位于发射区上方的发射极介质层,位于发射极介质层上方的外基区,位于外基区上方的基区介质层,位于衬底上方的衬底介质层。衬底介质层环绕发射区并延伸进入发射区。本征基区位于基区介质层的下方,且位于衬底介质层的上方。收集区位于衬底介质层的上方。
其中,本征基区的材料为硅、或为锗硅、或为锗硅碳或为上述三者的组合物。衬底介质层的材料为氧化硅。
优选实施例一:如图1所示,用第一导电类型杂质采用注入掺杂的方法对衬底1进行掺杂。在掺杂后的衬底1上依次淀积重掺杂硅层2、氧化硅介质层3、掺杂多晶硅层4和氮化硅层5。其中,掺杂多晶硅层4中注入杂质。
如图2所示,利用光刻刻蚀工艺去处部分氮化硅层5、掺杂多晶硅层4、氧化硅介质层3和重掺杂硅层2,形成发射区台面。保留的掺杂多晶硅层4形成外基区24,保留的氧化硅介质层3形成发射区介质层23,保留的重掺杂硅层2形成发射区22。
如图3所示,在外基区24、发射区介质层23、发射区22和保留的氮化硅层5外侧形成第一氮化硅侧墙31。然后以第一氮化硅侧墙31为掩蔽在裸露的衬底1上氧化形成第一衬底介质层32。
如图4所示,去除第一氮化硅侧墙31和外基区24上方的氮化硅层5,外延生长第二掺杂类型的外延层41。外延层在重掺杂硅层侧面形成单晶层、在氧化硅介质层侧面上形成多晶层、在第一衬底介质层上形成多晶层、在多晶外基区侧面和上面形成多晶层。生长外延层41的方法为图形外延,外延层41为一层硅层。
如图5所示,在外延层41的外侧形成第二氮化硅侧墙51。
如图6所示,采用氧化工艺将暴露在第二氮化硅侧墙51之外的外延层41氧化形成基区介质层61和第二衬底介质层63,被第二氮化硅侧墙51覆盖的外延层41形成本征基区62。
第二衬底介质层63的效果为加厚了第一衬底介质层32。因为氧化过程中存在鸟嘴效应,所以发生氧化的这一部分外延层41并非正对着侧墙下方,而是向侧墙内延伸了一部分。
去除第二氮化硅侧墙51。
如图7所示,在本征基区62的外侧选择性外延形成收集区71。制备孔,引出金属电极线,形成基极、发射极和收集极,表面钝化,封装后完成晶体管的加工。
优选实施例二:如图1所示,用第一导电类型杂质重掺杂衬底1。在重掺杂后的衬底1上依次淀积重掺杂硅层2、氧化硅介质层3、掺杂多晶硅层4和氮化硅层5。其中,掺杂多晶硅层4中原位掺杂引入杂质。
如图2所示,利用光刻刻蚀工艺去处部分氮化硅层5、掺杂多晶硅层4、氧化硅介质层3和重掺杂硅层2,形成发射区台面。保留的掺杂多晶硅层4形成外基区24,保留的氧化硅介质层3形成发射区介质层23,保留的重掺杂硅层2形成发射区22。
如图3所示,在外基区24、发射区介质层23、发射区22和保留的氮化硅层5外侧形成第一氮化硅侧墙31。然后以第一氮化硅侧墙31为掩蔽在裸露的衬底1上氧化形成第一衬底介质层32。
如图4所示,去除第一氮化硅侧墙31和外基区24上方的氮化硅层5,外延生长第二掺杂类型的外延层41。外延层在重掺杂硅层侧面形成单晶层、在氧化硅介质层侧面上形成多晶层、在第一衬底介质层上形成多晶层、在多晶外基区侧面和上面形成多晶层。生长外延层41的方法为图形外延,外延层41为一层由硅、锗硅层和锗硅碳形成的组合层。
如图5所示,在外延层41的外侧形成第二氮化硅侧墙51。
如图6所示,采用高压氧化工艺将暴露在第二氮化硅侧墙51之外的外延层41氧化形成基区介质层61和第二衬底介质层63,被第二氮化硅侧墙51覆盖的外延层41形成本征基区62。
第二衬底介质层63的效果为加厚了第一衬底介质层32。因为氧化过程中存在鸟嘴效应,所以发生氧化的这一部分外延层41并非正对着侧墙下方,而是向侧墙内延伸了一部分。
去除第二氮化硅侧墙51。
如图8所示,在本征基区62的外侧图形外延后进行平坦化工艺,形成收集区71。制备孔,引出金属电极线,形成基极、发射极和收集极,表面钝化,封装后完成晶体管的加工。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (8)
1.一种侧向双极晶体管,其特征在于,所述晶体管包括第一导电类型的发射区,位于所述发射区侧面的本征基区,位于所述本征基区侧面的收集区,位于所述发射区上方的发射极介质层,位于所述发射极介质层上方的外基区,位于外基区上方的基区介质层,位于衬底上方的衬底介质层;所述衬底介质层环绕所述发射区并延伸进入发射区;所述本征基区位于基区介质层的下方,且位于衬底介质层的上方;所述收集区位于衬底介质层的上方。
2.根据权利要求1所述的侧向双极晶体管,其特征在于,所述本征基区的材料为硅、锗硅、锗硅碳或上述三者的组合物。
3.根据权利要求1所述的侧向双极晶体管,其特征在于,所述衬底介质层的材料为氧化硅。
4.一种侧向双极晶体管的制备方法,其特征在于,所述方法包括下述步骤:
4.1用第一导电类型杂质掺杂衬底,在衬底上依次形成重掺杂硅层、氧化硅介质层、掺杂多晶硅层和氮化硅层;
4.2光刻刻蚀去除部分氮化硅层、掺杂多晶硅层、氧化硅介质层和重掺杂硅层,形成发射区台面;保留的掺杂多晶硅层、保留的氧化硅介质层和保留的重掺杂硅层分别形成外基区、发射区介质层和发射区;
4.3在外基区、发射区介质层、发射区和保留的氮化硅层外侧形成第一氮化硅侧墙;然后以第一氮化硅侧墙为掩蔽在裸露的衬底上氧化形成第一衬底介质层;
4.4去除第一氮化硅侧墙和外基区上方的氮化硅层;图形外延生长第二掺杂类型的外延层,所述外延层在重掺杂硅层侧面形成单晶层、在氧化硅介质层侧面上形成多晶层、在第一衬底介质层上形成多晶层、在多晶外基区侧面和上面形成多晶层;
4.5在所述外延层的外侧形成第二氮化硅侧墙;
4.6将暴露在第二氮化硅侧墙之外的外延层氧化形成基区介质层和第二衬底介质层,被第二氮化硅侧墙覆盖的外延层形成本征基区;去除第二氮化硅侧墙;
4.7在所述本征基区外侧形成收集区;
4.8制备孔,引出金属电极线,形成基极、发射极和收集极,表面钝化。
5.根据权利要求4所述的侧向双极晶体管的制备方法,其特征在于,步骤4.1中掺杂多晶硅层中杂质的引入为注入或者原位掺杂。
6.根据权利要求4所述的侧向双极晶体管的制备方法,其特征在于,步骤4.4中生长外延层的方法为图形外延一层硅层、或锗硅层、或锗硅碳层、或上述三者的组合层。
7.根据权利要求4所述的侧向双极晶体管的制备方法,其特征在于,步骤4.6中形成基区介质层的工艺为氧化工艺或高压氧化工艺。
8.根据权利要求4所述的侧向双极晶体管的制备方法,其特征在于,步骤4.7中形成收集区的方法为:
选择性外延形成收集区;或,
图形外延后进行平坦化工艺,形成收集区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210535471.3A CN103000676B (zh) | 2012-12-12 | 2012-12-12 | 侧向双极晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210535471.3A CN103000676B (zh) | 2012-12-12 | 2012-12-12 | 侧向双极晶体管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103000676A CN103000676A (zh) | 2013-03-27 |
CN103000676B true CN103000676B (zh) | 2015-05-27 |
Family
ID=47929038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210535471.3A Active CN103000676B (zh) | 2012-12-12 | 2012-12-12 | 侧向双极晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103000676B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887171B (zh) * | 2014-04-04 | 2017-02-01 | 哈尔滨工业大学 | 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法 |
CN109103096A (zh) * | 2018-08-15 | 2018-12-28 | 深圳市福来过科技有限公司 | 一种晶体管的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0137905A1 (en) * | 1983-08-04 | 1985-04-24 | International Business Machines Corporation | Method for making lateral bipolar transistors |
EP0489262A1 (en) * | 1990-12-06 | 1992-06-10 | International Business Machines Corporation | Lateral bipolar transistor with edge-strapped base contact and method of fabricating same |
US6100151A (en) * | 1997-07-01 | 2000-08-08 | Samsung Electronics Co., Ltd. | Highly integrated bipolar junction transistors having trench-based emitter and base regions and methods of forming same |
FR2824666A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant |
-
2012
- 2012-12-12 CN CN201210535471.3A patent/CN103000676B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0137905A1 (en) * | 1983-08-04 | 1985-04-24 | International Business Machines Corporation | Method for making lateral bipolar transistors |
EP0489262A1 (en) * | 1990-12-06 | 1992-06-10 | International Business Machines Corporation | Lateral bipolar transistor with edge-strapped base contact and method of fabricating same |
US6100151A (en) * | 1997-07-01 | 2000-08-08 | Samsung Electronics Co., Ltd. | Highly integrated bipolar junction transistors having trench-based emitter and base regions and methods of forming same |
FR2824666A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant |
Also Published As
Publication number | Publication date |
---|---|
CN103000676A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102522425B (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
CN101599435B (zh) | 单层多晶硅hbt非本征基区的掺杂方法 | |
CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103000676B (zh) | 侧向双极晶体管及其制备方法 | |
CN102709318B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
CN103094102B (zh) | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 | |
CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN102054689B (zh) | SiGe异质结双极晶体管的制作方法 | |
CN103123928B (zh) | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 | |
CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN102651390B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
CN103000679B (zh) | 低电阻多晶连接基区全自对准双极晶体管及其制备方法 | |
CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN108257868B (zh) | 采用非选择性外延的自对准锗硅hbt器件的工艺方法 | |
CN102683400B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
CN103456628B (zh) | 锗硅异质结双极型三极管器件的制造方法 | |
CN103000677B (zh) | 带有隔离氧化层的侧向双极晶体管及其制备方法 | |
CN103022108B (zh) | 双极晶体管及其制备方法 | |
CN103000678B (zh) | 外基区与集电区隔离的双极晶体管及其制备方法 | |
CN102496626B (zh) | 锗硅异质结双极晶体管结构 | |
CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
CN103035686B (zh) | 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
CN103035687A (zh) | 外基区下具有低电阻屏蔽层的双极晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |