CN102982647B - 一种感烟报警装置的控制芯片设计的布线方法 - Google Patents

一种感烟报警装置的控制芯片设计的布线方法 Download PDF

Info

Publication number
CN102982647B
CN102982647B CN201210518113.1A CN201210518113A CN102982647B CN 102982647 B CN102982647 B CN 102982647B CN 201210518113 A CN201210518113 A CN 201210518113A CN 102982647 B CN102982647 B CN 102982647B
Authority
CN
China
Prior art keywords
chip
pin
low
pressure
smoke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210518113.1A
Other languages
English (en)
Other versions
CN102982647A (zh
Inventor
沈天平
张天舜
罗先才
王磊
朱立群
彭云武
牛征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
Wuxi China Resources Semico Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Semico Co Ltd filed Critical Wuxi China Resources Semico Co Ltd
Priority to CN201210518113.1A priority Critical patent/CN102982647B/zh
Publication of CN102982647A publication Critical patent/CN102982647A/zh
Application granted granted Critical
Publication of CN102982647B publication Critical patent/CN102982647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Fire-Detection Mechanisms (AREA)
  • Fire Alarms (AREA)

Abstract

本发明是一种感烟报警装置的控制芯片设计的布线方法，所述的感烟报警装置的控制芯片主要包括数字核心（CORE）、存储器（EPROM）、模拟低压部分和模拟高压部分，方法是将数字核心（CORE）、存储器（EPROM）和模拟低压部分集成在低压工艺制版流片的较大芯片上；模拟高压部分集成在高压工艺制版流片的较小芯片上；较小芯片层叠在较大芯片上封装，各自具备独立衬底，且两者直接设置绝缘胶。本发明成本低、效率高、没有干扰。在不增大下层低压芯片尺寸的前提下，尽可能的提供更大的面积给上层的高压芯片，提高高压芯片的可靠性，使SOP16封装成为可能，且稳定性更高。

Description

一种感烟报警装置的控制芯片设计的布线方法
技术领域
本发明涉及一种半导体集成电路的设计方法，尤其涉及一种感烟报警装置的控制芯片的设计方法。
背景技术
感烟报警装置是一种具有传感器和声音报警的电子设备。传感器是自带输入输出接口的部件，所以感烟报警装置的主要控制芯片是用来进行数据处理和报警驱动的，主要的模块包括处理器、存储器、放大器、比较器、各种驱动电路、控制电路等。
以上电路一般都设计成集成电路的形式，现有技术中，有两大类，一是多芯片的形式，一般的构成如图1，包括运放芯片、AD芯片、数字控制芯片和高压喇叭驱动芯片，这个电路处理烟雾探测器传输过来的烟雾探测信号。最终根据设定，驱动喇叭进行报警。很显然，这种多芯片的形式下，结构相对繁复，实际应用中需要较为复杂的***电路配合，实现成本较高，所以不符合当今高集成度的电路设计要求。
第二种常见的是单一芯片的形式，其结构如图2所示，包括数字核心CORE、存储器EPROM、模拟低压部分和模拟高压部分。所有模块整合在一块芯片中。这种形式的设计成本较高、布线难度大，而且高低压共用一个衬底，工作时高压部分容易对存储器存储数据产生干扰，影响整个电路的可靠性。
发明内容
本发明的目的针对背景技术所述的多芯片和单芯片电路的不足之处，发明一种采用双芯片的感应报警***的电路方案，是一种电路布线方法。
本发明所述的感烟报警装置，是包括了声音报警和LED显示的、用于烟雾感应报警的电子设备，所以需要具备相应的数据处理能力和对应的驱动电路。驱动电路主要包括数字核心（CORE）、存储器（EPROM）、模拟低压部分和模拟高压部分，其中，模拟低压部分包括积分放大器、烟雾比较器、低压检测比较器、基准电路、振荡器、光电仓驱动电路；模拟高压部分包括：升压保护控制模块、喇叭驱动电路、LED控制模块、IO驱动电路、IRCAP电路。
本发明的电路布置方法是：将数字核心（CORE）、存储器（EPROM）和模拟低压部分集成在低压工艺制版流片的较大芯片上；模拟高压部分集成在高压工艺制版流片的较小芯片上；较小芯片层叠在较大芯片上封装，各自具备独立衬底，且两者之间设置绝缘胶。
优选的：采用的封装形式是SOP16封装体，较大芯片位于下层载片岛上、且与载片岛之间设置导电胶；较小芯片层叠在较大芯片上。
进一步的优选：较大芯片的四边中，安排其中两条相邻的边上不设置Pin脚，将较小芯片靠近上述无Pin脚的一侧设置，与所述无Pin脚的边的距离是5mil的安全距离。
本发明的方法，首先克服了多芯片方案和单芯片方案的缺陷，是一种成本低、效率高而且没有干扰的方案。因为高、低压分开和独立衬底以及绝缘胶可以大幅度减少干扰；双芯片这种介于多芯片和单芯片直接的折衷选择在感烟器这个电路中，成本和***电路的简化方面是最优选择。
其次，通过去除低压芯片两条边的Pin脚，将上层的较小的高压芯片偏置于一角，可以减少芯片安全距离对整体尺寸的限制，在不增大下层低压芯片尺寸的前提下，尽可能的提供更大的面积给上层的高压芯片，提高高压芯片的可靠性，使SOP16封装成为可能，且稳定性更高。由于是层叠封装，所以下层的低压芯片尺寸决定了封装尺寸，更小的尺寸自然能够进一步降低整个产品的成本。
附图说明
图1，现有的多芯片构造图。
图2，现有的单芯片结构原理图。
图3，本发明的双芯片的模块结构图。
图4，本发明的SOP16封装打线图。
图5，现有技术的双芯片层叠封装打线图。
具体实施方式
如图3，本发明所述的感烟报警装置，包括数字核心（CORE）1、存储器（EPROM）2、积分放大器3、烟雾比较器4、低压检测比较器5、基准电路6、振荡器7、光电仓驱动电路8、升压保护控制模块9、喇叭驱动电路10、LED控制模块11、IO驱动电路12、IRCAP电路13（指外部光电仓提供电流的电路模块）。
具体的制造方法是：
1．将积分放大器3、烟雾比较器4、低压检测比较器5、基准电路6、振荡器7、光电仓驱动电路8作为模拟低压部分，和数字核心（CORE）1、存储器（EPROM）2集成在低压工艺制版流片的较大芯片20上（为说明和理解方便，下面简称为低压芯片20）；将升压保护控制模块9、喇叭驱动电路10、LED控制模块11、IO驱动电路12、IRCAP电路13作为模拟高压部分，集成在高压工艺制版流片的较小芯片上30（以下简称高压芯片30）。
2．由模拟高压模块的功能来决定高、低压芯片之间的内部互连线，通过所述的内部互联线来连接两芯片，其原则是采用最少的内部互联线来控制模拟高压部分的模块，同时保证功能和性能不变：升压保护控制模块9由低压部分过来的多根互联线KA控制；喇叭驱动电路10由KB控制；LED控制模块11由KC控制；IO驱动电路12由KD控制；IRCAP电路13由KE控制。
3．低压芯片20在下、高压芯片30在上叠置封装，内部打线连接Pin脚。两芯片各自设置独立的衬底，以绝缘胶绝缘，下层的低压芯片与载片岛之间设置导电胶，低压芯片边缘到载片岛边缘距离为10mil的安全距离。
本实施例采用的SOP16封装（一种具有16封装外引Pin的双侧引脚扁平封装），尺寸约为10.30×7.50mm，成本低廉、性能稳定。
低压芯片20的下侧和左侧不安排Pin脚，高压芯片30靠近左下角设置，高压芯片30的下侧、左侧距离低压芯片20对应一侧边缘的距离为5mil，是芯片设计的安全距离；高压芯片30的上侧、右侧距离低压芯片20上对应边缘距离超过15mil，因为这是有Pin脚的两侧，所以安全距离要求更高。
具体的高、低压芯片内部Pin脚和SOP16封装的16只外引Pin脚的打线连接如图4所示：
低压芯片20上设置有7个外部Pin脚，高压芯片上有11个外部Pin脚。
低压芯片20的打线：
L1脚打1根线到封装第1脚（图中标记为p1，下同）；
L2脚打1根线到封装第2脚；
L3脚打1根线到封装第3脚；
L4脚打1根线到封装第4脚；
L5脚打1根线到封装第5脚；
L6脚打1根线到封装第6脚；
L7脚打1根线到封装第7脚；
高压芯片30的外部Pin脚打线说明：
S1脚打1根线到封装第1脚；
S3脚打1根线到封装第3脚；
S8脚打1根线到封装第8脚；
S9脚打1根线到封装第9脚；
S10脚打1根线到封装第10脚；
S11脚打1根线到封装第11脚；
S12脚打1根线到封装第12脚；
S14脚打1根线到封装第14脚；
S13脚打1根线到封装第13脚；
S15脚打1根线到封装第15脚；
S16脚打1根线到封装第16脚；
两芯片内部Pin脚互联：
高压芯片的SA脚打线KA到低压芯片的LA脚；
高压片的SB脚打线KB到低压芯片的LB脚；
高压片的SC脚打线KC到低压芯片的LC脚；
高压片的SD脚打线KD到低压芯片的LD脚；
高压片的SE脚打线KE到低压芯片的LE脚。
作为比较，假设采用现有技术来实现本发明所述的感烟报警***，上下层芯片内部构成模块不变、内部连线不变。如图5的现有技术打线图：双芯片的SOP16封装中，上层芯片设置在中间位置而不是如本发明的偏向一角。下层芯片的四边都有Pin脚。
具体的，下层芯片的外部Pin脚打线：
L1脚打1根线到封装第1脚（图中标记为p1，下同）；
L2脚打1根线到封装第2脚；
L3脚打1根线到封装第3脚；
L4脚打1根线到封装第4脚；
L6脚打1根线到封装第6脚；
L7脚打1根线到封装第7脚；
L5脚打1根线到封装第13脚；
上层芯片的外部Pin脚打线说明：
S1脚打1根线到封装第1脚；
S3脚打1根线到封装第3脚；
S13脚打1根线到封装第5脚；
S8脚打1根线到封装第8脚；
S9脚打1根线到封装第9脚；
S10脚打1根线到封装第10脚；
S11脚打1根线到封装第11脚；
S12脚打1根线到封装第12脚；
S14脚打1根线到封装第14脚；
S15脚打1根线到封装第15脚；
S16脚打1根线到封装第16脚。
可见，由于下层芯片的四边都有Pin脚，所以上层芯片距离下层芯片的四边都需要相同的15mil安全距离，在下层芯片和载片岛尺寸不变的情况下，上层芯片的面积显然小于本发明的面积，由于本发明的上层芯片中是高压模块，所以更大的面积可以提供更加稳定可靠的工作性能。
综上，本发明较之现有技术在成本、设计难度、稳定可靠性能上都超出现有技术一筹，具备显著的进步和突出的实质性特点，是感烟报警装置这一产品的控制芯片的设计制造中平衡性较高的设计方案。

Claims (3)

1.一种感烟报警装置的控制芯片设计的布线方法，所述的感烟报警装置的控制芯片主要包括数字核心、存储器、模拟低压部分和模拟高压部分，其中，模拟低压部分包括积分放大器、烟雾比较器、低压检测比较器、基准电路、振荡器、光电仓驱动电路；模拟高压部分包括：升压保护控制模块、喇叭驱动电路、LED控制模块、IO驱动电路、IRCAP电路；
其特征是：实现上述感烟报警装置的控制芯片设计的布线方法是，将数字核心、存储器和模拟低压部分集成在低压工艺制版流片的较大的低压芯片上；模拟高压部分集成在高压工艺制版流片的较小的高压芯片上；通过高、低压芯片之间的内部互联线连接两芯片，升压保护控制模块（9）由低压部分过来的多根互联线KA控制；喇叭驱动电路（10）由KB控制；LED控制模块（11）由KC控制；IO驱动电路（12）由KD控制；IRCAP电路（13）由KE控制；
较小芯片层叠在较大芯片上封装，各自具备独立衬底，且两者之间设置绝缘胶。
2.根据权利要求1所述的感烟报警装置的控制芯片设计的布线方法，其特征是：采用的封装形式是SOP16封装体，较大芯片位于下层载片岛上，与载片岛之间设置导电胶；较小芯片层叠在较大芯片上。
3.根据权利要求1或2所述的感烟报警装置的控制芯片设计的布线方法，其特征是：较大芯片的四边中，安排其中两条相邻的边上不设置Pin脚，形成两条无pin脚边，将较小芯片靠近此两条无Pin脚边的一侧设置，与两条无Pin脚边的距离均是5mil的安全距离。
CN201210518113.1A 2012-12-06 2012-12-06 一种感烟报警装置的控制芯片设计的布线方法 Active CN102982647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210518113.1A CN102982647B (zh) 2012-12-06 2012-12-06 一种感烟报警装置的控制芯片设计的布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210518113.1A CN102982647B (zh) 2012-12-06 2012-12-06 一种感烟报警装置的控制芯片设计的布线方法

Publications (2)

Publication Number Publication Date
CN102982647A CN102982647A (zh) 2013-03-20
CN102982647B true CN102982647B (zh) 2016-03-30

Family

ID=47856571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210518113.1A Active CN102982647B (zh) 2012-12-06 2012-12-06 一种感烟报警装置的控制芯片设计的布线方法

Country Status (1)

Country Link
CN (1) CN102982647B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504923A (zh) * 2007-06-06 2009-08-12 株式会社瑞萨科技 半导体器件、半导体器件的制造方法及其测试方法
CN101740413A (zh) * 2009-12-15 2010-06-16 天水七四九电子有限公司 Csop陶瓷小外形封装方法
CN101763707A (zh) * 2009-11-17 2010-06-30 无锡华润矽科微电子有限公司 一种数字感烟报警器及其报警方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504923A (zh) * 2007-06-06 2009-08-12 株式会社瑞萨科技 半导体器件、半导体器件的制造方法及其测试方法
CN101763707A (zh) * 2009-11-17 2010-06-30 无锡华润矽科微电子有限公司 一种数字感烟报警器及其报警方法
CN101740413A (zh) * 2009-12-15 2010-06-16 天水七四九电子有限公司 Csop陶瓷小外形封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
双层芯片叠层封装的EDA仿真设计;王艳等;《电子与封装》;20071130;第7卷(第11期);第5-17页 *

Also Published As

Publication number Publication date
CN102982647A (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
WO2003090256A3 (en) Method and apparatus for connecting vertically stacked integrated circuit chips
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
CN203721707U (zh) 芯片封装结构
CN203521406U (zh) 多芯片叠合封装结构
CN107768317A (zh) 一种低剖面多芯片封装结构及其制造方法
CN102982647B (zh) 一种感烟报警装置的控制芯片设计的布线方法
CN108074885A (zh) 一种多芯片模块封装结构
CN203774319U (zh) 堆叠式封装结构
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN102891137A (zh) 半导体封装件
CN202916948U (zh) 一种感烟报警装置的控制电路
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN201741692U (zh) 导线式桥接整流装置
CN206022359U (zh) 存储器芯片堆叠封装结构
CN201584411U (zh) 具有叠层封装预成型垂直结构的功率芯片
CN206806338U (zh) 薄型化双芯片的叠接封装结构
US11562955B2 (en) High density multiple die structure
CN205984949U (zh) 一种低剖面多芯片封装结构
CN205016527U (zh) 一种覆晶摄像头封装片
CN207381402U (zh) 影像芯片的封装结构
CN210156373U (zh) ***级封装
CN202473908U (zh) 一种应用于***集成模块内部的芯片堆叠结构
CN103367340B (zh) 窗式球栅阵列封装结构
CN212695148U (zh) 三维多芯片并联封装结构
CN203644762U (zh) 一种容量为4G×8bit的立体封装NAND FLASH存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: No.180-22, Linghu Avenue, Taihu International Science and Technology Park, Wuxi, Jiangsu 214135

Patentee before: WUXI CHINA RESOURCES SEMICO Co.,Ltd.

CP03 Change of name, title or address