CN102981995B - Usb设备接口的内建晶振实现电路及方法 - Google Patents
Usb设备接口的内建晶振实现电路及方法 Download PDFInfo
- Publication number
- CN102981995B CN102981995B CN201210485469.XA CN201210485469A CN102981995B CN 102981995 B CN102981995 B CN 102981995B CN 201210485469 A CN201210485469 A CN 201210485469A CN 102981995 B CN102981995 B CN 102981995B
- Authority
- CN
- China
- Prior art keywords
- usb
- clock
- word
- key
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种USB设备接口的内建晶振实现电路，所述内建晶振实现电路包括一高频振荡器、一采样时钟分频器、一USB数据接收器、一USB数据状态机、一USB内建时钟判决器、一输入时钟分频器、一低带宽锁相环。所述高频振荡器提供高频时钟，所述USB数据接收器接收主机发送来的有效信息，由所述USB数据状态机解析出特征信息，然后所述USB内建时钟判决器以特征信息的时间长度或时间间隔为基准时钟，通过运算动态调整所述低带宽锁相环的输入时钟频率，最后所述低带宽锁相环产生高精度低噪声的内建***时钟。本发明提供的内建晶振实现电路同时具备低成本和高性能的特性。一种USB设备接口的内建晶振实现方法，可以实现USB1.0、USB1.1和USB2.0设备接口的内建晶振，具有极强的实用性，该方法还具有抗环境干扰的优点。
Description
技术领域
本发明涉及USB接口应用，具体涉及一种应用于USB设备接口的内建晶振实现电路及方法。
背景技术
USB接口因为其低成本、高速率等特性，越来越广泛地应用于数据传输领域。但随着工艺和技术的进步，USB接口相关设备的价格竞争和性能竞争越来越激烈，而USB接口的成本缩减也成为产品成本缩减需求中的重要一环。
在大多数应用中，USB设备接口需要一颗高质量的晶振作为其输入时钟源，产生高精度的***时钟，以保证USB设备与主机通信质量。高质量晶振由于成本缩减极其有限，并且在USB设备接口的整体成本中占了很大的比重，因此为了明显地缩减其设计成本，需要在USB设备接口中实现内建晶振方案，以节省外部晶振的成本开销。
USB设备接口现行主流的内建晶振方案主要包括：基准时钟校准法、外部器件校准法、量产写入校准法等。这些方案共同的缺陷是：在频率校准之后随着外部环境的变化，***时钟会产生不可忽视的频率偏移，这将导致USB设备接口具有较差的兼容性；同时，必需的测试步骤也增加了测试成本，不利于整体成本的缩减。
随着USB接口的价格竞争越演越烈，要求其设计成本越来越低，并且性能指标不能降低，现行主流的内建晶振方案已不再满足需要。
发明内容
本发明的目的是，提供一种USB设备接口的内建晶振实现电路和方法。该电路可以为USB1.1设备接口和USB2.0设备接口节省外部晶振，极大地缩减了USB设备接口的设计成本，同时能够满足高质量的性能需求。
本发明的另一目的是，提供一种USB设备接口的内建晶振实现方法。该方法基于一种动态的时钟校准技术，该技术的使用实现了USB设备接口的内建晶振，其内建时钟具有高精度，可以满足USB设备接口对于***时钟的性能需求。
本发明采用的技术方案为，一种USB设备接口的内建晶振实现电路，其特征在于：所述内建晶振实现电路包括一高频振荡器、一采样时钟分频器、一USB数据接收器、一USB数据状态机、一USB内建时钟判决器、一输入时钟分频器、一低带宽锁相环。
所述高频振荡器的一1A输出端与所述采样时钟分频器的一2A输入端相连；所述采样时钟分频器的一2B输出端与所述USB内建时钟判决器的一5A输入端相连；所述USB数据接收器的一3A输入端与数据总线DP信号相连，所述USB数据接收器的一3B输入端与数据总线DM信号相连，所述USB数据接收器的一3C输出端与所述低带宽锁相环的一7B输出端相连，所述USB数据接收器的一3D输出端与所述USB数据状态机的一4A输入端相连；所述USB数据状态机的一4B输入端与所述低带宽锁相环的一7B输出端相连，所述USB数据状态机的一4C输出端与所述USB内建时钟判决器的一5B输入端相连；所述USB内建时钟判决器的一5C输出端与所述输入时钟分频器的一6C输入端相连；所述输入时钟分频器的一6B输出端与所述低带宽锁相环的一7A输入端相连；所述低带宽锁相环的一7B输出端为***时钟CLK_SYS。
本发明采用的另一技术方案为，一种USB设备接口的内建晶振实现方法，该方法基于一种动态的时钟校准技术，其校准过程按照以下步骤实施：
步骤A：***复位结束；
步骤B：所述高频振荡器产生高频时钟，所述采样时钟分频器生成判决时钟送入所述USB内建时钟判决器，配置所述输入时钟分频器的初始分频数，所述低带宽锁相环生成初始频率的***时钟CLK_SYS；
步骤C：USB设备接口已完成全速或高速握手过程，所述USB数据接收器开始接收主机发送来的命令包和数据包；
步骤D：所述USB数据状态机解析出接收包信息中携带的特征信息KEY_WORD，将KEY_WORD送入所述USB内建时钟判决器，并转入步骤E；
步骤E：所述USB内建时钟判决器以计数KEY_WORD时间长度或其间隔时间长度为基准时间，判断出判决时钟的频率区间，并运算出判决时钟频率与理想频率之差，若频率之差已在USB协议要求的精度范围内，则跳转入步骤H；若频率之差还不满足USB协议要求的精度范围，则转入步骤F；
步骤F：所述USB内建时钟判决器以改变输入时钟分频系数的方式反馈控制所述低带宽锁相环的输入时钟，并转入步骤G；
步骤G：所述低带宽锁相环响应输入时钟的变化，经历环路稳定过程后生成该次校准后的***时钟CLK_SYS，跳转入步骤D；
步骤H：所述低带宽锁相环的输出***时钟CLK_SYS频率稳定，并且精度满足USB协议要求，动态校准过程达到平衡状态；
步骤I：外部环境因素的变化导致新的校准过程开始，转入步骤D。
本发明提供了一种基于动态校准技术的USB设备接口的内建晶振实现电路，该电路在节省外部晶振的同时，其生成的内建***还满足高精度的性能需求。与传统USB设备接口的内建晶振电路相比，本发明提供的内建晶振电路具有更低的成本和更高的性能指标。
本发明还提供了一种基于动态校准技术的USB设备接口的内建晶振实现方法，采用该方法可以实现USB1.0、USB1.1和USB2.0设备接口的内建晶振，具有极强的实用性；采用动态校准技术的方法还具有抗环境干扰的优点。
附图说明
图1为本发明内建晶振实现电路的结构框图。
图2为本发明内建晶振实现方法的工作流程图。
图1中：1. 高频振荡器；2. 采样时钟分频器；3. USB数据接收器；4. USB数据状态机；5. USB内建时钟判决器；6. 输入时钟分频器；7. 低带宽锁相环。
图2中：A. ***复位结束；B. 生成初始频率的***时钟CLK_SYS；C. USB数据接收器开始接收主机发送包；D. USB数据状态机解析出特征信息KEY_WORD；E. USB内建时钟判决器判断判决时钟偏离理想值的量；F. 频率偏离量对低带宽锁相环输入时钟的反馈控制；G. 生成该次校准后的***时钟CLK_SYS；H. 动态校准过程达到平衡状态，产生高精度稳定***时钟；I. 外部环境因素的变化导致新的校准过程开始。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步阐述。
见图1，本发明中的内建晶振实现电路包括：高频振荡器（1）、采样时钟分频器（2）、USB数据接收器（3）、USB数据状态机（4）、USB内建时钟判决器（5）、输入时钟分频器（6）和输入时钟分频器（6）。
高频振荡器（1）的1A输出端与采样时钟分频器（2）的2A输入端相连；采样时钟分频器（2）的2B输出端与USB内建时钟判决器（5）的5A输入端相连；USB数据接收器（3）的3A输入端与数据总线DP信号相连，USB数据接收器（3）的3B输入端与数据总线DM信号相连，USB数据接收器（3）的3C输出端与低带宽锁相环（7）的7B输出端相连，USB数据接收器（3）的3D输出端与USB数据状态机（4）的4A输入端相连；USB数据状态机（4）的4B输入端与低带宽锁相环（7）的7B输出端相连，USB数据状态机（4）的4C输出端与USB内建时钟判决器（5）的5B输入端相连；USB内建时钟判决器（5）的5C输出端与输入时钟分频器（6）的6C输入端相连；输入时钟分频器（6）的6B输出端与低带宽锁相环（7）的7A输入端相连；低带宽锁相环（7）的7B输出端为***时钟CLK_SYS。
高频振荡器（1）在本发明中所起的作用为：提供一高频时钟信号，该信号经输入时钟分频器（6）分频后送入低带宽锁相环（7），产生***时钟CLK_SYS，此时钟在动态校准模式下具有高精度，可以满足USB协议对于***时钟精度的需求。另一方面，高频振荡器（1）生成的高频时钟信号送入采样时钟分频器（2），为后续动态校准过程提供采样时钟。由于低带宽锁相环（7）对于低频输入时钟的噪声具有抑制作用，因此高频振荡器（1）的输出时钟没有必要设计为极高的频率，输入时钟分频器（6）可以对其进行小数分频，使低带宽锁相环（7）产生高精度低噪声的***时钟。一般将高频振荡器（1）的时钟频率设计为50MHz以上。
采样时钟分频器（2）区分USB设备接口的工作模式，当USB设备作为低速设备、全速设备或高速设备使用时，选用各自对应的分频系数，从而生成对应不同工作模式下的判决时钟。
USB数据接收器（3）区分USB设备接口的工作模式，当USB设备作为低速设备或全速设备使用时，包括一个USB1.1差分数据接收器和两个USB1.1单端接收器，分别接收主机发送来的差分信号和单端信号，并为USB数据状态机（4）提供了主机发送来的有效数据信息；当USB设备作为高速设备使用时，由低带宽锁相环生成的多相位时钟对差分数据总线DP/DM进行高速接收，同时为USB数据状态机（4）提供了主机发送来的有效数据信息。
USB数据状态机（4）对USB数据接收器（3）送来的有效数据信息进行处理，在处理过程中，USB数据状态机（4）解析出有效数据信息中携带的特征信息KEY_WORD并送入USB内建时钟判决器（5）。当USB设备作为低速设备使用时，KEY_WORD一般为数据包包头“JKJKJKJJ”；当USB设备作为全速设备使用时，KEY_WORD可以为数据包包头“KJKJKJKK”，也可以为主机发送来的同步包关键字；当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征。
USB内建时钟判决器（5）以计数KEY_WORD时间长度或其间隔时间长度为基准时间，判断出判决时钟的频率相对应理想频率的偏离量。当USB设备作为低速设备使用时，KEY_WORD一般为数据包包头“JKJKJKJJ”，则基准时间为“JKJKJKJJ”的时间长度；当USB设备作为全速设备使用时，KEY_WORD若为数据包包头“KJKJKJKK”，则基准时间为“KJKJKJKK”的时间长度；KEY_WORD若为主机发送来的同步包关键字，则基准时间为相邻关键字的时间间隔；当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征，则基准时间为相邻同步包关键字或其他同步包特征的时间间隔。因为KEY_WORD来源于主机发送来的命令或数据信息，因此其时间长度或间隔时间长度可以作为基准时间使用，USB1.1内建时钟判决器（5）通过内部运算机制生成小数分频数送入输入时钟分频器（6），经过分频后作为低带宽锁相环（7）的输入时钟。
输入时钟分频器（6）接收USB内建时钟判决器（5）判决生成的小数分频数，用该小数分频数对高频振荡器（1）的生成时钟进行分频，由于小数分频数精度很高，所以可以产生精度很高的输入时钟送入低带宽锁相环（7）。由于低带宽锁相环（7）对于输入时钟分频器（6）产生的噪声具有抑制作用，因此可以在生成高精度***时钟的同时满足低噪声的需求。
低带宽锁相环（7）实现了高精度低频时钟倍频至高频时钟的功能，在倍频的同时，还抑制了输入时钟的噪声，使本发明的内建晶振实现电路同时具备高精度和低噪声的特性。
本发明提供的内建晶振实现电路，不仅使USB设备接口节省了外部晶振，同时生成的内建时钟同时具备高精度和低噪声的特性，与传统USB设备接口的内建时钟电路相比，本发明提供的内建晶振电路具有更低的成本和更高的性能指标。
见图2，本发明采用的内建晶振实现方法，该方法基于图1中的内建晶振实现电路，实现了内建时钟的动态校准机制，其校准过程按照以下步骤实施：
步骤A：***复位结束；
步骤B：高频振荡器（1）产生高频时钟，采样时钟分频器（2）生成判决时钟CLK_COUNTER送入USB内建时钟判决器（5），配置输入时钟分频器（6）的初始分频数，低带宽锁相环（7）生成初始频率的***时钟CLK_SYS；
步骤C：USB设备接口已完成全速或高速握手过程，USB数据接收器（3）开始接收主机发送来的命令包和数据包；
步骤D：USB数据状态机（4）解析出接收包信息中携带的特征信息KEY_WORD，将KEY_WORD送入USB内建时钟判决器（5），并转入步骤E；
步骤E：USB内建时钟判决器（5）以计数KEY_WORD时间长度或其间隔时间长度为基准时间，判断出判决时钟CLK_COUNTER的频率区间，并运算出判决时钟频率与理想频率之差，若频率之差已在USB协议要求的精度范围内，则跳转入步骤H；若频率之差还不满足USB协议要求的精度范围，则转入步骤F；
步骤F：USB内建时钟判决器（5）以改变输入时钟分频系数的方式反馈控制低带宽锁相环（7）的输入时钟CLK_IN，并转入步骤G；
步骤G：低带宽锁相环（7）响应输入时钟CLK_IN的变化，经历环路稳定过程后生成该次校准后的***时钟CLK_SYS，跳转入步骤D；
步骤H：低带宽锁相环(7)的输出***时钟CLK_SYS频率稳定，并且精度满足USB协议要求，动态校准过程达到平衡状态；
步骤I：外部环境因素的变化导致新的校准过程开始，转入步骤D。
本发明提供的基于动态校准技术的内建晶振实现方法，可以实现USB1.0、USB1.1和USB2.0设备接口的内建晶振，具有极强的实用性，采用动态校准技术的方法还具有抗环境干扰的优点。
Claims (2)
1.一种USB设备接口的内建晶振实现电路，其特征在于：所述内建晶振实现电路包括一高频振荡器、一采样时钟分频器、一USB数据接收器、一USB数据状态机、一USB内建时钟判决器、一输入时钟分频器、一低带宽锁相环；
USB数据接收器（3）区分USB设备接口的工作模式，当USB设备作为低速设备或全速设备使用时，包括一个USB1.1差分数据接收器和两个USB1.1单端接收器，分别接收主机发送来的差分信号和单端信号，并为USB数据状态机（4）提供了主机发送来的有效数据信息；当USB设备作为高速设备使用时，由低带宽锁相环生成的多相位时钟对差分数据总线DP/DM进行高速接收，同时为USB数据状态机（4）提供了主机发送来的有效数据信息；
USB数据状态机（4）对USB数据接收器（3）送来的有效数据信息进行处理，在处理过程中，USB数据状态机（4）解析出有效数据信息中携带的特征信息KEY_WORD并送入USB内建时钟判决器（5），当USB设备作为低速设备使用时，KEY_WORD为数据包包头“JKJKJKJJ”；当USB设备作为全速设备使用时，KEY_WORD为数据包包头“KJKJKJKK”或主机发送来的同步包关键字；当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征；
USB内建时钟判决器（5）以计数KEY_WORD时间长度或其间隔时间长度为基准时间，判断出判决时钟的频率相对应理想频率的偏离量；当USB设备作为低速设备使用时，KEY_WORD为数据包包头“JKJKJKJJ”，则基准时间为“JKJKJKJJ”的时间长度；当USB设备作为全速设备使用时，KEY_WORD若为数据包包头“KJKJKJKK”，则基准时间为“KJKJKJKK”的时间长度；KEY_WORD若为主机发送来的同步包关键字，则基准时间为相邻关键字的时间间隔；当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征时，则基准时间为相邻同步包关键字或其他相邻同步包特征的时间间隔；
所述高频振荡器的一1A输出端与所述采样时钟分频器的一2A输入端相连；所述采样时钟分频器的一2B输出端与所述USB内建时钟判决器的一5A输入端相连；所述USB数据接收器的一3A输入端与数据总线DP信号相连，所述USB数据接收器的一3B输入端与数据总线DM信号相连，所述USB数据接收器的一3C输出端与所述低带宽锁相环的一7B输出端相连，所述USB数据接收器的一3D输出端与所述USB数据状态机的一4A输入端相连；所述USB数据状态机的一4B输入端与所述低带宽锁相环的一7B输出端相连，所述USB数据状态机的一4C输出端与所述USB内建时钟判决器的一5B输入端相连；所述USB内建时钟判决器的一5C输出端与所述输入时钟分频器的一6C输入端相连；所述输入时钟分频器的一6B输出端与所述低带宽锁相环的一7A输入端相连；所述低带宽锁相环的一7B输出端为***时钟CLK_SYS。
2.一种USB设备接口的内建晶振实现方法，其特征在于：
该方法采用如权利要求1所述的一种USB设备接口的内建晶振实现电路结构，该方法基于一种动态的时钟校准技术，其校准过程按照以下步骤实施：
步骤A：***复位结束；
步骤B：所述高频振荡器产生高频时钟，所述采样时钟分频器生成判决时钟送入所述USB内建时钟判决器，配置所述输入时钟分频器的初始分频数，所述低带宽锁相环生成初始频率的***时钟CLK_SYS；
步骤C：USB设备接口已完成全速或高速握手过程，所述USB数据接收器开始接收主机发送来的命令包和数据包；
当USB设备作为低速设备或全速设备使用时，USB数据接收器（3）包括一个USB1.1差分数据接收器和两个USB1.1单端接收器，分别接收主机发送来的差分信号和单端信号，并为USB数据状态机（4）提供了主机发送来的有效数据信息；
当USB设备作为高速设备使用时，由低带宽锁相环生成的多相位时钟对差分数据总线DP/DM进行高速接收，同时为USB数据状态机（4）提供了主机发送来的有效数据信息；
步骤D：所述USB数据状态机解析出接收包信息中携带的特征信息KEY_WORD，将KEY_WORD送入所述USB内建时钟判决器，并转入步骤E；
当USB设备作为低速设备使用时，KEY_WORD为数据包包头“JKJKJKJJ”；
当USB设备作为全速设备使用时，KEY_WORD为数据包包头“KJKJKJKK”，或主机发送来的同步包关键字；
当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征；
步骤E：所述USB内建时钟判决器以计数KEY_WORD时间长度或其间隔时间长度为基准时间，判断出判决时钟的频率区间，并运算出判决时钟频率与理想频率之差，若频率之差已在USB协议要求的精度范围内，则跳转入步骤H；若频率之差还不满足USB协议要求的精度范围，则转入步骤F；
当USB设备作为低速设备使用时，KEY_WORD为数据包包头“JKJKJKJJ”，则基准时间为“JKJKJKJJ”的时间长度；
当USB设备作为全速设备使用时，KEY_WORD若为数据包包头“KJKJKJKK”，则基准时间为“KJKJKJKK”的时间长度；KEY_WORD若为主机发送来的同步包关键字，则基准时间为相邻关键字的时间间隔；
当USB设备作为高速设备使用时，KEY_WORD为主机发送来的同步包关键字或其他同步包特征时，则基准时间为相邻同步包关键字或其他相邻同步包特征的时间间隔；
步骤F：所述USB内建时钟判决器以改变输入时钟分频系数的方式反馈控制所述低带宽锁相环的输入时钟，并转入步骤G；
步骤G：所述低带宽锁相环响应输入时钟的变化，经历环路稳定过程后生成该次校准后的***时钟CLK_SYS，跳转入步骤D；
步骤H：所述低带宽锁相环的输出***时钟CLK_SYS频率稳定，并且精度满足USB协议要求，动态校准过程达到平衡状态；
步骤I：外部环境因素的变化导致新的校准过程开始，转入步骤D。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210485469.XA CN102981995B (zh) | 2012-11-26 | 2012-11-26 | Usb设备接口的内建晶振实现电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210485469.XA CN102981995B (zh) | 2012-11-26 | 2012-11-26 | Usb设备接口的内建晶振实现电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102981995A CN102981995A (zh) | 2013-03-20 |
| CN102981995B true CN102981995B (zh) | 2015-09-16 |
Family
ID=47856039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210485469.XA Active CN102981995B (zh) | 2012-11-26 | 2012-11-26 | Usb设备接口的内建晶振实现电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102981995B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112511106A (zh) * | 2021-02-04 | 2021-03-16 | 南京邮电大学 | 一种基于多相注入振荡器的晶体振荡器电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529988B1 (en) * | 1999-10-28 | 2003-03-04 | Matsushita Electrical Industrial | Method and apparatus for compression of universal serial bus data transmission |
| CN101901022A (zh) * | 2010-07-23 | 2010-12-01 | 中颖电子有限公司 | 时钟精度调节模块与方法及应用其的通用串行总线设备 |
| CN102063402A (zh) * | 2009-11-12 | 2011-05-18 | 义隆电子股份有限公司 | 校正usb装置频率的方法及电路 |
| CN102331979A (zh) * | 2011-09-28 | 2012-01-25 | 成都市芯锐微电子有限公司 | 应用于usb设备的动态时钟频率校准方法 |
| CN102790617A (zh) * | 2012-07-19 | 2012-11-21 | 成都锐成芯微科技有限责任公司 | Usb主机接口的免晶振实现电路和方法 |
-
2012
- 2012-11-26 CN CN201210485469.XA patent/CN102981995B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529988B1 (en) * | 1999-10-28 | 2003-03-04 | Matsushita Electrical Industrial | Method and apparatus for compression of universal serial bus data transmission |
| CN102063402A (zh) * | 2009-11-12 | 2011-05-18 | 义隆电子股份有限公司 | 校正usb装置频率的方法及电路 |
| CN101901022A (zh) * | 2010-07-23 | 2010-12-01 | 中颖电子有限公司 | 时钟精度调节模块与方法及应用其的通用串行总线设备 |
| CN102331979A (zh) * | 2011-09-28 | 2012-01-25 | 成都市芯锐微电子有限公司 | 应用于usb设备的动态时钟频率校准方法 |
| CN102790617A (zh) * | 2012-07-19 | 2012-11-21 | 成都锐成芯微科技有限责任公司 | Usb主机接口的免晶振实现电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102981995A (zh) | 2013-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106796563B (zh) | 用于芯片到芯片通信的***和方法 | |
| CN1955949B (zh) | 通用串行总线装置 | |
| CN102331979B (zh) | 应用于usb设备的动态时钟频率校准方法 | |
| US7656979B2 (en) | Data communication device | |
| US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
| US10416706B2 (en) | Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator | |
| US20130103969A1 (en) | Clock generation device for usb device | |
| US9535449B2 (en) | Circuit for generating USB peripheral clock and method therefor | |
| CN102981995B (zh) | Usb设备接口的内建晶振实现电路及方法 | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信*** | |
| CN102929330B (zh) | 用于产生usb外设时钟的电路及方法 | |
| CN102999466B (zh) | Usb1.1设备接口的免晶振简易实现电路 | |
| CN202978897U (zh) | Usb11设备接口的免晶振简易实现电路 | |
| TWI692208B (zh) | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 | |
| CN210518362U (zh) | 一种单线通信电路及通信*** | |
| US8890726B2 (en) | Data interface clock generation | |
| TWI582566B (zh) | 通訊裝置的控制電路及控制方法 | |
| CN103944560A (zh) | 一种可触发变频振荡器 | |
| CN202904428U (zh) | 用于产生usb外设时钟的电路 | |
| US20240014916A1 (en) | Companion metadata for precision time protocol (ptp) hardware clock | |
| CN115642978A (zh) | 一种***时钟同步方法、装置、设备及存储介质 | |
| JP2014033413A (ja) | 半導体装置及び周波数誤差算出プログラム | |
| KR20200143910A (ko) | 이미지 장치 및 그 구동 방법 | |
| CN103105888A (zh) | 一种时钟信号产生***及其产生方法 | |
| KR20040036446A (ko) | 범용 비동기 송수신기용 클럭 발생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 610041 4, A District, 1 building 200, Tianfu five street, hi tech Zone, Chengdu, Sichuan. Patentee after: Chengdu Rui core micro Polytron Technologies Inc Address before: High tech Zone Chengdu city Sichuan province Yizhou road 610041 No. 1800 building G1 room 1705 Patentee before: Chengdu Ruicheng Xinwei Technology Co., Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Circuit and method for realizing built-in crystal oscillator of USB (Universal Serial Bus) equipment port Effective date of registration: 20180702 Granted publication date: 20150916 Pledgee: Agricultural Bank of China Limited by Share Ltd Chengdu Shuangliu Branch Pledgor: Chengdu Rui core micro Polytron Technologies Inc Registration number: 2018510000065 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20210811 Granted publication date: 20150916 Pledgee: Agricultural Bank of China Limited by Share Ltd. Chengdu Shuangliu Branch Pledgor: CHENGDU ANALOG CIRCUIT TECHNOLOGY Inc. Registration number: 2018510000065 |