CN102969346B - 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元 - Google Patents

具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元 Download PDF

Info

Publication number
CN102969346B
CN102969346B CN201110289174.0A CN201110289174A CN102969346B CN 102969346 B CN102969346 B CN 102969346B CN 201110289174 A CN201110289174 A CN 201110289174A CN 102969346 B CN102969346 B CN 102969346B
Authority
CN
China
Prior art keywords
grid
floating boom
area
channel region
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110289174.0A
Other languages
English (en)
Other versions
CN102969346A (zh
Inventor
王春明
乔保卫
张祖发
章仪
王序伦
吕文瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201110289174.0A priority Critical patent/CN102969346B/zh
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to EP12828535.0A priority patent/EP2751840A4/en
Priority to KR1020147005783A priority patent/KR101632124B1/ko
Priority to PCT/US2012/046947 priority patent/WO2013032585A1/en
Priority to US14/125,029 priority patent/US9379255B2/en
Priority to JP2014528393A priority patent/JP6007251B2/ja
Priority to TW101126610A priority patent/TWI508230B/zh
Publication of CN102969346A publication Critical patent/CN102969346A/zh
Application granted granted Critical
Publication of CN102969346B publication Critical patent/CN102969346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

Description

具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元
技术领域
本发明涉及具有浮栅和耦合栅的非易失性存储器单元，其中浮栅与耦合栅之间的耦合比增加。
背景技术
具有其上存储电荷的浮栅的非易失性存储器单元是本领域众所周知的。参照图1，示出现有技术的非易失性存储器单元10的截面图。存储器单元10包括第一导电类型、如P型的半导体衬底12。在衬底12的表面处或附近是第二导电类型、如N型的第一区域14。与第一区域14间隔开的是也为第二导电类型的第二区域16。在第一区域14与第二区域16之间是沟道区18。由多晶硅制成的字线20定位在沟道区18的第一部分之上。字线20通过(二)氧化硅层22与沟道区18间隔开。与字线20紧邻但间隔开的是浮栅24，浮栅24也由多晶硅制成，并且定位在沟道区18的另一部分之上。浮栅24通过通常也为(二)氧化硅的另一个绝缘层30与沟道区18分隔。也由多晶硅制成的耦合栅26定位在浮栅24之上，并且通过另一个绝缘层32与其绝缘。在浮栅24的另一侧并且与其间隔开的是也由多晶硅制成的擦除栅28。擦除栅28定位在第二区域16之上，并且与其绝缘。擦除栅28也与耦合栅26紧邻但与其间隔开以及与耦合栅26的另一侧紧邻。擦除栅28在浮栅24之上具有小突出端。在存储器单元10的操作中，浮栅24上存储的电荷(或者浮栅24上不存在电荷)控制第一区域14与第二区域16之间的电流流动。在浮栅24上具有电荷的情况下，对浮栅24编程。在浮栅24上没有电荷的情况下，擦除浮栅24。在USP 7868375和USP 6747310中全面公开存储器单元10，通过引用将其公开完整地结合到本文中。
存储器单元10操作如下。在编程操作期间，当电荷存储在浮栅24上时，将脉冲形式的第一正电压施加到字线20，从而使字线20之下的沟道区18的部分导电。将也采取脉冲形式的第二正电压施加到耦合栅26。将也采取脉冲形式的第三正电压施加到擦除栅28。将也采取脉冲形式的电压差分(voltage differential)施加在第一区域14与第二区域16之间。第一正电压、第二正电压、第三正电压和电压差分全部实质同时施加，并且实质同时终止。来自第一区域14的电子被吸引到第二区域16处的正电压。随着它们接近浮栅24，它们遭遇由施加到耦合栅26和擦除栅28的电压所引起的电场的突增，从而使电荷注入到浮栅24上。因此，编程通过热电子注入的机制来进行。
在擦除操作期间，在从浮栅24去除电荷时，将高正电压施加到擦除栅28。能够将地电压施加到耦合栅26和/或字线20。通过经由浮栅24与擦除栅28之间的绝缘层的隧穿，浮栅24上的电荷被吸引到擦除栅28。具体来说，浮栅24可采用面向擦除栅28的锐尖来形成，由此便于电子通过尖以及通过浮栅24与擦除栅28之间的绝缘层从浮栅24到擦除栅28上的福勒-诺德海姆隧穿。如USP 7868375和USP 6747310中所公开，可能有利的是在浮栅24的侧壁与浮栅24的顶面之间具有锐边或尖，使得电子可更易于在擦除操作期间从浮栅24隧穿到擦除栅28。
在读操作期间，将第一正电压施加到字线20，以便使字线20之下的沟道区18的部分导通。将第二正电压施加到耦合栅26。将电压差分施加到第一区域14和第二区域16。如果对浮栅24编程，即，浮栅24存储电子，则施加到耦合栅26的第二正电压无法胜过(overcome)浮栅24上存储的负电子，并且浮栅24之下的沟道区18的部分仍保持未导电。因此，没有电流或最小电流量会在第一区域14与第二区域16之间流动。但是，如果没有对浮栅24编程，即，浮栅24保持为中性或者也许甚至存储部分空穴，则施加到耦合栅26的第二正电压能够使浮栅24之下的沟道区18的部分导电。因此，电流会在第一区域14与第二区域16之间流动。
从前面的操作能够看到，重要参数之一是耦合栅26与浮栅24之间的耦合比。例如，在编程操作期间，将编程脉冲施加到与浮栅电容耦合的耦合栅26。在图1所示的现有技术存储器单元10中，浮栅24的上表面具有平坦轮廓，其中耦合栅26的下表面具有相同平坦轮廓。当缩放存储器单元10、即缩小其几何尺寸时，耦合栅26与浮栅24之间的电容耦合的范围减小。因此，为了继续具有有效操作，希望增加耦合栅26与浮栅24之间的耦合比，而没有增加浮栅24或耦合栅26的尺寸。
发明内容
相应地，在本发明中，非易失性存储器单元具有带顶面的第一导电类型的半导体衬底。第二导电类型的第一区域沿顶面处于衬底中。第二导电类型的第二区域沿顶面处于衬底中，与第一区域间隔开。沟道区处于第一区域与第二区域之间。字线栅定位在沟道区的第一部分之上，与第一区域紧邻。字线栅通过第一绝缘层与沟道区间隔开。浮栅定位在沟道区的另一部分之上。浮栅具有通过第二绝缘层与沟道区分隔的下表面以及与下表面相对的上表面。浮栅还具有与字线栅相邻但分隔的第一侧壁以及与第一侧壁相对的第二侧壁。浮栅的上表面在从第一侧壁到第二侧壁具有非平坦轮廓。耦合栅定位在浮栅的上表面之上，并且通过第三绝缘层与其绝缘。耦合栅具有下表面，该下表面的轮廓沿用浮栅的上表面的轮廓。擦除栅定位成与浮栅的第二侧壁相邻。擦除栅定位在第二区域之上，并且与其绝缘。
本发明还涉及前面所述存储器单元的阵列以及制作前面所述存储器单元的方法。
附图说明
图1是具有其上存储电荷的浮栅以及独立耦合栅的现有技术的非易失性存储器单元的截面图。
图2是具有带改进耦合比的浮栅与独立耦合栅的本发明的一个实施例的存储器单元的截面图。
图3是具有带改进耦合比的浮栅与独立耦合栅的本发明的另一个实施例的存储器单元的截面图。
图4(a-b)是制作本发明的存储器单元中具有改进耦合比的浮栅和耦合栅的过程步骤的截面图。
图5是具有本发明的存储器单元的本发明的阵列的顶视图。
具体实施方式
参照图2，示出本发明的非易失性存储器单元50的第一实施例的截面图。存储器单元50与图1所示的存储器单元10相似。因此，相似部分将采用相似标号来表示。
在第一导电类型、如P型的半导体衬底12中形成存储器单元50。用于形成P型的典型注入物是硼B11，它被注入到衬底12中大约2000埃的深度。在衬底12的表面处或附近是第二导电类型、如N型的第一区域14。与第一区域14间隔开的是也为第二导电类型的第二区域16。在第一区域14与第二区域16之间是沟道区18。由多晶硅制成的字线20定位在沟道区18的第一部分之上。字线20通过(二)氧化硅层22与沟道区18间隔开。与字线20紧邻但间隔开的是浮栅60，浮栅60也由多晶硅制成，并且定位在沟道区18的另一部分之上。浮栅60通过通常也为(二)氧化硅的另一个绝缘层30与沟道区18分隔。浮栅60具有建立在绝缘层30上的下表面。浮栅60具有与下表面相对的上表面62。在浮栅60的相对侧是第一侧壁和侧壁，其中第一侧壁最靠近字线栅20。浮栅的上表面62具有不是平坦的表面轮廓。上表面62的轮廓的非平坦性可从第一壁到第二壁，或者能够沿与其垂直的方向、即进出页面的方向。也由多晶硅制成的耦合栅70定位在浮栅60之上，并且通过另一个绝缘层32与其绝缘。耦合栅70具有下表面72。绝缘层32的厚度实质上是均匀的，其中下表面72与绝缘层32紧邻。因此，下表面72还具有非平坦轮廓，其中下表面72的轮廓沿用浮栅60的上表面62的轮廓。在一个优选实施例中，浮栅60的上表面62和耦合栅70的下表面72中的每个的轮廓为台阶形状。
在浮栅60的另一侧并且与其间隔开的是也由多晶硅制成的擦除栅28。擦除栅28定位在第二区域16之上，并且与其绝缘。擦除栅28也与耦合栅70紧邻但与其间隔开以及与耦合栅70的另一侧紧邻。擦除栅28与浮栅60的第二侧壁相邻，并且在浮栅60之上具有小突出端。在存储器单元50的操作中，浮栅60上存储的电荷(或者浮栅60上不存在电荷)控制第一区域14与第二区域16之间的电流流动。在浮栅60上具有电荷的情况下，对浮栅60编程。在浮栅60上没有电荷的情况下，擦除浮栅60。
在图2所示的实施例中，存储器单元50的浮栅60具有其第一侧壁，该第一侧壁与字线栅20相邻，并且厚度为大约700 与擦除栅28相邻的第二侧壁的厚度大约为400 因此，第一侧壁比第二侧壁要厚。
参照图3，示出本发明的非易失性存储器单元100的第二实施例的截面图。存储器单元100与图2所示的存储器单元50相似。因此，相似部分将采用相似标号来表示。
在第一导电类型、如P型的半导体衬底12中形成存储器单元100。用于形成P型的典型注入物是硼B11，它被注入到衬底12中大约2000埃的深度。在衬底12的表面处或附近是第二导电类型、如N型的第一区域14。与第一区域14间隔开的是也为第二导电类型的第二区域16。在第一区域14与第二区域16之间是沟道区18。由多晶硅制成的字线20定位在沟道区18的第一部分之上。字线20通过(二)氧化硅层22与沟道区18间隔开。与字线20紧邻但间隔开的是浮栅60，浮栅60也由多晶硅制成，并且定位在沟道区18的另一部分之上。浮栅60通过通常也为(二)氧化硅的另一个绝缘层30与沟道区18分隔。浮栅60具有建立在绝缘层30上的下表面。浮栅60具有与下表面相对的上表面62。在浮栅60的相对侧是第一侧壁和侧壁，其中第一侧壁最靠近字线栅20。浮栅的上表面62具有不是平坦的表面轮廓。上表面62的轮廓的非平坦性可从第一壁到第二壁，或者能够沿与其垂直的方向、即进出页面的方向。也由多晶硅制成的耦合栅70定位在浮栅60之上，并且通过另一个绝缘层32与其绝缘。耦合栅70具有下表面72。绝缘层32的厚度实质上是均匀的，其中下表面72与绝缘层32紧邻。因此，下表面72还具有非平坦轮廓，其中下表面72的轮廓沿用浮栅60的上表面62的轮廓。在一个优选实施例中，浮栅60的上表面62和耦合栅70的下表面72中的每个的轮廓为台阶形状。
在浮栅60的另一侧并且与其间隔开的是也由多晶硅制成的擦除栅28。擦除栅28定位在第二区域16之上，并且与其绝缘。擦除栅28也与耦合栅70紧邻但与其间隔开以及与耦合栅70的另一侧紧邻。擦除栅28与浮栅60的第二壁相邻，并且在浮栅60之上具有小突出端。在存储器单元100的操作中，浮栅60上存储的电荷(或者浮栅60上不存在电荷)控制第一区域14与第二区域16之间的电流流动。在浮栅60上具有电荷的情况下，对浮栅60编程。在浮栅60上没有电荷的情况下，擦除浮栅60。
图3所示的实施例与图2所示的实施例之间的仅有差别在于，在图3所示的实施例中，存储器单元50的浮栅60具有其第一侧壁，第一侧壁与字线栅20相邻，并且比与擦除栅28相邻的其第二侧壁要短。因此，存储器单元50的浮栅60具有其第一侧壁，该第一侧壁与字线栅20相邻，并且厚度为大约400 与擦除栅28相邻的第二侧壁的厚度大约为700
参照图5，示出使用本发明的存储器单元50(图2所示)或存储器单元100(图3所示)的存储器单元的阵列150的顶视图。多个存储器单元50或100设置成使得由第一区域14及其关联第二区域16所定义的各存储器单元50或100以及它们之间的沟道区18沿列方向延伸。此外，各字线20沿行方向延伸，连接不同列中的多个存储器单元50或100。另外，各耦合栅70还沿行方向延伸，连接不同列中的多个存储器单元50或100。耦合栅70叠在各列的浮栅60上，其中耦合栅70的下表面沿用浮栅60的上表面的非平坦轮廓。此外，擦除栅28沿行方向延伸，并且由各列中的一对存储器单元50或100共享。最后，在擦除栅28之下的第二区域16沿行方向延伸，连接不同列中的多个存储器单元50或100。
参照图4(a)，示出制作本发明的存储器单元50或100的方法中的第一步骤。存储器单元50或100与图1所示的存储器10极为相似。如前面所述，仅有差别是浮栅60的上表面的轮廓形状。因此，在形成最终形成浮栅60的多晶硅中的所有步骤均与形成图1所示浮栅24中使用的步骤相同。在形成多晶硅60之后，在氧化物层30上，它具有平坦形状的上表面62。然后，上表面62经过掩蔽步骤，并且然后蚀刻上表面62，从而创建上表面62中的台阶，这产生上表面62中的非平坦形状轮廓。在上表面62中创建的台阶能够具有图3所示的形状，这最终形成最靠近字线栅20的其第一侧壁高于最靠近擦除栅28的第二侧壁的浮栅60，从而产生存储器单元50。备选地，在上表面62中创建的台阶能够具有与图3所示相反的形状，这最终形成最靠近字线栅20的其第一侧壁比最靠近擦除栅28的第二侧壁要短的浮栅60，从而产生存储器单元100。
在蚀刻浮栅60的上表面62以形成非平坦上表面62之后，则沉积绝缘材料层32。绝缘材料32的厚度是使得它一致地沿用浮栅60的上表面62的非平坦轮廓形状。所产生结构如图4a所示。
此后，沉积多晶硅层70，这最终形成耦合栅70。层70具有下表面，该下表面与绝缘层32紧邻，并且沿用浮栅的上表面62的非平坦轮廓形状。所产生结构如图4b所示。
然后，在沉积耦合栅多晶硅之后，按照用于制作浮栅10的相同处理步骤来处理该结构。然后形成所产生存储器单元50或100。
从前面所述能够看到，由于浮栅的上表面62具有非平坦轮廓，并且耦合栅72的下表面沿用那个非平坦轮廓形状，所以产生浮栅60与耦合栅70之间的耦合比的增加，而没有增加浮栅60和耦合栅70的线尺寸。

Claims (10)

1.一种非易失性存储器单元，包括：
具有顶面的第一导电类型的半导体衬底；
所述衬底中沿所述顶面的第二导电类型的第一区域；
所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；
所述第一区域与所述第二区域之间的沟道区；
字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻，所述字线栅通过第一绝缘层与所述沟道区间隔开；
定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；
定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅，所述耦合栅具有下表面，所述下表面的轮廓沿用所述浮栅的所述上表面的轮廓；以及
定位成与所述浮栅的第二侧壁相邻的擦除栅，所述擦除栅定位在所述第二区域之上并且与其绝缘；
其中所述浮栅的所述上表面具有单个阶梯状的非平坦轮廓，使得所述第二侧壁比所述第一侧壁要高。
2.如权利要求1所述的存储器单元，其中，所述擦除栅在所述浮栅的一部分之上突出。
3.一种非易失性存储器单元阵列，包括：
具有顶面的第一导电类型的半导体衬底；
以具有多行和多列的阵列所设置的多个存储器单元，所述存储器单元的每个包括：所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的第二导电类型的第二区域，在列方向与所述第一区域间隔开，在所述第一区域与所述第二区域之间具有沟道区，所述沟道区的每个具有第一部分和第二部分，其中所述第一部分与所述第一区域紧邻；
字线栅，沿垂直于所述列方向的行方向延伸，定位在多个沟道区的所述第一部分之上，所述字线栅通过第一绝缘层与各沟道区间隔开；
定位在各沟道区的所述第二部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；
耦合栅，沿所述行方向延伸，定位在多个浮栅的所述上表面之上并且通过第三绝缘层与其绝缘，所述耦合栅具有下表面，所述下表面的轮廓沿用所述浮栅的所述上表面的轮廓；以及
擦除栅，沿所述行方向延伸于多列，并且定位成与多个浮栅的所述第二侧壁相邻，所述擦除栅定位在所述第二区域之上并且与其绝缘；
其中每个所述浮栅的所述上表面具有单个阶梯状的非平坦轮廓，使得每个浮栅的所述第二侧壁比每个浮栅的所述第一侧壁要高。
4.如权利要求3所述的阵列，其中，所述第二区域沿所述行方向延伸于多列。
5.如权利要求4所述的阵列，其中，所述擦除栅在所述多个浮栅中的每个的一部分之上突出。
6.一种非易失性存储器单元，包括：
具有顶面的第一导电类型的半导体衬底；
所述衬底中沿所述顶面的第二导电类型的第一区域；
所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；
所述第一区域与所述第二区域之间的沟道区；
字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻，所述字线栅通过第一绝缘层与所述沟道区间隔开；
定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔开的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；
所述浮栅的所述上表面上的第三绝缘层，所述第三绝缘层具有从所述第一侧壁延伸到所述第二侧壁的均匀厚度；
定位在所述第三绝缘层之上的耦合栅；以及
定位成与所述浮栅的第二侧壁相邻的擦除栅，所述擦除栅定位在所述第二区域之上并且与其绝缘；
其中所述浮栅的所述上表面具有单个阶梯状的非平坦轮廓，使得所述第二侧壁比所述第一侧壁要高。
7.如权利要求6所述的存储器单元，其中，所述擦除栅在所述浮栅的一部分之上突出。
8.一种制造非易失性存储器单元的方法，所述方法包括：
在半导体衬底的第一绝缘层上形成第一多晶硅层，所述第一多晶硅层具有平坦轮廓的顶面；
蚀刻所述第一多晶硅层的顶面，以便产生非平坦轮廓；
在所述第一多晶硅层的所述顶面上形成第二绝缘层，其中所述第二绝缘层的厚度在所述顶面之上实质均匀；
在所述第二绝缘层上形成第二多晶硅层，所述第二多晶硅层具有底面，所述底面的轮廓实质上沿用所述第一多晶硅层的所述顶面的非平坦轮廓；
掩蔽和切割所述第二多晶硅层、所述第二绝缘层和所述第一多晶硅层，以便分别形成耦合栅和浮栅；
在所述耦合栅和所述浮栅的相邻但相应相对侧形成字线栅和擦除栅；
在所述衬底中形成源区和漏区；
其中，所述第一多晶硅层的所述顶面的所述非平坦轮廓具有单个台阶，使得与所述擦除栅相邻但分隔开的所述浮栅的第一侧壁比与所述第一侧壁相对且与所述字线栅相邻但分隔开的所述浮栅的第二侧壁要短。
9.如权利要求8所述的方法，其中，所述源在所述擦除栅之下形成。
10.如权利要求8所述的方法，其中，所述漏与所述字线栅相邻地形成。
CN201110289174.0A 2011-08-31 2011-08-31 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元 Active CN102969346B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201110289174.0A CN102969346B (zh) 2011-08-31 2011-08-31 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元
KR1020147005783A KR101632124B1 (ko) 2011-08-31 2012-07-16 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀
PCT/US2012/046947 WO2013032585A1 (en) 2011-08-31 2012-07-16 A non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween
US14/125,029 US9379255B2 (en) 2011-08-31 2012-07-16 Non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween
EP12828535.0A EP2751840A4 (en) 2011-08-31 2012-07-16 NON-VOLATILE MEMORY CELL WITH A FLOATING GATE AND A COUPLING GATE WITH IMPROVED COUPLING RATIO BETWEEN
JP2014528393A JP6007251B2 (ja) 2011-08-31 2012-07-16 ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル
TW101126610A TWI508230B (zh) 2011-08-31 2012-07-24 具有帶改進耦合比的浮閘和耦合閘的非易失性記憶體胞元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110289174.0A CN102969346B (zh) 2011-08-31 2011-08-31 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元

Publications (2)

Publication Number Publication Date
CN102969346A CN102969346A (zh) 2013-03-13
CN102969346B true CN102969346B (zh) 2016-08-10

Family

ID=47756718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110289174.0A Active CN102969346B (zh) 2011-08-31 2011-08-31 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元

Country Status (7)

Country Link
US (1) US9379255B2 (zh)
EP (1) EP2751840A4 (zh)
JP (1) JP6007251B2 (zh)
KR (1) KR101632124B1 (zh)
CN (1) CN102969346B (zh)
TW (1) TWI508230B (zh)
WO (1) WO2013032585A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5964522B2 (ja) * 2013-03-14 2016-08-03 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリのプログラムアルゴリズムのデバイス及び方法
CN104425499A (zh) * 2013-08-29 2015-03-18 林崇荣 记忆体元件、记忆体阵列与其操作方法
US10312248B2 (en) * 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
JP6503077B2 (ja) 2015-01-22 2019-04-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 高密度スプリットゲート型メモリセル
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 ***栅型双位非易失性存储器单元
WO2017200709A1 (en) * 2016-05-18 2017-11-23 Silicon Storage Technology, Inc. Method of making split gate non-volatile flash memory cell
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造***栅非易失性闪存单元的方法
CN109728099A (zh) * 2019-02-26 2019-05-07 武汉新芯集成电路制造有限公司 一种闪存器件及其制造方法
CN114335185A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的***栅双位非易失性存储器单元及其制备方法
US11462622B1 (en) 2021-06-23 2022-10-04 Globalfoundries Singapore Pte. Ltd. Memory cells and methods of forming a memory cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677867A (en) * 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
KR100215883B1 (ko) * 1996-09-02 1999-08-16 구본준 플래쉬 메모리 소자 및 그 제조방법
JPH10173074A (ja) * 1996-12-05 1998-06-26 Sony Corp 不揮発性半導体装置
US6225162B1 (en) * 1999-07-06 2001-05-01 Taiwan Semiconductor Manufacturing Company Step-shaped floating poly-si gate to improve gate coupling ratio for flash memory application
KR100454132B1 (ko) * 2002-09-09 2004-10-26 삼성전자주식회사 비휘발성 기억소자 및 그 형성방법
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
KR100511598B1 (ko) * 2003-09-24 2005-08-31 동부아남반도체 주식회사 플래시 메모리 제조방법
JP2006261668A (ja) * 2005-03-14 2006-09-28 Samsung Electronics Co Ltd スプリットゲート型不揮発性メモリ装置及びその製造方法
KR100645063B1 (ko) * 2005-03-14 2006-11-10 삼성전자주식회사 비휘발성 기억장치 및 그 제조방법
KR20120041806A (ko) * 2006-08-16 2012-05-02 샌디스크 코포레이션 형상화된 플로팅 게이트를 갖는 비휘발성 메모리
US7755132B2 (en) * 2006-08-16 2010-07-13 Sandisk Corporation Nonvolatile memories with shaped floating gates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Also Published As

Publication number Publication date
KR20140057582A (ko) 2014-05-13
WO2013032585A1 (en) 2013-03-07
JP6007251B2 (ja) 2016-10-12
CN102969346A (zh) 2013-03-13
US9379255B2 (en) 2016-06-28
TWI508230B (zh) 2015-11-11
KR101632124B1 (ko) 2016-06-20
EP2751840A1 (en) 2014-07-09
TW201320249A (zh) 2013-05-16
JP2014529907A (ja) 2014-11-13
US20140203343A1 (en) 2014-07-24
EP2751840A4 (en) 2015-04-29

Similar Documents

Publication Publication Date Title
CN102969346B (zh) 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元
CN103872057B (zh) 非易失性存储器件及其制造方法
CN108122925A (zh) 三维半导体存储器件
KR101991147B1 (ko) 에칭 정지를 사용한 3차원 메모리 어레이 제조 방법
US20180233513A1 (en) Three-dimensional nand memory device with common bit line for multiple nand strings in each memory block
US9634097B2 (en) 3D NAND with oxide semiconductor channel
JP6842386B2 (ja) 半導体装置
CN109791931A (zh) 在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法
CN109716522A (zh) 具有自对准漏极侧选择栅极电极的三维存储器器件及其制造方法
CN110416219A (zh) 三维半导体存储器件
CN109768047A (zh) 三维半导体存储器件
CN109564922A (zh) 三维存储设备及其制造方法
CN107046037A (zh) 垂直存储器件及其制造方法
US20080023749A1 (en) Non-volatile memory device and methods of operating and fabricating the same
CN103620789A (zh) 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法
KR20170028871A (ko) 물결 모양의 전하 저장 층을 갖는 3차원 nand 디바이스
CN108666313A (zh) 改善动态随机存储器行锤现象的半导体结构及其制作方法
CN106887435A (zh) 一种3DNand闪存设备及其制作方法
CN109390344A (zh) 包括垂直结构的三维半导体器件及形成其的方法
CN103258738B (zh) 超晶格纳米线场效应晶体管及其形成方法
CN103794609B (zh) 非挥发性内存单元及非挥发性内存矩阵
CN107871749A (zh) 制造半导体器件的方法
CN107342288A (zh) ***栅型双位非易失性存储器单元
CN104246985B (zh) 形成用于非易失性存储器阵列的叠层栅结构的方法
CN108550579B (zh) 三维存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant