CN102959658A - 通过嵌入隧穿纳米结构的高能量存储电容器 - Google Patents

Abstract

在全电子电池(AEB)中，嵌入到电容器的两电极之间的有源区内的夹杂物提供增加的能量存储。电子可去往/来自夹杂物和/或在夹杂物之间隧穿，由此相比传统电容器增加了电荷存储密度。一个或多个电池层存在于AEB中以阻止DC电流流过该设备。AEB效应可通过使用多层有源区予以提高，该多层有源区具有带夹杂物的多个夹杂物层，所述多个夹杂物层由不具有夹杂物的间隔层分隔。平面几何形状的电极和/或势垒层的圆柱几何形状或其周围的包裹的使用能提高基础AEB效应。可伴随AEB效应一起采用的其它物理效应是激发态能量存储以及玻色-爱因斯坦凝聚(BEC)的形成。

Description

通过嵌入隧穿纳米结构的高能量存储电容器

技术领域

本发明涉及能量存储。

背景技术

能量存储对于大量和多种的电子设备，特别是对于移动设备和电动车辆或混合动力车辆而言是至关重要的组成部分。能量存储器件是基于多种物理效应的。例如，可利用电场来在电容器中存储能量，以及可利用化学反应（包括离子运动）来在电池中存储能量。然而，电容器中的能量存储可能受到器件几何形状的限制（例如，2-D电容器板具有有限面积），并且电池可能由于电化学反应中固有的离子运动而具有缓慢的响应时间。

电池供电的设备(诸如混合动力车辆或电动车辆)经常在性能方面受制于电池单位重量所存储的较低能量。电池由于电化学反应产生的低电压以及存储在电池中的离子的较大尺寸和重量而具有低的存储密度。电池中缓慢的离子迁移也导致缓慢的充电和放电性能。进一步，现有电池对离子迁移的依赖性导致电池较高的退化率。

因此，业内的一大进步是提供具有能量密度比电容器更高、充电/放电比电池更快和/或寿命比电池长得多的能量存储。

发明内容

通过单独或组合地利用若干种物理效应而提供改进的能量存储器。第一种效应可称为全电子电池（AEB）效应，且涉及使用嵌入到电容器两个电极之间的有源区内的夹杂物。电子可去往/来自夹杂物和/或在夹杂物之间隧穿，由此相比传统电容器增加了电荷存储密度。一个或多个电池层出现在AEB中以阻挡DC电流流过该设备。AEB效应可通过使用多层有源区予以提高，该多层有源区具有带夹杂物的多个夹杂物层，所述多个夹杂物层由不具有夹杂物的间隔层分隔。将圆柱几何形状或四周包裹的电极和/或势垒层使用在平面几何形状中使用能提高基础AEB效应。

可伴随AEB效应一起采用的其它物理效应是受激态能量存储以及玻色-爱因斯坦凝聚(BEC)的形成。在受激态能量存储中，夹杂物具有比其基态更高能量的受激状态，并能通过使电荷转变至受激状态而存储能量。这种效应可增加能量存储能力。尽管电子由于是费米子而无法形成BEC，然而已知为能够形成在半导体中的激子的受约束的电子-空穴对是玻色子，并因此能形成BEC。所有电子势垒可被配置成利于激子形成并因此利于BEC形成。BEC形成预期会增加场致发射隧穿的阻抗，增加介电常数并降低基态能量，其结果是在不稳定发生前在受激态下能存储更多能量。

应用包括电网能量存储器、电动车辆能量存储器（EV或PHEV电池）、便携式电子器件（膝上型电脑、蜂窝电话等）以及部队装备/武器，其优势包括高能量密度存储（可大于250Whr/kg）、高功率密度存储（~10⁸W/kg）、快速的充电/放电速率和因为没有化学反应而具有低的随时间老化。进一步的优势包括没有移动的原子/离子，没有灾难性、不安全的故障的风险。

本发明涉及具有非常高的存储密度的电容器和电子电池。由于本方法依靠作为电子而不是离子存储的电能，所以提供具有高存储容量的小而轻的器件。进一步，电子迁移容许快速的充电与放电。相对于现有的能量存储器件，本固态器件还可具有延长的寿命。在这种方法中，不同于表面电荷（如传统的电容器）或离子（如电池），能量存储是经由大量电子完成的。

附图说明

图1a-d示出本发明的若干实施例。

图2a-c示出具有多层有源区的本发明实施例。

图3示出与本发明的实施例有关的参数范围。

图4示出若干种材料的介电常数和击穿电压。

图5a示出涉及本发明原理的用于实验的控制结构。

图5b示出图5a的控制结构的I-V数据。

图6a示出与本发明原理有关的测试结构。

图6b-f示出来自图6a的测试结构的实验数据。

图7示出来自具有相对较大的电极面积的样本的实验结果。

图8a-j示出本发明一个实施例的示例性制造过程。

图9a-b示出具有四周包裹的几何形状的本发明的实施例。

图10a-c示出夹杂物几何形状的一些替代的可能性。

图10d示出提供垂直对准的量子点的方法。

图11示出具有圆柱几何形状的本发明的实施例。

图12a-b示出根据本发明实施例的不同尺寸的夹杂物的使用的示例。

图13示出适于用在本发明实施例中的若干种夹杂物。

图14a-b示出能在受激态下存储电荷的本发明的充电实施例。

图15a-b示出能在受激态下存储电荷的本发明的放电实施例。

图16示出能在充电状态下形成激子的本发明的实施例。

图17a-c示出本发明实施例中用于提供激子的若干种替代性方法。

图18a-d示出电荷存储可如何受到激子的玻色-爱因斯坦凝聚成形的影响。

具体实施方式

图1a-d示出本发明的若干实施例。概括地说，本发明的实施例是包括第一电极、第二电极、一个或多个有源层(或有源区)以及一个或多个势垒层的能量存储器件。有源层和势垒层被夹设在电极之间。有源层具有设置在有源层基质中的夹杂物，以使电子能通过有源层基质的隧穿流至夹杂物或从夹杂物流出。势垒层基本防止电子跨势垒层隧穿(并也基本上阻挡所有其它DC电流流过)。这类器件能通过用夹杂物建立电荷间距来存储能量，并能通过将该电荷间距用作能源来提供能量。

在图1a的示例中，势垒层102和有源层104被夹设在电极108、110之间。有源层104的夹杂物中的一个被标示为106。图1b示出两个势垒层102a、b包夹一有源层104的示例。图1c示出两个有源层104a、b包夹一势垒层102的示例。图1d示出有源层104a、b和势垒层102a、b、c的一种替代性配置。

将这些器件称为全电子电池(AEB)是适宜的。一种理解AEB的方法是将其与传统电容器比较，所述传统电容器可从图1a的结构通过去除有源层104并将势垒层104扩展成填充两电极之间的间隙而获得。在图1a的AEB中，可部分地通过用夹杂物建立电荷间距来提供能量存储。例如，电荷间距可来源于夹杂物上的净负电荷和相反电极110上的净正电荷。该能量存储基于(即在夹杂物上的)体积电荷存储。相反，传统电容器的电荷间距是排他地由电极上的表面电荷确定的，并且体积电荷存储是不可能的。随着有源层添加，用于能量存储的体积电荷间距的可能性增加。例如，在图1c的配置中，势垒层102的相反侧上的夹杂物可具有相反的净电荷。

AEB允许相对于传统介电电容器的电荷存储的另一种可能性。电容器中的能量存储与电介质的介电常数有关，该介电常数依赖于当跨电介质施加给定电场时产生的偶极子的量。通过使有源层中的夹杂物之间的电荷极化，AEB允许更大偶极子的产生(相隔更长距离的更多电荷)，这允许更多的能量存储。例如，在图1a的结构中，与更靠近电极108的夹杂物相比，更靠近势垒层102的夹杂物可携带相对负的电荷。另外，可组合这两种效果，由此在图1c的结构中，有源层104a的所有夹杂物相对于有源层104b中的夹杂物带负电荷，同时更靠近电极108的层104a中的夹杂物相比更靠近势垒层102的层104a中的夹杂物带负电荷。应当理解相对电荷的所有组合和置换是可能的，前面的情况是示例性的。

本器件的值得关注的特征在于它相比诸如晶体管之类的微电子开关器件而言往往更大。在一些实施例中，器件尺寸可与传统电池(例如1m的数量级)相当或比传统电池更大。这样的尺寸是根据其存储能量的目的而得出的。优选地，这些电极各自具有1μm²或更大的几何面积，并更优选地，电极面积为1mm²或更大。本发明实施例的另一个典型特征是在相对高的电压下操作。优选地，通过夹杂物的电荷间距是通过在电极之间施加5V或更大的电压而建立的。本发明一些实施例的另一个值得注意的特征为AEB优选地是二端子器件，其中仅有的外部器件端子是位于介电结构任一侧的电极。

本发明的实施例可提供高的电荷存储密度。为量化这一点，将体积平均电荷间距密度定义如下是适宜的：在其一个端子附近具有N个额外电子和在另一端子附近具有N个丢失电子(即空穴)并且这两个端子之间的体积为V的经充电器件中，体积平均电荷间距密度为N/V。优选地，当电荷间距出现在夹杂物之间时(即当AEB处于能量存储状态时)，体积平均的电荷间距密度可以是10^-4e^-/nm³或更大。

AEB的重要设计参数包括以下参数中的一些或全部：电极和夹杂物之间的间隔；夹杂物之间的间隔；夹杂物的尺寸、形状和数量密度；电极与夹杂物之间的隧穿能垒；夹杂物之间的隧穿势垒；介电常数；以及功函数。可通过合适的几何形状设计和材料选择来选择器件的充电和放电速率以及存储容量。充电和放电速率依赖于夹杂物之间的间隙以及有源层基质材料的带隙和介电常数，因此通过改变夹杂物之间的距离和/或基质材料和介电常数和带隙可改变该速率。充电和放电速率进一步取决于有源层基质材料和夹杂物的电子亲和性。

隧穿是全电子电池的特有特征。电子可在有源层和电极中的夹杂物之间隧穿。电子也可在同一有源层内的夹杂物之间隧穿。在特定器件中，这些隧穿机制中的任意一种或两者可以是相关的。归因于势垒层，通过隧穿或通过任何其它机制从一个有源层至另一有源层的电子是可忽略的。因此，势垒层是厚至足以基本防止隧穿的绝缘材料层。

在图1a的示例中，电子可在电极108和有源层104内的夹杂物之间隧穿，但从这些夹杂物至电极110的隧穿受到势垒层102的阻挡。在图1b的示例中，由于势垒层102，电子无法在电极和有源层夹杂物之间隧穿。然而，仍然能通过夹杂物建立电荷间距。例如，有源层104的夹杂物之间的隧穿可提供夹杂物上的电荷间距。该隧穿可通过施加于电极108、110的电压而诱发。

电极优选地是扁平的(即充分扁平以进行晶片粘结和/或晶体生长)，稳定的(即不应当形成枝状晶体)并具有适当的导电性(即薄层电阻＜1KΩ/平方)。有源层应当允许至/自夹杂物的电荷迁移，并应当提供高密度的夹杂物(优选地多于10¹⁵夹杂物/cm³)以实现有源层内的高电荷存储。夹杂物优选地在其环境(即有源层基质)中是化学稳定的，优选地提供高的电荷存储密度(优选地高于10^-4e^-/nm³)，并优选地提供可逆充电(即可多次充电和放电)。势垒层优选地具有高的击穿强度(优选地高于0.5V/nm，更优选地高于1V/nm)、高的电阻率(优选地高于10¹²Ω-cm，更优选地高于10¹⁶Ω-cm)以及低的漏电流(优选地在完全充电场下低于100nA/cm²，更优选地在完全充电场下低于1nA/cm²)。

在一些情形下，AEB的有源层是多层结构。在这类情形下，将有源层称为有源区是适宜的，每个有源区包含一般以交替方式设置的间隔层和夹杂物层。夹杂物层包括夹杂物，而间隔层基本不包括夹杂物。在有源区内，电子可通过隧穿过间隔层而从一个夹杂物层隧穿至另一夹杂物层。因此，间隔层不作为隧穿的势垒。

图2a-c示出具有多层有源区的本发明的实施例。在图2a的示例中，第一有源区204包括夹杂物层204a和间隔层204b。第二有源层206包括夹杂物层206a和间隔层206b。有源区204、206由势垒层102分隔开。该组件被夹设在电极108、110之间。针对前面的层图示出等效电路。在该等效电路上，C₀是电极108、110的电容，C_qd是夹杂物层204a、206a的电容，而C_i是界面双层电容，它可以是1-50mF/cm²的数量级的。随着势垒层102的每一侧上的有源层数目增加，附加的C_qd和C_i项将对总电容作出贡献，由此增加电容和能量存储。该等效电路模型提供另一种方法来理解AEB该如何提供增强的电容和能量存储。

数字例可帮助理解串联/并联组合中电容的添加将如何使器件的总电容增大。参照图2b，邻近电极108、110的两个势垒层102a、102b夹住两个有源层104a、104b，这两个有源层104a、104b包含夹杂物，其中一个夹杂物被标示为106。间隔层280位于有源层104a、104b之间。由于本发明描述的效应，有源层之间的有效介电常数可增大，为解说目的我们选择1000的值。如果间隔层和势垒层的本征介电常数为3.9，势垒层的厚度为5nm，且间隔层的厚度为2nm，则器件的总电容可增加38％。图2b的电路图可帮助理解结构的总电容。标示C2的两个电容是势垒层102a、102b上的电容，而电容C1是夹杂物层104a和104b之间的电容。

在这种类型的实施例中，重要的使电子能隧穿过间隔层以使电子迁移发生在多层有源区的整个厚度上。已使用时间依存的

（薛定谔）等式的模拟来针对各间隔层参数研究隧穿时间。对于高度=6.8eV，

的间隔层参数，所模拟的隧穿时间是4fs的数量级或更少。具有更低高度和/或更少厚度的间隔层将具有更短的隧穿时间。因此，预期通过间隔层的隧穿将以足够的效率和速度进行。

图2c示出本发明的实施例的详细视图。在该例中，有源区也被组织成交替的夹杂物层和间隔层。更具体地，有源区210包括由间隔层216分隔的夹杂物层214和218。夹杂物层214通过间隔层212与电极108分隔开。类似地，有源区230包括由间隔层236分隔的夹杂物层234和238。夹杂物层234通过间隔层232与电极110分隔开。有源区210、230由势垒层102分隔。夹杂物层可以是金属的或半导体的并可含有内嵌的夹杂物，该夹杂物具有比介电结构的电子亲和性更高的电子亲和性。

可将夹杂物设置成提供夹杂物的功函数梯度，例如，通过提供夹杂物尺寸和/或材料成分梯度。夹杂物层可包括具有不同功函数的不同材料，并可被设置为形成费米能级梯度。夹杂物层可包括电子亲和性低于部分或全部介电结构的电子亲和性的一种或多种材料。该费米能级梯度被设置成在充电期间电子(空穴)从较高(较低)功函数的材料流至较低(较高)功函数的材料，由此在放电期间电子(空穴)迁移得到费米能级梯度的帮助。这确保了在充电电压V>0和电流I>0的情形下，放电电压将在V>0且I<0的象限内。

作为优选的特征，这个示例包括夹杂物的垂直堆叠。每个夹杂物层都能通过自身来存储电荷量，因此带有多个夹杂物层层的器件能存储更大量的电荷。由于连续堆叠的这些夹杂物层的电压是加性的，且能量密度标度与该电压的平方成比例，因此可获得实质上更高的能量密度。

在一个实施例中，能量存储器件具有各种不同尺寸的夹杂物。优选地，将大的夹杂物设置在一个电极附近，而将较小的夹杂物设置在相对电极的附近。电荷被优先存储在较大夹杂物中。即使当单位电池呈中性时，尺寸分布中的梯度容许夹杂物的极化（如，较大夹杂物由于其邻近于较小夹杂物而被极化）。当器件被充电时，过量的电荷优选地包含在较大的夹杂物中，藉此增加所存储的电荷。要注意，夹杂物可具有宽范围的尺寸。具体地，较大的夹杂物可以是纳米线、量子阱和/或体夹杂物，而较小的夹杂物可以像单个原子那样小。

在另一个实施例中，夹杂物由不同材料制成。附加地，第一夹杂物可由具有比第二夹杂物更大功函数的材料制成。电子迁移源自邻近材料之间的费米能级差，所以随着费米能级中的更大差异可获得更大的极化。

鉴于接下来关联于图2c的更具体示例，能更好地理解这些原理。在这个具体示例中，采用尺寸梯度。夹杂物层234中的夹杂物(其中一个被标示为252)大于夹杂物层238中的夹杂物(其中一个被标示为254)。类似地，夹杂物层218中的夹杂物(其中一个被标示为258)大于夹杂物层214中的夹杂物(其中一个被标示为256)。由于功函数随着量子界限的夹杂物的尺寸减小而减小，因此这些尺寸梯度提供跨有源区210、230的功函数的连续变化。

在这个示例中，夹杂物层234、238、214和218的厚度优选在0.3nm至300μm的范围内。势垒层102优选地具有1nm到500μm范围内的厚度，且优选地具有相对高的电子亲和性、相对高的带隙和相对高的击穿电压。势垒层102的带隙可以高于1eV，并优选地高于4eV。势垒层102的击穿场优选地高于1MV/cm并且更优选地高于3MV/cm。势垒层102可由包括但不局限于下列材料的材料制成：ZnS、TiO₂、Al₂O₃、ZrO₂、Y₂O₃、HfO₂、Si₃N₄、SiO₂、其他氧化物、氮化物、硫化物和硒化物，及其混合物或组合物。

用于间隔层212、216、323和236的一些示例材料包括但不限于：Al₂O₃、Si、TiO₂、Ti-氮化物、Ti-氧氮化物、Ge、PbS、PbSe、PbO、InAs、InSb、ZnS、ZnO、ZrO₂、HfO₂、SiO₂、Si₃N₄、Y₂O₃、BaTiO₃、SrO、SrTiO₃及其混合物或组合物。间隔层厚度优选地在0.3-5nm数量级以允许电子隧穿。

电极108优选地具有相对小的功函数φ_s（也就是，φ_s低于4eV且更优选地低于3eV）。用于电极108的一些示例材料包括但不限于：Zn、Li、Na、Mg、K、Ca、Rb、Sr、Ba、Cs、掺杂的金刚石和Y。电极110优选地具有相对大的功函数φ₁(即高于4.5eV且优选地高于5.5eV的φ₁)。用于电极110的一些示例材料包括但不限于：Au、Pt、W、Al、Cu、Ag、Ti、Se、Ge、Pd、Ni、Co、Rh、Ir和Os。电极功函数差将反映夹杂物中的功函数的总体梯度。

通过使用高密度状态(DOS)材料作为夹杂物材料，夹杂物大小梯度是高度可极化的，这种高密度状态材料包括但不限于：Ni、Pt、Cu、Ag、Au和Ir。在有源区材料中，夹杂物优选是化学稳定的（例如，如果基质材料是氧化物则夹杂物不会氧化）。用于夹杂物的材料包括诸如Pt、Au、Ni、Ag、W、Ti、Al、Cu、Pd、Cs、Li、Na、K、Y、Sr和Ba之类的金属。用于夹杂物的材料的进一步示例包括低带隙的半导体，诸如InAs、InSb、PbSe、PbS、ZnS、CdSe、CdS、ZnSe、Ge、Si、Sn以及诸如RuO₂之类的导电氧化物。

籍此可增加电子存储器件中的能量容量的另一种方法是增加介电材料的介电常数，由此增加可在给定电压下存储在器件中的电荷的量。这可通过在较大距离上移动材料中的电荷或通过移动更大数量的电荷来达成。宏观介电响应的克露西斯-莫索第(Clausius-Mossotti9：CM)理论在这种背景下是有帮助的。在这种模型中，宏观介电常数e是按照微观夹杂物的参数来表达的。更具体地，相关的微观参数是夹杂物的数量密度N以及夹杂物的可极化性a。e的CM结果表示如下：

$\mathrm{\&epsiv;}=1+\frac{\mathrm{N\&alpha;}/{\mathrm{\&epsiv;}}_0}{1-\mathrm{N\&alpha;}/3{\mathrm{\&epsiv;}}_0}$

其中e₀是自由空间的介电常数。当Na处于3e₀数量级时，该模型预示大的介电常数(即大电荷和能量存储)。

图3示出N-α参数空间。直线302表示在其上通过CM模型预示高e的N-α点的轨迹。星形表示材料BaTiO₃的N和α的0K值，已知其具有不寻常的介电特性。具体地说，BaTiO₃的介电常数是高度温度依存的，并在127℃下可超过10000。BaTiO₃的这种性状为CM模型提供根据，并暗示着在直线302处或附近的其它位置也可提供有用的介电性质。图3上的带点区域表示可通过当今生长技术(例如原子层沉积(ALD))达到的纳米夹杂物的参数空间。溅射和其它方法可用来制造所需尺寸的夹杂物。图3上用水平线表示的区域表示可通过已知生长技术或其微小改型达到的纳米夹杂物的参数空间。根据CM模型，在图3的虚线和水平线区域内均可达到纳米夹杂物的高介电常数，并且N-α参数空间的这个部分(即区域304)因此对于AEB设计是特别感兴趣的。如果能实现较强的偶极矩，则较大的夹杂物尺寸(更远离图3上的右侧)也是AEB感兴趣的。较大的夹杂物可通过胶体法(以其原状态或其它状态（in situ or ex situ）并通过旋转铸造沉积、Langmuir-Blodgett沉积或其它方式)、光刻法、压印或本领域内技术人员已知的其它方法制造而成。

理解AEB的另一方法是考虑介电常数和击穿电压的参数空间。图4示出对于若干种材料的介电常数和击穿电压。具有高介电常数的材料具有低的击穿电压，反之亦然。AEB可被视为一种提供高介电常数的手段，该手段使用高击穿电压材料的纳米构造以提供同样具有高击穿电压的高介电常数结构。相比从高e材料开始着手并尝试通过纳米构造增加击穿电压，这种方法表现出更远大的前途。AEB的指导原则包括使击穿强度与介电常数断绝联系，移动电子而非离子，并将能量存储在电子-空穴氧化还原对中。

图5a示出涉及本发明原理的用于实验的控制结构。在这个示例中，电压源502经由Pt/Ir原子力显微镜（AFM）尖端504来向控制样本提供输入。控制样本包括石英衬底518、Cr层516和Pt层514，它们一起形成这个样本的底部电极；10nm厚的ZrO₂绝缘层512、10nm厚的导电Pt层510、10nm厚的ZrO₂绝缘层508以及Pt顶部电极506。这种控制结构基本上是两个串联的电容器。

图5b示出图5a的控制结构的I-V数据。实线示出7.8V/s的电压扫描速率(dV/dt)的结果，而虚线表示8.8V/s的电压扫描速率的结果。如预期的那样，由于电容器电流I由I=CdV/dt表示(其中C是电容)，因此在较高扫描速率下有更多电流流过。

图6a示出与本发明原理有关的测试结构。在这个示例中，电压源601经由Pt/Ir AFM尖端（未示出）向测试样本提供输入。测试样品包括石英基底626、Cr层624和Pt层622，它们一起形成这个样品的底部电极；10nm厚的ZrO₂绝缘层620、10nm厚的导电Pt层618、2nm厚的ZrO₂绝缘层616、10xPt量子点层614、10nm厚的ZrO₂绝缘层612、10nm厚的导电Pt层610、2nm厚的ZrO₂绝缘层608、10x Pt量子点层606、10nm厚的ZrO₂绝缘层604和Pt顶部电极602。这里，“10x”表示执行Pt的10个ALD循环以形成平均直径为1.7nm且数量密度为每cm²上3.2x10¹²个点的Pt岛。

AEB效应的实验特征是在所施加的电压的扫描过程中获得的I-V曲线的峰值。图6b示出一代表例。在该例中，当电压在3906V/s的扫描速率下从10V扫描至-10V时，观察到一基本的I/V峰。该峰归因于作为将存储在器件中的电荷带入到10V偏压的最初状态的结果，存储在器件中的电荷被释放。这样的I-V峰的量化分析提供了用于功率和能量存储密度的实验估算的基础。更具体地，图6c示出图6a的结构的原始峰值数据，图6d示出相应的能量密度结果。

图6e和6f示出图5a的控制结构和图6a的测试结构的比较的能量和功率密度结果。这些图上的“充电电压”如下定义。从X伏特到10伏特执行电压扫描，其中X是充电电压且是负值。从X到0伏特的电压范围用来对器件充电，而从0到10V的电压范围是放电范围。从这些图可以看出，当充电电压变得越负（即器件被更完全地充电），所存储的能量/功率增加。

图7示出源自具有相对大的电极面积的样本的实验结果。在这些实验中，将两种配置进行比较。内部配置如图1b所示，而外部配置如图1c所示。对于两种配置，有源区是具有Pt的15ALD循环的Pt量子点层以及2nm的Al₂O₃间隔层的单元电池的重复。单元电池在图1c所示的外侧配置中在每个电极附近重复N次，并在图1b所示的内侧配置中的结构中心重复2N次。对于外侧配置，势垒层是22+4*(9-N)nm厚的Al₂O₃。对于内侧配置，两个势垒层在电极附近具有(22+4*(9-N))/2nm的厚度。顶部电极是具有3mm直径的盘。图7示出对于N=2、6和9的结果。获得显著提高的介电常数，尤其是对“外侧”配置而言。这些结果的重要特征是，大的介电常数是就具有宏观电极面积的器件通过实验观察到的——与基本是微观探针尖部的顶部电极相反。

在这些器件的其它实验工作中，已着手对AEB寿命的初步研究。在一个实施例中，在超过400次充电-放电循环中没有观察到AEB电容减小。在那种实验中，展示出电介质的自愈特性，其中器件的分流电阻随时间增加。该自愈效果可能是由于较大的局部电流流过低电阻的小区域并烧尽该区域，从而有效地从单位电池去除缺陷。这种自愈特性对延长器件寿命而言是重要的。

图8a-8j示出用于制造固态能源器件的步骤800的可能顺序。如本领域内技术人员清楚知道的，许多步骤和方法的变化是可能的，其中提供了下列示例性顺序。如图8a所示，例如玻璃的衬底802被清洗并使用溅射镀膜、蒸镀或旋涂来将背面电极804沉积在其上。替代地，可将金属箔用作衬底。对电极可采用任何金属沉积方法，包括但不限于：气相沉积和无电镀。

清洗该组件并优选地使用原子层沉积(ALD)沉积具有量子点夹杂物808的10nm-200nm的有源区806，如图8b所示。也可采用任何其它量子点沉积技术，包括但不限于汽相沉积、自组装和胶态量子点的处理。图8c示出下一步骤，即在有源区806上提供掩模层810并将有源区806蚀刻成要求的形状或图案。图8d示出在清洗之后去除的掩模层810的去除过程。

图8e示出使用化学汽相沉积(CVD)或等离子汽相沉积(PVD)沉积被清洗和选择地被平整化的100nm至500nm势垒层812的步骤。可采用绝缘体沉积方法。

图8f示出使用ALD在绝缘层812上沉积另一10nm至200nm有源区814的步骤。该结构设有另一掩模层816并被蚀刻，如图8g所示。在去除掩模层816并接着清洗之后，图8h示出从结构底部至顶部沉积一金属剥离掩模层818。顶部电极820是使用溅射、蒸镀或旋涂沉积的，如图8i所示。图8j示出金属剥离层818被去除，并且最终结构821可被清洗以切块、引线接合和封装。

前述制造例描述一种制造AEB的薄膜沉积方法。也可通过使用体生长和粘合、层转移或这三种方法的任何混合方式来制造AEB。

作为体生长和粘合工艺的一个例子，假设有源区和势垒层的体样本是可得的。势垒层的一侧可以被减薄，之后将有源区材料粘合至势垒层。一旦势垒层和有源区被粘合到一起，势垒层可进一步减薄(如有需要/根据需要)并随后粘合至金属以提供第一电极。第二电极可通过将金属粘合至有源区与第一电极相对的露出面来提供。

层转移方法是基于使用离子植入来在结构的可选深度上形成薄弱区并随后在其薄弱点分离该结构。宜将这种工艺概括为在特定位置的切割。这种方法的进一步细节可在US 7,323,398中找到，该文献全篇地援引包含于此。一种在AEB制造中使用层分离的方法开始于具有金属上薄绝缘层的衬底，将有源区结构粘合至绝缘层的露出面，并随后使用层转移来切割有源层以使要求厚度的有源区保持在绝缘层上。在AEB制造中使用层分离的另一种方法是粘合有源区和势垒层材料，之后使用层转移来切割势垒层材料以使所需厚度的势垒层材料保持在有源区上。

图9a-b示出具有四周包裹的几何形状的本发明实施例。在图9a的示例中，有源区904紧挨着势垒层902并具有夹杂物，夹杂物之一被表示为906。电极910被设置在势垒层902附近。电极908包裹在有源区904周围并也与势垒层902形成接触。图9b的示例类似于图9a的示例，除了势垒层902包裹在有源区904周围以外。在任一情形下，该四周包裹的几何形状有助于防止电荷泄漏，并可造成有源区中的电场线的集中，两种情形都是合需的。在具有电极横向尺寸比有源层和势垒层更小的台式结构的AEB中，如图8j所示，势垒层和有源层的表面上的两个电极之间可能流过漏电流。当有机污染物、水蒸气或其它物质落在表面上时，表面导电会是可能的。如图9a和图9b所示的四周包裹结构可减少该表面漏电流。由于在有源区上下降的电压藉由AEB效应对极化作出贡献，电场的集中是合需的，这增加了能量存储。

图10a-c示出夹杂物几何形状的一些替代的可能性。图10a的示例示出具有根据尺寸设置以提供本发明的功函数梯度的夹杂物1012的有源区104，如前面结合图2b描述的那样。图10a示出的一个显著特征是夹杂物可相对于彼此横向对准，或者也可以不那样。

图10b示出相对于彼此横向对准的夹杂物1014。在多数情形下，优选的是夹杂物相对于其所在层之上和之下的层上的夹杂物是横向对准的，因为这利于至/自有源区内的所有夹杂物的电子隧穿，这对能量存储是有益的。传统的夹杂物沉积方法，例如量子点沉积方法，通常不提供获得如图10b所示的对准结构所需的横向控制度。一种缓解横向失准效果的方法示出于图10c。在该例中，有源区104包括交替的量子点和量子阱层(量子点之一被标示为1016而量子阱之一被标示为1018)。由于量子点绝不会相对于量子阱而横向失准，因此失准效果被减轻。

图10d示出提供垂直对准的量子点的方法。其基本理念是在具有垂直纳米孔的模板1020中执行ALD。同一孔中形成的量子点(例如点1022)是相对于彼此横向对准的。阳极氧化铝是模板1020的适宜材料，并且已知可在这种材料中制造出～3nm的垂直纳米孔。模板1022的另一种可能性是聚碳酸酯的跟踪蚀刻薄膜。金属和电介质的交替ALD循环可在模板孔中形成对准的量子点。在这种情形下，AEB的有源区可包括模板和模板孔的内含物。因此，模板材料优选是带高击穿强度的绝缘体。随着金属和绝缘体的沉积循环交替出现，孔随着其被填充将变得狭窄。因此，由于孔壁的收缩，后继沉积的夹杂物将小于底层的夹杂物。因此，这样方法也提供在夹杂物间形成尺寸梯度并因此形成费米能级梯度的机制。

图11示出具有圆柱几何形状的本发明的实施例。在这里，有源区1104和势垒层1102是在中央电极1110周围配置成同轴几何形状，并被外电极1108包围。有源层1104的夹杂物中的一个被标示为1106。这种几何形状具有两种效果。第一种效果是电场集中并在器件中心附近具有提高的电场强度。第二种效果是随着接近器件中心，电子浓度也增加，这将导致在有源区1104的内部形成高e电子等离子体。这两种效果对于能量存储来说都是合需的。

图12a-b示出根据本发明实施例的不同尺寸的夹杂物的使用的示例。在图12a的示例中，相对较大的夹杂物1204被较小的夹杂物1202围绕。在图12b的示例中，相对较小的夹杂物1206被较大的夹杂物1202围绕。如上所述，这样的尺寸梯度容许AEB中有益的功函数梯度的产生。

图13示出适于用在本发明实施例中的若干种类的夹杂物。更具体地，夹杂物可以是体材料或者它们可以是限制在一维（量子阱1306）、二维（量子线1304）和/或三维（量子点1302）的量子。低于某个尺寸量子限制作用就变得显著的这个尺寸取决于材料，不过该尺寸一般在金属中约为2-10nm、在半导体中约为5-40nm。在全部三维方向上具有大于10nm尺寸的金属夹杂物可能在效果上具有块状材料（bulk material）属性。类似地，在全部三维方向上具有大于40nm尺寸的半导体夹杂物可能在效果上具有体材料属性。如在之前的示例中的那样，量子点夹杂物（例如在所有维度上具有10nm或更小尺寸的金属点和/或在所有维度上具有40nm或更小尺寸的半导体点）的使用是优选的，但不是必需的。

可通过利用夹杂物的激发态来进一步提高AEB中的能量存储。图14a-b示出能存储受激态下的电荷的本发明的实施例。在该例中，电极1402邻近夹杂物1404和1406。夹杂物1404、1406各自具有两种或更多种束缚电子状态。将最低能的束缚电子状态称为基态，并将所有其它束缚电子状态称为激发态是适宜的。在该例中，状态1411、1413分别是夹杂物1404、1406的基态。类似地，状态1412、1414分别是夹杂物1404、1406的激发态。图14a-b(和图15a-b)可被视为如图1c所示的全电子电池在电极和有源区之间界面处的特写图。

电极1402上的电极的能量被图示为电极能级1408。该能级可通过改变提供给电极的电位而变化。在图14a所示的情形下，能级1408高于能级1411和1413，但低于能级1412和1414。因此，电极(其中一个被标示为1410)将仅占有夹杂物的基态。在图14b所示的情形下，能级1408高于能级1411和1413，并高于能级1412和1414。因此，电极将占有夹杂物基态并占激发态1412和1414。图14b可视为标示本发明一个实施例的充电状态。

对这些激发态的占有提供除由静电荷间距提供的能量存储之外的量子能量存储。这种高能级的填充代表一种存储的能量，这种能量当电容器放电时可被释放。处于高能激的电子可隧穿回到另一夹杂物或进入电极并释放其能量。归因于高能级占有的这种能量不是静电的，因为它不是由电荷位移形成的。因此，该能量本身不表现出材料增加的介电常数，并且不会导致介电击穿。因此，可将额外的能量存储在同样尺寸和重量的电容器中，这将导致更高性能的器件。

图15a-b示出能存储受激态下的电荷的本发明的放电实施例。更具体地，图中示出两种不同的放电模式。在被称为逐渐放电的图15a所示模式中，使器件偏压以使电极能级1408处于最高占有态的能量和下一较低态的能量之间。在这种配置中，电子从激发态(例如图所示的状态1412和1414)到达电极1402。一旦所有激发态电极离开AEB，则可改变器件偏压以将电极能级1408定位在低于夹杂物基态的位置，由此采集所存储电荷的其余部分。在超过2个能级被占有的情形下，逐渐放电需要按照最高能至最低能的顺序对每个能级完全地放电。表征逐渐放电的另一种方式是从激发态的改变在从基态充电前被转移。能量选择性接触也有益于聚集热载流子，例如参见2008年8月30日在法国的斯特拉斯堡召开的光伏光电EMRS 2007年讨论会中关于先进材料和理念的会议录中的薄固态膜，卷516，刊20中6968-6973页记载的G.J.Conibeer、C.-W.Jiang、D.Konig、S.Shrestha、T.Walsh、M.A.Green的“Selective energy contacts for hot carriersolar cells(热载流子太阳能电池的选择性能量接触)”，其内容全篇地援引包含于此。

在图15b所示被称为突然放电的模式中，器件被偏压以使电极能级1408低于基态。通过这种配置，电子能从激发态和从基态到达电极1402。最可能的电子转移路径是用实线箭头表示的，而可能性较低的路径是用虚线箭头表示的。电子在离开夹杂物之前容易落入夹杂物基态的原因是夹杂物中的快速能量弛豫过程。

在这两种放电模式中，图15a的逐渐放电模式是强烈优选的。其理由是如图15b所示的能量弛豫使激发态下的存储量子能量在AEB中转化为热，这完全与使用激发态进行能量存储的意图相违背。

已在AEB结构上执行密度泛函理论(DFT)仿真以估算这种量子能量存储效果。对于单个夹杂物的典型仿真结果表示量子能量存储效果可以比单纯的静电能量存储高上3-4个数量级。

图14a-15b的示例涉及在AEB电极附近的夹杂物。为了便于说明而选择图14a-15b的这种特定配置，但这对于AEB中的激发态存储的实践来说不是关键的。激发态存储可在具有任何几何配置的AEB中实现。

提高AEB中的能量存储的另一种方法是形成电荷载流子的玻色-爱因斯坦(BEC)凝聚。AEB中的电子和空穴是费米子，它们无法形成BEC。然而，被称为激子的电子和空穴束缚组合（bound combination）遵守玻色-爱因斯坦统计，并因此形成BEC。因此，为了在全电子电池中形成BEC，首先需要在AEB中形成激子，并随后激子可形成BEC。

图16示出能在充电状态下形成激子的本发明的实施例。在该例中，器件包括若干个有源区，每个有源区具有由间隔层分隔的第一夹杂物层和第二夹杂物层。这些有源区是由势垒层分隔的。在图16的示例中，有源区1604、1606各自通过势垒层1602和1608与电极108和110分隔。有源区1604和1606中的夹杂物-间隔-夹杂物的夹心结构分别被标示为1604a和1606a。可包括任何数量的这种有源区。如前所述，夹杂物层具有夹杂物，而间隔层没有夹杂物。每个有源区的夹杂物层被设置成足够地靠近以使其中一个夹杂物层内的电子和同一有源层的另一夹杂物层中的空穴形成一激子。

图17a-c示出本发明实施例中用于提供激子的若干种替代性方法。在图17a的示例中，由间隔层1707分隔的两个量子阱1702被用于有源区1705以形成激子。这里，电子中的一个被标示为1706而空穴中的一个被标示为1708。有源区1705通过势垒层1701和1703与电极绝缘。诸量子阱足够地靠近在一起，以在存在电场的情况下使电子从一个量子阱隧穿至另一量子阱。由电极上的电压提供的电场使电子从一个量子阱移动至另一量子阱，留下可与电子耦合以形成稳定激子的空穴。在足够的电场值下，激子的密度对于玻色-爱因斯坦凝聚来说是足够的。这种耦合的量子阱结构可在电极之间重复无限次数。

在图17b的示例中，电池包括量子阱层1702和量子点层1704。量子点局限在电荷载流子并帮助它们与阱中的电荷载流子耦合以形成激子。同样，这种结构可在电极之间重复无限次数。在图17c的示例中，电池包括两个量子点层。横向量子点对准对于图17c的实施例是重要的，因此如果所采用的生长技术不提供横向对准的量子点，则图17a-b的实施例比图17c的实施例更为优选。

全电子电池可从有源区内的玻色-爱因斯坦凝聚(BEC)的成形中获益。这种情形下的玻色子是电子-空穴对(即激子)，它是具有整数自旋的团聚结构并因此是玻色子。电子-空穴对存在于保持电子和空穴分离的非常薄的绝缘层两侧，但该薄的绝缘层足够薄以使电子和空穴的相互作用。电子-空穴对可通过在两区域之间形成能量差而产生，要么借助材料的构造要么通过施加电场来实现。随后诱发出电子以从高能区域移动至低能区域，留下的是空穴。

可选择地，可垂直于有源层平面地施加磁场以增加电子和空穴的定域化（localization），增加它们的相互作用强度并诱使BEC形成。在电子和空穴浓度相等(朗道（Landau）能级被半填充)的特定磁场强度下，电子-空穴相互作用是最强的，并且BEC最可能形成。在BEC状态下，由于空穴和电子的相互作用，相邻层之间的电子和空穴的隧穿概率大为增加。因此，通过使BEC“接通”(通过施加一给定的磁场强度)，可以高效率发生快速的充电/放电。通过使BEC“截止”(通过施加一不同强度的磁场)，可降低隧穿概率，由此电荷被俘获。在这种状态下，电池的自放电将会很低。如本领域内技术人员所能理解的那样，可通过将导线的线圈盘绕成围绕结构的螺旋线(但不与该结构电接触)来施加磁场。

在一个实施例中，AEB包括由绝缘体分隔的量子限域(QC)结构的许多层。电子-空穴对形成在两个QC层之间。在一优选实施例中，交替的QC层是由量子点和量子阱构成的。电子(或空穴)被定域在量子点中，并与量子阱中的空穴(或电子)相互作用。所有量子点靠近量子阱，这允许高可能性的激子形成。由于量子限域的不同程度，QW和QD具有费米能级差(并且它们可由不同的材料制成以调谐费米能级差)，由此即使在器件的基态下也可能形成激子。

预期这种方法提供显著的优势。具体地说，可预期增加使雪崩击穿发生的电压，并也可望增加介电常数。由于具有介电常数为ε和击穿场强为E_bd的电容器中每单位体积存储的能量是

(其中ε₀是自由空间的介电常数)，因此这两种效果倾向于增加存储容量。其它的优势包括高充电/放电速率、低的自放电速率、高的效率以及潜在的低成本。

玻色-爱因斯坦凝聚是一种量子机制现象，其中大量玻色子(整数自旋粒子)崩解成单种低能量子状态，由此导致整个粒子***非常低的总能量。这种跃变发生在低温或低粒子密度下。

BEC现象不对诸如电子的费米子(半整数自旋粒子)发生，费米子由于泡利不相容原理（Pauli Exclusion Principle）而被禁止彼此占有相同的状态。费米子必需在能量上叠加，并且作为结果的费米子***具有比相似的已凝聚玻色子***大得多的总能量。

通过将偶数个费米子耦合在一起，如He⁴原子中的质子和电子中发生的那样，可形成表现像玻色子并能经历BEC的复合粒子。由半导体晶格中的电子和空穴构成的复合粒子被称为激子，但就是这种粒子能在全电子电池中形成BEC。

在三维方向上，当玻色子间距变得与粒子的热波长相当时，理想的玻色子气体在下列温度/密度标准下经历玻色-爱因斯坦凝聚：

$T_c={\left[\frac{n}{\mathrm{\&zeta;}(3/2)}\right]}^{2/3}\frac{2\mathrm{\&pi;}{h}^2}{{\mathrm{mk}}_B}$

这里，n是玻色子数密度，m是玻色子有效质量，而ζ是Riemann zeta函数。

对于0.1m_e的典型质量的半导体激子，这可在～10nm的平均激子间距下在室温下获得。

由于下面讨论的原因，维数减少(＜3)的半导体激子的***中的BEC是特别感兴趣的。根据这个方程的推导，对于在小于3维的理想玻色子气体而言，BEC无法发生。这是由于在减少的维度下低能状态下不为零的粒子状态密度，从而阻止了根据玻色-爱因斯坦分布的激发态的完全填充。

然而，前面的推导使用无限粒子和无限样本大小的热力学限制条件。已预测在2维方向上，如果玻色子被限制在箱形电位，则BEC在有限粒子密度下实际上是可能的。

n=2(L/λ)²ln(L/λ)

其中

是德布罗意热波长。

n是2D玻色子密度数，而L是样本的线性尺寸。

对于1mm和更小的样本尺寸，该方程预示着在室温下对于1x10¹⁶/平方米的粒子密度的BEC将破坏粒子的玻色子特性，在1x10¹⁶/平方米的粒子密度下，平均激子间距将类似于激子玻尔半径(在半导体中一般为～10nm)。因此合理的是，期望激子的BEC可使用合适材料在微观2D量子阱中在室温下观察到，从而设定激子有效质量和玻尔半径。

激子BEC研究时至今日的主要障碍是半导体激子的短暂寿命(＜1ns)，其短于典型的激子热化时间(＞1ns)。其结果是，激子倾向于重新组合并在其冷却至晶格温度之前消失，由此平均激子温度实际上永远不会到达预期的BEC温度，并且没有BEC形成。

形成在耦合的量子阱中的双激子(电子在一个阱中，空穴在几纳米之外的一个平行阱中)通过在空间上分离激子组成粒子、增加其寿命使之远超过热化时间几个数量级而避免了这种问题。

为了形成双激子的2D***，人们应当能够使用交替的半导体/电介质材料在宏观区域上生长极薄的薄膜。量子阱应当明显比给定材料的激子玻尔半径更薄(一般～10nm)，以抑制第三个维度，并且它们的间距应当是同一数量级的以使其各自的阱中的空穴和电子通过静电力耦合。

预期在全电子电池中使用BEC提供增加的击穿电压和增加的介电常数的优势。

击穿电压是电容器的主要限制因素。电介质的绝缘体允许从存储在器件中的能量汲取电流的一种机制是场发射以及与获得足够能量的所存储电子关联的后续雪崩击穿，从而克服电介质的潜在势垒。如图18a所示，由于电子和空穴的费米子特性，这些粒子当它们累积在存储器件的电极中或有源层中时必须在能量上叠加(如1802所示)。一旦最高电子的能量足够大，热波动可能将它们送至高于电介质势垒的能级并造成击穿。相比之下，诸如激子的玻色子粒子不需要能量的叠加，并在BEC阶段大多数共享最低容许状态，如图18b上的1804所示。在这种情形下，增加更多电荷不增加雪崩击穿的可能性，其结果是，器件上的击穿电压限制可远大于标准费米子的情形。

激子的束缚态具有比传导带中自由电子及其对应的价带中的自由空穴的组合能量更低的总能量。这两种情形之间的能量差被称为激子的结合能，并在纳米结构中可达到几十个电子伏。如果激子的聚集形成BEC，则每个激子被允许具有最大可能的结合能，与其中组成粒子在能量上朝向自由情形叠加的非凝聚状态相反，这降低了激子的平均结合能。由于BEC可允许一激子***具有比非凝聚或自由载流子***明显更低的总能量，因此这种激子通过小势垒上电荷间距的成形在热力学上更适于BEC情形。结果，我们可望看到在BEC情形下在给定器件电压下形成的激子数量的增加，这导致更大的有效介电常数并因此更大的存储容量。

之前的描述是以示例的方式而不是限制，且可采用所给出的示例的很多变型来实践本发明。例如，本发明的实践并不严格取决于所采用的制造顺序和/或方法。作为另一个示例，夹杂物的尺寸梯度可结合夹杂物的材料梯度，且它们可以任何方式被设置。作为进一步的示例，夹杂物可具有任何形状，诸如球状、锥形、棱锥或诸如三角或圆形之类的近似二维形状。一般说，本发明的实践不关键地依赖于选作电极、有源区、势垒层或夹杂物的材料。

在单个AEB中出现若干个有源区的情形下，这些有源区可具有或不具有相同的设计并可基于或不基于相同的原理。例如，具有四个有源区的AEB可具有作为单个有源层的第一有源区、包括多个夹杂物层和间隔层的第二有源区、使用激发态能量存储的第三有源区以及在其充电状态下形成BEC的第四有源区。

这里考虑的物理AEB机制(单独或以任何组合)也可与前面提到的2010年3月29日提交的题为“All-electron battery having area-enhancedelectrodes(具有面积增强的电极的全电子电池)”的美国申请12/798,102中描述的面积增强型电极相结合地投入实践。

已按照电子隧穿进行了前面的描述。在一些材料中，已知为空穴的准粒子可能存在，并且在这类材料中与空穴隧穿的等同描述是可能的。然而，如果空穴从A隧穿至B，则必定电子从B隧穿至A，这在相关物理定律中是不言而喻的。

Claims (20)

1.一种固态能量存储器件，包括：

第一电极；

第二电极；

夹设在所述第一电极和所述第二电极之间的一个或多个有源层和一个或多个隧穿势垒层；

其中所述有源层包括有源层基质中的夹杂物，并且其中电子能通过所述有源层基质的隧穿流至夹杂物或从夹杂物流出；

其中所述隧穿势垒层基本防止电子跨所述隧穿势垒层进行隧穿；以及

其中所述器件能通过与所述夹杂物建立电荷间距而存储能量，且其中所述器件能通过将所述电荷间距用作能量源而提供能量。

2.如权利要求1所述的器件，其特征在于，所述器件是二端子器件，仅具有所述第一和第二电极作为外部端子。

3.如权利要求1所述的器件，其特征在于，所述第一和第二电极各自具有1μm²或更大的几何面积。

4.如权利要求1所述的器件，其特征在于，通过在所述第一和第二电极之间施加5V或更大的电压来在所述夹杂物之间建立所述电荷间距。

5.如权利要求1所述的器件，其特征在于，当存在所述电荷间距时，所述器件的体积平均电荷间距密度为10^-4e^-/nm³或更大。

6.如权利要求1所述的器件，其特征在于，所述夹杂物是从包括以下各项的组中选取的：量子阱、量子线、量子点和体材料。

7.如权利要求1所述的器件，其特征在于，根据尺寸来设置所述夹杂物以提供所述夹杂物的平滑功函数梯度。

8.如权利要求1所述的器件，其特征在于，所述夹杂物中的第一夹杂物由所述夹杂物中的数个其他夹杂物所围绕，所述数个其他夹杂物中的每一个具有比所述第一夹杂物小的尺寸。

9.如权利要求1所述的器件，其特征在于，所述夹杂物中的第一夹杂物由所述夹杂物中的数个其他夹杂物所围绕，所述数个其他夹杂物中的每一个具有比所述第一夹杂物大的尺寸。

10.如权利要求1所述的器件，其特征在于，所述有源层中选定的一个毗邻所述第一电极或所述第二电极，并且其中电子可从选定的有源层中的夹杂物隧穿至所述毗邻电极。

11.如权利要求1所述的器件，其特征在于，所述有源层中的至少一个具有夹杂物，所述夹杂物被间隔开以使电子能在多个夹杂物之间隧穿。

12.如权利要求1所述的器件，其特征在于，所述有源层中的至少一个包括具有交替的间隔层和夹杂物层的多层结构，其中所述夹杂物层包括夹杂物，其中所述间隔层基本不包含夹杂物，并且其中电子可通过隧穿过所述间隔层而在所述夹杂物层之间流动。

13.如权利要求12所述的器件，其特征在于，所述夹杂物层包括具有不同功函数的不同材料，且其中所述夹杂物层被设置为形成费米能级梯度。

14.如权利要求12所述的器件，其特征在于，所述夹杂物层包括电子亲和性低于所述间隔层的电子亲和性的材料。

15.如权利要求1所述的器件，其特征在于，所述有源层中的至少一个包括由间隔层分隔的第一夹杂物层和第二夹杂物层，其中所述夹杂物层包括所述夹杂物，其中所述间隔层基本不包括所述夹杂物，而所述夹杂物层彼此充分地靠近设置以使选定的有源层的所述第一夹杂物层中的电子与选定的有源层的所述第二夹杂物层中的空穴能形成激子。

16.如权利要求15所述的器件，其特征在于，所述第一夹杂物层中的夹杂物是从由量子阱、量子线和量子点构成的组中选取的，并且其中所述第二夹杂物层中的夹杂物是从由量子阱、量子线和量子点构成的组中选取的。

17.如权利要求15所述的器件，其特征在于，所述器件能形成激子的玻色-爱因斯坦凝聚。

18.如权利要求1所述的器件，其特征在于，所述夹杂物中的至少一个具有带不同结合能的两种或更多种束缚电子状态，其中基态是具有最少能量的束缚电子状态，并且其中除基态以外的束缚电子状态被称为激发态。

19.如权利要求18所述的器件，其特征在于，所述器件能通过至所述激发态中的至少一个状态的电荷转移而存储能量。

20.如权利要求19所述的器件，其特征在于，能通过在从相应的基态转移电荷之前从激发态转移电荷而由器件进行供电。

Images