CN102956546A - 铜互连结构及其形成方法 - Google Patents
铜互连结构及其形成方法 Download PDFInfo
- Publication number
- CN102956546A CN102956546A CN2011102526982A CN201110252698A CN102956546A CN 102956546 A CN102956546 A CN 102956546A CN 2011102526982 A CN2011102526982 A CN 2011102526982A CN 201110252698 A CN201110252698 A CN 201110252698A CN 102956546 A CN102956546 A CN 102956546A
- Authority
- CN
- China
- Prior art keywords
- interconnection structure
- layer
- copper
- medium layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种铜互连结构及其形成方法,本发明所提供的铜互连结构的形成方法包括:提供半导体衬底,所述半导体衬底表面形成有第一介质层以及贯穿所述第一介质层的第一互连结构;在所述第一介质层和第一互连结构表面形成第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;在所述通孔的侧壁和底部形成合金阻挡层;在所述合金阻挡层表面形成填充满所述通孔的铜层。本发明工艺简单、成本低,并且可以降低铜互连结构的电阻率。
Description
技术领域
本发明涉及半导体领域,特别涉及铜互连结构及其形成方法。
背景技术
随着半导体技术的发展,超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模,两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的,但随着集成电路芯片中器件特征尺寸的不断减小,金属互连线中的电流密度不断增大,要求的响应时间不断减小,传统铝互连线已经不能满足要求,工艺尺寸小于130nm以后,铜互连线技术已经取代了铝互连线技术。与铝相比,金属铜的电阻率更低,铜互连线可以降低互连线的电阻电容(RC)延迟,改善电迁移,提高器件的可靠性。
在公开号为US2006/0286797A1的美国专利中公开了一种铜互连结构的形成方法,包括:
参考图1,提供半导体衬底100,所述半导体衬底100表面形成有第一互连结构110,所述第一互连结构110表面形成第一介质层120,所述第一介质层120具有暴露所述第一互连结构110的通孔130;
参考图2,在所述通孔130的侧壁和底部形成阻挡层140,所述阻挡层140包括依次形成的氮化钽层和钽层;
参考图3,采用PVD的方法在所述阻挡层140的表面形成合金种子层150,所述合金种子层150的材料是铜铝合金或者铜锰合金,所述合金种子层150采用合金材料的好处是可以提高后续形成的铜互连结构的电子迁移可靠性;
参考图4,在所述合金种子层150表面形成填充满所述通孔的金属铜层160,后续过程中还包括对所述金属铜层160进行平坦处理,直至暴露第一介质层120,形成由阻挡层、合金种子层150和金属铜层160组成的铜互连结构。所述氮化钽层的作用是隔离后续形成铜互连结构与第一介质层120,所述钽层可以增加铜互连结构与所述氮化钽层之间的结合力。
但是上述方法工艺复杂,并且所形成的铜互连结构的阻值比较大。
发明内容
本发明解决的问题是提供一种铜互连结构及其形成方法,以解决现有铜互连结构阻值大,形成工艺复杂的问题。
为解决上述问题,本发明一种铜互连结构的形成方法,包括:
提供半导体衬底,所述半导体衬底表面形成有第一介质层以及贯穿所述第一介质层的第一互连结构;
在所述第一介质层和第一互连结构表面形成第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;
在所述通孔的侧壁和底部形成合金阻挡层;
在所述合金阻挡层表面形成填充满所述通孔的铜层。
可选地,还包括对所述铜互连结构进行退火处理,使所述氧原子与合金阻挡层内的金属原子扩散并发生反应。
可选地,所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。
可选地,所述合金阻挡层的材料是锰-钽合金,或者铝-钽合金,或者钛-钽合金。
可选地,所述退火处理的温度是100-400摄氏度,退火时长为1-30分钟,退火气体是氢气和氮气。
可选地,所述退火气体中,氢气所占的体积比例为0-20%。
可选地,所述第二介质层是低k材料。
可选地,还包括在所述铜互连结构表面形成覆盖层,所述覆盖层的材料是硅碳氮。
相应地,本发明还提供一种铜互连结构,包括:半导体衬底,所述半导体衬底表面形成有第一介质层和贯穿所述第一介质层的第一互连结构;位于所述第一介质层和第一互连结构表面的第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;位于所述通孔侧壁和底部的合金阻挡层;位于所述合金阻挡层表面,且填充满所述通孔的铜层。
可选地,还包括所述合金阻挡层和第二介质层中的氧原子反应生成的合金氧化物。
可选地,所述合金阻挡层的材料是锰-钽合金,或者铝-钽合金,或者钛-钽合金。
可选地,所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。
可选地,所述第二介质层的材料是低k材料。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例的铜互连结构的形成方法在所述合金阻挡层表面形成铜层,所述铜层的材料为铜,避免了现有技术合金的金属种子层的铜之外的金属原子聚集迁移到金属种子层和阻挡层之间,引起铜互连结构阻值增加的缺陷;本发明实施例的所述合金阻挡层的材料为金属合金,与现有技术的氮化钽层和钽层阻挡层相比,具有电阻低的优点,从而能够降低本发明实施例的铜互连结构形成方法形成的铜互连结构的电阻率。
进一步的,本发明实施例的铜互连结构的形成方法先在位于第二介质层内的通孔表面形成合金阻挡层;再在所述合金阻挡层表面形成铜层;形成铜层后进行退火处理;在退火处理中,所述第二介质层内的氧原子和所述合金阻挡层中的金属原子朝各个方向扩散,氧原子与金属原子在扩散的过程中在第二介质层与合金阻挡层的界面处相遇并发生反应,形成可以阻挡铜层中铜原子向第二介质层扩散,同时阻挡第二介质层中的氧原子向铜层扩散的合金氧化物,并且所形成的合金氧化物电阻率小,从而可以降低铜互连结构的电阻率。
更进一步的,所述合金阻挡层中的金属原子扩散到铜层中,可以降低铜互连结构的电迁移,提高铜互连结构的可靠性。
再进一步的,本发明的合金阻挡层是单层结构,形成合金阻挡层的工艺简单,效率高。
本发明实施例的铜互连结构以合金阻挡层取代现有结构中的氮化钽/钽双层结构,合金阻挡层的电阻率小,所以降低了铜互连结构的电阻率。
进一步本发明实施例的铜互连结构还包括合金阻挡层与第二介质层反应形成的合金氧化物,所述合金氧化物可以提高合金阻挡层的扩散阻挡作用,并且本发明实施例所提供的铜互连结构可靠性高。
附图说明
图1至图4是现有铜互连结构形成过程的剖面结构示意图;
图5是本发明的实施例所提供的铜互连结构形成方法的流程示意图;
图6至图10是本发明的实施例所提供的铜互连结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有方法所形成的铜互连结构电阻值比较大,并且工艺复杂。请继续参考图4,发明人针对上述问题进行研究,认为现有方法所形成的铜互连结构电阻值比较大的主要原因为:金属种子层150中的铜之外的金属原子(比如:铜铝合金中的铝或铜锰合金中的锰)会聚集起来并迁移到金属种子层150与阻挡层140之间,从而引起铜互连结构的阻值增加;此外,由于位于铜互连结构底部的氮化钽的阻值比较大,所以铜互连结构底部电阻会比较大。
发明人针对上述问题进行进一步研究,在本发明的实施例中提供一种铜互连结构形成方法,图5是本发明所提供的铜互连结构形成方法的流程示意图,包括:
步骤S101,提供半导体衬底,所述半导体衬底表面形成有第一介质层以及贯穿所述第一介质层的第一互连结构;
步骤S102,在所述第一介质层和第一互连结构表面形成第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;
步骤S103,在所述通孔的侧壁和底部形成合金阻挡层;
步骤S104,在所述合金阻挡层表面形成填充满所述通孔的铜层;
步骤S105,对所述铜互连结构进行退火处理,使所述氧原子与合金阻挡层内的金属原子扩散并发生反应。
为了进一步说明本发明的精神和实质,在下文中,结合附图和实施例对本发明进行详细阐述。
图6至图10是本发明的实施例所提供的铜互连结构形成过程的剖面结构示意图。
参考图6,提供半导体衬底200,所述半导体衬底200表面形成有第一介质层220以及贯穿所述第一介质层220的第一互连结构210。
本实施例中,所述半导体衬底200是硅衬底或者SOI衬底,所述半导体衬底200内和/或表面还形成有其他半导体器件(未示出)。
所述第一互连结构210的材料是任何可以用于互连结构的导电材料,比如铜或者钨。因为铜在硅材料中扩散的速度很快,所以在本实施例中,直接形成在硅材料表面的底层互连结构的材料不采用铜。
参考图7,在所述第一介质层220和第一互连结构210表面形成第二介质层230,所述第二介质层230的材料含有氧原子,所述第二介质层230具有暴露所述第一互连结构210的通孔。
本实施例中,先采用等离子增强化学气相沉积工艺形成所述第二介质层230;然后在所述第二介质层230表面形成第一掩膜层,所述第一掩膜层具有第一开口,所述第一开口的位置与所述通孔的位置相对应;接着沿所述第一开口刻蚀部分厚度的所述第二介质层230,形成第一通孔240a;形成第一通孔240a后,在所述第一通孔240a的底部形成第二掩膜层,所述第二掩膜层具有第二开口,所述第二开口的宽度小于所述第一开口的宽度;再沿所述第二开口刻蚀所述第二介质层230,直至暴露所述第一互连结构210,形成第二通孔240b。所述第一通孔240a和第二通孔240b构成暴露所述第一互连结构210的通孔。
本实施例中,所述第二介质层230的材料为低k材料(k值低于3.0),所述第二介质层230由硅、碳、氧、氢等元素组成。在一个实施例中,所述第二介质层230的材料是黑钻石。
所述第一通孔240a和第二通孔240b的深度和宽度可以根据工艺需要进行调节。在其他实施例中,所述通孔还可以具有不同的结构与形状。
参考图8,在所述通孔的侧壁和底部形成合金阻挡层250。
所述合金阻挡层250为单一覆层,例如为锰钽合金单一覆层、铝钽合金单一覆层,或钛钽合金单一覆层。
本实施例中,所述合金阻挡层250的形成工艺为物理气相沉积工艺(PVD)。
本实施例中,所述合金阻挡层250在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。若所述合金阻挡层250的厚度过小,可能无法阻挡后续形成的铜层中的铜原子向所述第二介质层230扩散,也无法阻挡所述第二介质层230中的氧原子向后续形成的铜层扩散;若所述合金阻挡层250的厚度过大,会减小后续形成的铜层的宽度,从而增加电阻值。
又因为在采用PVD工艺形成所述合金阻挡层250的过程中,在所述第二介质层230的上表面、所述通孔的侧壁、所述通孔的底部的沉积速率各不相同,在通孔的侧壁的生长速度最慢,在所述第二介质层230的上表面的生长速度最快,所以为了使得所述合金阻挡层250在所述通孔的侧壁足够厚以能够提供足够的阻挡作用,所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃,在所述第二介质层230表面的厚度是50-150埃。
本实施例中,所述合金阻挡层250的材料是锰钽合金,在本发明的其他实施例中,所述合金阻挡层250的材料还可以是铝钽合金,或者钛钽合金。本实施例中采用电阻值小的合金材料形成阻挡层,降低了互连结构的电阻值,所述合金材料在后续的退火工艺中还可以与第二介质层中的氧原子形成电阻率低的合金氧化物,所述合金氧化物可以提高合金阻挡层250对原子扩散的阻挡作用。
参考图9,在所述合金阻挡层250表面形成填充满所述通孔的铜层260。
形成所述铜层的步骤包括:采用PVD工艺在所述合金阻挡层250表面形成铜种子层,所述铜种子层材料为铜。
以所述铜种子层为阳极,采用电镀工艺在所述铜种子层表面形成填充满所述通孔的铜体层,所述铜体层的材料为铜,并对所述铜体层进行平坦化处理,直至暴露所述第二介质层230,平坦化处理后所述铜体层与铜种子层构成铜层260。
参考图10,对所述铜互连结构进行退火处理,使所述氧原子与合金阻挡层250内的金属原子扩散并发生反应。
所述退火处理的温度是100-400摄氏度,退火时长为1-30分钟,退火气体是氢气和氮气。优选地,氢气所占的体积比例为0-20%。
在采用电镀工艺形成铜体层的步骤中,不可避免地铜体层中会包含微量的氧原子,在氢气环境中退火,有利于降低铜体层中的氧含量,而降低铜体层中的氧含量,有利于增大铜晶粒的体积,铜晶粒体积增大后,铜晶粒间的界面的总面积会减小,铜晶粒之间的界面的面积减小会相应地减小电子在铜晶粒表面的散射,从而有利于降低电阻。另外一方面,降低铜体层中的氧含量可以避免铜互连结构的可靠性降低。理由在于:在退火过程中,合金阻挡层250中的钽会与铜体层中的氧原子(氧原子会在退火工艺中扩散)发生氧化反应,从而会破坏合金阻挡层250与铜的界面,造成铜互连结构的可靠性降低。
同时,在上述退火过程中,所述第二介质层230内的氧原子10会朝不同方向扩散,一部分氧原子10会扩散到所述第二介质层230与合金阻挡层250的界面;同时合金阻挡层250中的金属原子20也会朝各个方向扩散。以合金阻挡层250的材料是锰钽合金为例,氧原子10与金属原子20在扩散过程中在合金阻挡层250与第二介质层230的界面处相遇并发生化学反应,形成锰钽合金氧化物,所形成的锰钽合金氧化物能够有效阻挡铜层260内的铜原子向所述第二介质层230扩散,同时有效阻挡所述第二介质层230内的氧原子向铜层260扩散。
在合金材料为铝钽合金,或者钛钽合金的实施例中,对应地形成铝钽合金氧化物,或钛钽合金氧化物。
在上述退火过程中,还有部分的金属原子20会扩散到铜层260中,金属原子20扩散到铜层260后,可以提高由铜层260和合金阻挡层270组成的铜互连结构的电子迁移可靠性。
后续工艺还包括在所述铜互连结构表面和第二介质层230表面形成覆盖层,所述覆盖层的材料是硅碳氮。所述覆盖层可以防止互连结构中的铜原子扩散。
本发明的实施例在铜层与第二介质层之间形成合金阻挡层,所述铜层与合金阻挡层构成铜互连结构;并对所述铜互连结构进行退火处理;在退火工艺中,第二介质层中的氧原子与合金阻挡层中的金属原子发生化学反应,形成可以阻挡铜原子向第二介质层扩散、氧原子向铜层扩散的合金氧化物。同时合金阻挡层中的金属原子扩散到铜层可以提高铜互连结构的电子迁移可靠性。相对于现有技术形成氮化钽-钽双层结构阻挡铜原子向第二介质层扩散、氧原子向铜层扩散,形成合金种子层以提高铜互连结构的电子迁移可靠性,本发明的实施例工艺简单、成本低,且所形成的铜互连结构电阻小。
相应地,本发明还提供一种铜互连结构,图9是本发明的实施例所提供的铜互连结构的结构示意图,包括:半导体衬底200,所述半导体衬底200表面形成有第一介质层220以及贯穿所述第一介质层220的第一互连结构210;位于所述第一介质层220和第一互连结构210表面的第二介质层230,所述第二介质层230的材料含有氧原子,所述第二介质层230具有暴露所述第一互连结构210的通孔;位于所述通孔侧壁和底部的合金阻挡层250;位于所述合金阻挡层250表面,且填充满所述通孔的铜层260。
具体地,所述合金阻挡层250的材料是锰-钽合金,或者铝-钽合金,或者钛-钽合金。在所述合金阻挡层250的材料是锰-钽合金时,所述合金阻挡层250内还包括锰钽合金氧化物;在所述合金阻挡层250的材料是铝-钽合金时,所述合金阻挡层250内还包括铝钽合金氧化物;在所述合金阻挡层250的材料是钛-钽合金时,所述合金阻挡层250内还包括钛钽合金氧化物。所述锰钽合金氧化物或铝钽合金氧化物或钛钽合金氧化物可以有效阻挡铜层中的铜原子向第二介质层扩散、第二介质层中的氧原子向铜层扩散。
所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。
所述第一介质层是低k材料。
综上,本发明的技术方案具有以下优点:
本发明实施例的铜互连结构的形成方法在所述合金阻挡层表面形成铜层,所述铜层的材料为铜,避免了现有技术合金的金属种子层的铜之外的金属原子聚集迁移到金属种子层和阻挡层之间,引起铜互连结构阻值增加的缺陷;本发明实施例的所述合金阻挡层的材料为金属合金,与现有技术的氮化钽层和钽层阻挡层相比,具有电阻低的优点,从而能够降低本发明实施例的铜互连结构形成方法形成的铜互连结构的电阻率。
进一步的,本发明实施例的铜互连结构的形成方法先在位于第二介质层内的通孔表面形成合金阻挡层;再在所述合金阻挡层表面形成铜层;形成铜层后进行退火处理;在退火处理中,所述第二介质层内的氧原子和所述合金阻挡层中的金属原子朝各个方向扩散,氧原子与金属原子在扩散的过程中在第二介质层与合金阻挡层的界面处相遇并发生反应,形成可以阻挡铜层中铜原子向第二介质层扩散,同时阻挡第二介质层中的氧原子向铜层扩散的合金氧化物,并且所形成的合金氧化物电阻率小,从而可以降低铜互连结构的电阻率。
更进一步的,所述合金阻挡层中的金属原子扩散到铜层中,可以降低铜互连结构的电迁移,提高铜互连结构的可靠性。
再进一步的,本发明的合金阻挡层是单层结构,形成合金阻挡层的工艺简单,效率高。
本发明实施例的铜互连结构以合金阻挡层取代现有结构中的氮化钽/钽双层结构,合金阻挡层的电阻率小,所以降低了铜互连结构的电阻率。
进一步本发明实施例的铜互连结构还包括合金阻挡层与第二介质层反应形成的合金氧化物,所述合金氧化物可以提高合金阻挡层的扩散阻挡作用,并且本发明实施例所提供的铜互连结构可靠性高。本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (13)
1.一种铜互连结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有第一介质层以及贯穿所述第一介质层的第一互连结构;
在所述第一介质层和第一互连结构表面形成第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;
在所述通孔的侧壁和底部形成合金阻挡层;
在所述合金阻挡层表面形成填充满所述通孔的铜层。
2.如权利要求1所述的铜互连结构的形成方法,其特征在于,还包括:
对所述铜层和所述合金阻挡层进行退火处理,使所述氧原子与合金阻挡层内的金属原子扩散并发生反应形成合金氧化物。
3.如权利要求1所述的铜互连结构的形成方法,其特征在于,所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。
4.如权利要求1所述的铜互连结构的形成方法,其特征在于,所述合金阻挡层的材料是锰-钽合金,或者铝-钽合金,或者钛-钽合金。
5.如权利要求1所述的铜互连结构的形成方法,其特征在于,所述退火处理的温度是100-400摄氏度,退火时长为1-30分钟,退火气体是氢气和氮气。
6.如权利要求5所述的铜互连结构的形成方法,其特征在于,所述退火气体中,氢气所占的体积比例为0-20%。
7.如权利要求1所述的铜互连结构的形成方法,其特征在于,所述第二介质层是低k材料。
8.如权利要求1所述的铜互连结构的形成方法,其特征在于,还包括在所述铜互连结构表面形成覆盖层,所述覆盖层的材料是硅碳氮。
9.一种铜互连结构,包括:半导体衬底,所述半导体衬底表面形成有第一介质层和贯穿所述第一介质层的第一互连结构;位于所述第一介质层和第一互连结构表面的第二介质层,所述第二介质层的材料含有氧原子,所述第二介质层具有暴露所述第一互连结构的通孔;其特征在于,还包括:
位于所述通孔侧壁和底部的合金阻挡层;
位于所述合金阻挡层表面,且填充满所述通孔的铜层。
10.如权利要求9所述的铜互连结构,其特征在于,还包括所述合金阻挡层和第二介质层中的氧原子反应生成的合金氧化物。
11.如权利要求9所述的铜互连结构,其特征在于,所述合金阻挡层的材料是锰-钽合金,或者铝-钽合金,或者钛-钽合金。
12.如权利要求9所述的铜互连结构,其特征在于,所述合金阻挡层在所述通孔的侧壁的厚度是20-50埃,在所述通孔底部的厚度是50-100埃。
13.如权利要求9所述的铜互连结构,其特征在于,所述第二介质层的材料是低k材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102526982A CN102956546A (zh) | 2011-08-30 | 2011-08-30 | 铜互连结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102526982A CN102956546A (zh) | 2011-08-30 | 2011-08-30 | 铜互连结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102956546A true CN102956546A (zh) | 2013-03-06 |
Family
ID=47765180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102526982A Pending CN102956546A (zh) | 2011-08-30 | 2011-08-30 | 铜互连结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102956546A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107210286A (zh) * | 2015-01-21 | 2017-09-26 | 高通股份有限公司 | 集成电路器件和方法 |
WO2018002737A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Techniques to improve reliability in cu interconnects using cu intermetallics |
TWI641050B (zh) * | 2016-01-25 | 2018-11-11 | 日商鋼臂功科研股份有限公司 | 配線結構、顯示裝置、輸入裝置、觸控面板及濺鍍靶材 |
CN109545740A (zh) * | 2018-11-27 | 2019-03-29 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
WO2021103136A1 (zh) * | 2019-11-26 | 2021-06-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
CN115036270A (zh) * | 2022-08-11 | 2022-09-09 | 广州粤芯半导体技术有限公司 | 铜互连结构的制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1275802A (zh) * | 1999-05-26 | 2000-12-06 | 日本电气株式会社 | 半导体器件及其制造方法 |
CN1392605A (zh) * | 2001-06-18 | 2003-01-22 | 矽统科技股份有限公司 | 镶嵌式内连线结构的制造方法 |
US6607982B1 (en) * | 2001-03-23 | 2003-08-19 | Novellus Systems, Inc. | High magnesium content copper magnesium alloys as diffusion barriers |
CN1897245A (zh) * | 2005-07-13 | 2007-01-17 | 富士通株式会社 | 半导体器件及其制造方法 |
CN101714521A (zh) * | 2008-09-30 | 2010-05-26 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
US20100207177A1 (en) * | 2007-06-29 | 2010-08-19 | Imec | Method for producing a copper contact |
-
2011
- 2011-08-30 CN CN2011102526982A patent/CN102956546A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1275802A (zh) * | 1999-05-26 | 2000-12-06 | 日本电气株式会社 | 半导体器件及其制造方法 |
US6607982B1 (en) * | 2001-03-23 | 2003-08-19 | Novellus Systems, Inc. | High magnesium content copper magnesium alloys as diffusion barriers |
CN1392605A (zh) * | 2001-06-18 | 2003-01-22 | 矽统科技股份有限公司 | 镶嵌式内连线结构的制造方法 |
CN1897245A (zh) * | 2005-07-13 | 2007-01-17 | 富士通株式会社 | 半导体器件及其制造方法 |
US20100207177A1 (en) * | 2007-06-29 | 2010-08-19 | Imec | Method for producing a copper contact |
CN101714521A (zh) * | 2008-09-30 | 2010-05-26 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107210286A (zh) * | 2015-01-21 | 2017-09-26 | 高通股份有限公司 | 集成电路器件和方法 |
TWI641050B (zh) * | 2016-01-25 | 2018-11-11 | 日商鋼臂功科研股份有限公司 | 配線結構、顯示裝置、輸入裝置、觸控面板及濺鍍靶材 |
WO2018002737A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Techniques to improve reliability in cu interconnects using cu intermetallics |
GB2566243A (en) * | 2016-06-30 | 2019-03-06 | Ibm | Techniques to improve reliability in cu interconnects using cu intermetallics |
US10461026B2 (en) | 2016-06-30 | 2019-10-29 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
US10818590B2 (en) | 2016-06-30 | 2020-10-27 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
GB2566243B (en) * | 2016-06-30 | 2021-02-24 | Ibm | Techniques to improve reliability in cu interconnects using cu intermetallics |
US10943863B2 (en) | 2016-06-30 | 2021-03-09 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
CN109545740A (zh) * | 2018-11-27 | 2019-03-29 | 德淮半导体有限公司 | 金属互连结构及其形成方法 |
WO2021103136A1 (zh) * | 2019-11-26 | 2021-06-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
CN115036270A (zh) * | 2022-08-11 | 2022-09-09 | 广州粤芯半导体技术有限公司 | 铜互连结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI578438B (zh) | 無電式填充傳導結構 | |
US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
TWI556291B (zh) | 使用覆蓋層的氣隙互連以及其形成方法 | |
US20240203786A1 (en) | Self-forming, self-aligned barriers for back-end interconnects and methods of making same | |
CN102956546A (zh) | 铜互连结构及其形成方法 | |
TWI362710B (en) | Method for forming metal electrode of system in package | |
US10002834B2 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
TW201533845A (zh) | 基於鈷的互連及其製造方法 | |
TWI603430B (zh) | 用以製造後端互連體的方法 | |
JP2008547212A (ja) | 金属および粒子で満たされた貫通シリコンビアを含む、集積回路ダイ | |
TW201230218A (en) | Methods and architectures for bottomless interconnect vias | |
JP2007258457A (ja) | 半導体装置およびその製造方法 | |
US20210020569A1 (en) | Methods and apparatus for forming dual metal interconnects | |
JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
JP2014154886A (ja) | 半導体素子及びその製造方法 | |
Joi et al. | Interface engineering strategy utilizing electrochemical ALD of Cu-Zn for enabling metallization of sub-10 nm semiconductor device nodes | |
CN102446823A (zh) | 一种大马士革制造工艺 | |
US11355441B2 (en) | Semiconductor device | |
CN102427040A (zh) | 一种在层间介质层中自形成含锰硅氧化合物阻挡层的方法 | |
CN107275282A (zh) | 半导体结构及形成半导体结构的方法 | |
TW202213687A (zh) | 用石墨烯捲繞的金屬互連 | |
JP5634742B2 (ja) | 半導体装置の製造方法 | |
US8810033B2 (en) | Barrier layer for integrated circuit contacts | |
US7768126B2 (en) | Barrier formation and structure to use in semiconductor devices | |
TW544789B (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130306 |