CN102956496B - 鳍式场效应晶体管的制造方法、鳍式场效应晶体管 - Google Patents

Abstract

一种鳍式场效应晶体管的制造方法、鳍式场效应晶体管，所述制造方法包括：提供衬底；在衬底上依次形成半导体层、介质层；图形化所述介质层形成第一开口；在所述第一开口的侧壁上形成侧墙，所述侧墙和所述第一开口的底部围成第二开口；去除所述第二开口露出的半导体层直至露出衬底，形成第三开口；向所述第三开口中填充绝缘材料，形成绝缘层；去除介质层，以所述侧墙为掩模去除所述侧墙露出的半导体层，形成鳍部。所述鳍式场效应晶体管包括衬底，位于衬底上的多个鳍部、位于鳍部之间的绝缘层，覆盖于所述鳍部、绝缘层及衬底上的栅极层。本发明可以减少鳍部损伤。

Description

鳍式场效应晶体管的制造方法、鳍式场效应晶体管

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种鳍式场效应晶体管的制造方法、鳍式场效应晶体管。

背景技术

在半导体超大规模集成电路的发展过程中，晶体管在CMOS器件按比例缩小(scaling)的引导下，密度和性能遵循摩尔定律得到持续化和***化增长。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有突出的鳍部101，鳍部101一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部101的侧壁的一部分；栅极层12，横跨在所述鳍部101上，覆盖所述鳍部101的顶部和侧壁，栅极层12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部101的顶部以及两侧的侧壁与栅极层12相接触的部分都成为沟道区，有利于增大驱动电流，改善器件性能。现有技术中，栅极层12的剖面可以是多种形状，如∏型、Ω型等。

图2至图7示出了现有技术的一种FinFET的形成方法。

参考图2，提供半导体衬底20，半导体衬底20上形成有硬掩模层21。半导体衬底20一般是硅衬底，硬掩模层21的材料可以是氮化硅。

参考图3，对硬掩模层21进行图形化，定义出鳍部的图形。

参考图4，以图形化后的硬掩模层21为掩模，对半导体衬底20进行刻蚀，形成凸出的鳍部201。

参考图5，形成介质层22，覆盖所述半导体衬底20、鳍部201和图形化后的硬掩模层21。介质层22的材料一般是氧化硅。

参考图6，使用化学机械抛光(CMP)对介质层22的表面进行平坦化，至暴露出图形化后的硬掩模层21。

参考图7，刻蚀去除介质层22的表面部分以及图形化后的硬掩模层，暴露出鳍部201的顶部和部分侧壁。

再之后，可以形成横跨鳍部201的栅极结构，完成FinFET器件的形成过程。

但是，由于鳍部201的高度、宽度的比较大(例如高度为28nm，宽度为12nm)，所以鳍部201比较脆弱，在制造过程中鳍部201容易受到损伤，鳍部201受损会影响鳍式场效应晶体管的性能，例如降低晶体管的工作电压等等。

而随着CD尺寸的下降，鳍部201越容易受损，鳍式场效应晶体管制造工艺的良率越低。

发明内容

本发明解决的技术问题是提供一种鳍式场效应晶体管的制造方法、鳍式场效应晶体管，以提高鳍式场效应晶体管的良率。

为了解决上述问题，本发明提供一种鳍式场效应晶体管的制造方法，包括：提供衬底；在衬底上依次形成半导体层、介质层；图形化所述介质层形成第一开口；在所述第一开口的侧壁上形成侧墙，所述侧墙和所述第一开口的底部围成第二开口；去除所述第二开口露出的半导体层直至露出衬底，形成第三开口；向所述第三开口中填充绝缘材料，形成绝缘层；去除介质层，以所述侧墙为掩模去除所述侧墙露出的半导体层，形成鳍部。

可选地，所述在衬底上依次形成半导体层、介质层的步骤还包括，在形成半导体层之后、形成介质层之前，在半导体层上形成硬掩模层；所述去除所述第二开口露出的半导体层直至露出衬底，形成第三开口的步骤包括：依次去除所述第二开口露出的硬掩模层、半导体层直至露出衬底，形成第三开口；所述以所述侧墙为掩模去除所述侧墙露出的半导体层，形成鳍部的步骤包括：以所述侧墙为掩模去除所述侧墙露出的硬掩模层，形成硬掩模图形，以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层，形成鳍部。

可选地，还包括：在形成鳍部之后，形成覆盖所述鳍部、绝缘层和衬底的栅极层。

可选地，在所述以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层的步骤之后，通过修整工艺减小剩余的半导体层的水平宽度，形成鳍部。

可选地，通过修整工艺使剩余的半导体层的水平宽度在1～3nm的范围内。

可选地，所述修整工艺包括水平方向蚀刻。

可选地，所述以所述侧墙为掩模去除所述侧墙露出的半导体层的步骤包括：通过蚀刻去除所述侧墙露出的半导体层。

可选地，所述在所述第一开口的侧壁上形成侧墙的步骤包括：在形成侧墙的过程中，还在介质层上形成保护层。

可选地，所述绝缘层的材料包括氧化硅。

可选地，所述硬掩模层的材料包括多晶硅或无定形硅。

可选地，所述侧墙的材料包括氮化硅。

可选地，所述介质层的材料包括氧化硅。

可选地，所述第二开口的水平宽度在1～5nm的范围内。

可选地，在以所述侧墙为掩模去除所述侧墙露出的硬掩模层，形成硬掩模图形的步骤之后，在以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层，形成鳍部的步骤之前，还包括去除侧墙。

可选地，在形成鳍部之后，还包括通过蚀刻去除硬掩模图形。

可选地，所述硬掩模层的材料包括多晶硅或无定形硅，所述侧墙的材料为氮化硅，所述去除侧墙的步骤包括：通过热磷酸去除所述侧墙。

相应地，本发明还提供一种鳍式场效应晶体管，包括衬底，位于衬底上的多个鳍部、位于鳍部之间的绝缘层，覆盖于所述鳍部、绝缘层及衬底上的栅极层。

可选地，所述鳍部的材料包括硅。

可选地，所述绝缘层的材料包括氧化硅。

可选地，所述鳍部的水平宽度在1～3nm的范围内。

可选地，所述绝缘层的水平宽度在1～5nm的范围内。

与现有技术相比，本发明具有以下优点：

1.在形成鳍部之前形成位于鳍部之间的绝缘层，绝缘层可以对鳍部有一定支撑作用，减小了鳍部受损伤的几率，进而提高了良率；

2.可选地，在形成鳍部之后通过蚀刻去除硬掩模图形，或者通过化学溶液去除侧墙，从而避免了CMP等机械压力对鳍部的影响，减小了鳍部受损伤的几率，进一步提高了良率；

3.可选地，通过修整工艺可以获得较小水平宽度的鳍部，在获得小尺寸鳍部的同时减小了鳍部受损问题。

附图说明

图1是现有技术的一种鳍式场效应晶体管的立体结构示意图；

图2至图7示出了现有技术的一种FinFET的形成方法；

图8是本发明鳍式场效应晶体管制造方法一实施方式的流程示意图；

图9至图19是本发明制造方法形成的鳍式场效应晶体管一实施例的侧面示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

为了解决现有技术中的问题，本发明提供一种鳍式场效应晶体管的制造方法。参考图8，示出了本发明鳍式场效应晶体管的制造方法一实施方式的流程示意图，所述方法大致包括以下步骤：

步骤S1，提供衬底，在衬底上依次形成半导体层、硬掩模层、介质层；

步骤S2，在介质层中形成露出硬掩模层的第一开口；

步骤S3，在所述第一开口的侧壁上形成侧墙，所述侧墙和所述第一开口露出的硬掩模层围成第二开口；

步骤S4，去除第二开口露出的硬掩模层、直至露出半导体层，继续去除第二开口露出的半导体层直至露出衬底，形成第三开口；

步骤S5，向所述第三开口中填充绝缘材料，形成绝缘层；

步骤S6，去除介质层；

步骤S7，以侧墙为掩模去除侧墙露出硬掩模层，形成硬掩模图形，去除侧墙；

步骤S8，以所述硬掩模图形为掩模去除硬掩模图形露出的半导体层，直至露出衬底，形成鳍部；

步骤S9，去除硬掩模图形。

下面结合具体实施例对本发明技术方案做进一步说明。

参考图9至图19，示出了本发明制造方法形成的鳍式场效应晶体管一实施例的侧面结构示意图。本实施例以双栅极的FinFET为例，但是本发明并不限制于此。

参考图9，提供衬底300，在衬底300上依次形成半导体层301、硬掩模层302、介质层303；

衬底300用于支撑后续形成的鳍部，具体地，所述衬底300可以是氧化硅、硅或者绝缘体上硅(SOI)。

半导体层301用于形成鳍部，所述半导体层301的厚度与待形成的鳍部的高度相当，例如，半导体层301的厚度为28nm，因为在形成鳍部的过程中会去除半导体层301表面部分材料，所述半导体层301的厚度可以略高于待形成的鳍部的高度。本实施例中所述半导体层301的材料为硅，但是本发明并不限制于此。

硬掩模层302后续用作图形化半导体层301形成鳍部的掩模图形，本实施例中，所述硬掩模层302的材料可以是多晶硅、无定形硅等。

介质层303用作图形化所述硬掩模层302的掩模图形，具体地，所述介质层303的材料可以是氧化硅等材料。

参考图10，在介质层303中形成露出硬掩模层302的第一开口304；与所述第一开口304的位置相对应的半导体层301用于形成鳍部。所述硬掩模层302的材料为氧化硅，通过干刻法形成所述第一开口304。

参考图11，在所述介质层303上形成保护层305、在第一开口304的侧壁上形成侧墙306。

所述侧墙306和硬掩模层302围成第二开口307，所述第二开口307后续用于形成容纳绝缘材料的第三开口，进而形成FinFET两个鳍部之间的绝缘层。

其中，位于所述介质层303表面的保护层305，用作后续去除第二开口307露出的硬掩模层302、半导体层301，形成第三开口的掩模图形，同时，后续形成第三开口步骤中，还可以起到保护介质层303、侧墙306的作用。

所述侧墙306位于第一开口304的侧壁上，第一开口304的水平宽度减去所述侧墙306的水平厚度为第二开口307的水平宽度，而第二开口307的水平宽度决定后续形成的绝缘层的水平宽度，所述绝缘层的水平宽度等于两个鳍部的间距，因此，实际应用中，可以根据第一开口304的水平宽度减去FinFET的鳍部的间距，以获得侧墙306水平方向的厚度。

需要说明的是，位于所述第一开口304侧壁上的侧墙306可以使第二开口307的水平宽度做到非常小，例如第二开口304的水平宽度在1～5nm的范围内，从而使后续形成的绝缘层的水平宽度在1～5nm的范围内。

需要说明的是，可以在第一开口304底部、侧壁及介质层301上沉积介质材料，选择性蚀刻第一开口304底部的介质层材料而形成位于第一开口304侧壁上的侧墙306、位于介质层303上的保护层305。这样侧墙306和保护层305的材料相同，例如侧墙306和保护层305的材料均为氮化硅。但是本发明并不限制于此，所述侧墙306和保护层305的材料还可以不同。

参考图12，去除第二开口307露出的硬掩模层302、直至露出半导体层301，继续去除第二开口307露出的半导体层301直至露出衬底300，形成第三开口308，所述第三开口308用于容纳绝缘材料以形成FinFET两个鳍部之间的绝缘层，本实施例中，通过干刻法依次去除第二开口307露出的硬掩模层302、半导体层301。

参考图13，向所述第三开口308中填充绝缘材料，在填充了多余绝缘材料时，去除多余的绝缘材料，具体地，可以通过平坦化工艺(例如CMP)或者通过回刻(etch back)工艺去除多余的绝缘材料，以形成绝缘层309。

所述绝缘层309用于绝缘、隔离不同的鳍部，本实施例中，所述绝缘层309的材料为氧化硅。

需要说明的是，在去除多余的绝缘材料过程中，还可以去除保护层305。

参考图14，通过回刻工艺去除介质层303，从而露出硬掩模层302，并保留位于硬掩模层302上的侧墙306；

需要说明的是在去除介质层303的过程中还会去除部分绝缘层309，本实施例中，去除的绝缘层309的厚度与介质层303的厚度相同。

参考图15，以所述侧墙306为掩模，去除侧墙306露出的硬掩模层302，形成硬掩模图形310，所述硬掩模图形310用作后续形成鳍部的掩模图形。具体地，通过干刻法去除侧墙306露出的硬掩模层302。

在形成硬掩模图形310之后，去除侧墙306，所述侧墙306的材料为氮化硅，可以通过热磷酸溶液去掉所述侧墙306。

参考图16，以所述硬掩模图形310为掩模去除硬掩模图形310露出的半导体层301，直至露出衬底300，形成鳍部311，本实施例中，所述半导体层301的材料为硅，可通过蚀刻法去除硬掩模图形310露出的半导体层301。

较佳地，参考图17，在以所述硬掩模图形310为掩模去除半导体层301，直至露出衬底300之后，还可以通过修整工艺(trimming)对剩余的半导体层301进行水平蚀刻，以减小剩余的半导体层301的水平宽度，以形成鳍部311，从而获得尺寸较小的鳍部311。具体地，通过修整工艺可以获得水平宽度为1～3nm范围内的鳍部311。

参考图18，执行步骤S9，通过干刻法去除硬掩模图形310，在去除硬掩模图形310的过程中还会去除部分绝缘层309，剩余绝缘层309用于使鳍部311之间绝缘、隔离。

参考图19，本发明鳍式场效应晶体管的制造方法还包括在鳍部311和剩余绝缘层309上选择性沉积半导体材料，形成栅极层312。

两个鳍部311、位于两个鳍部311之间的剩余绝缘层309、覆盖于鳍部和剩余绝缘层309上的栅极层312构成鳍式场效应晶体管的栅极结构。

需要说明的是，在其他实施例中，还可以以形成于介质层303中的侧墙306为掩模图形化半导体层301，以形成鳍部311，本发明对此不做限制。

具体地，在衬底300上形成半导体层301、介质层303(无需形成位于半导体层301和介质层303之间的硬掩模层302)；图形化所述介质层303，形成第一开口304；在所述第一开口304的侧壁上形成侧墙306，所述侧墙306和所述第一开口304的底部围成第二开口307；去除所述第二开口307露出的半导体层301直至露出衬底300，形成第三开口308；向所述第三开口308中填充绝缘材料，形成绝缘层309；去除介质层303而保留侧墙306，以所述侧墙306为掩模去除所述侧墙306露出的半导体层301，形成鳍部311。

在上述制造方法的实施例中，在形成鳍部311之前形成位于鳍部311之间的绝缘层309，绝缘层309可以对鳍部311有一定支撑作用，减小了鳍部311受损伤的几率，提高了良率；

此外，在形成鳍部311之后，通过蚀刻去除硬掩模图形310，或者通过化学溶液去除侧墙306，从而避免了CMP等机械压力对鳍部的影响，减小了鳍部311受损伤的几率，进一步提高了良率；

通过修整工艺可以获得较小水平宽度的鳍部311，在获得小尺寸鳍部311的同时减小了鳍部311受损问题。

相应地，本发明还提供一种鳍式场效应晶体管，继续参考图19，所述鳍式场效应晶体管包括：衬底300，位于衬底300上的两个鳍部311、位于鳍部311之间的绝缘层309，所述绝缘层309与所述鳍部311等高，覆盖于所述鳍部311、绝缘层309及衬底300上的栅极层312。

其中，衬底300可以是氧化硅、硅、或绝缘体上硅(SOI)；

鳍部311的材料为硅，鳍部311的水平宽度在1～3nm的范围内；

所述绝缘层309的材料为氧化硅，水平宽度在1～5nm的范围内。

所述栅极层312的材料包括硅，所述绝缘层309包括氧化硅。

需要说明的是上述实施例以双栅极FinFET为例，但是本发明并不限制于此，还可以是三栅极FinFET，或其他多栅极FinFET，本领域技术人员可以进行相应地修改、变形和替换。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种鳍式场效应晶体管的制造方法，其特征在于，包括：

提供衬底；

在衬底上依次形成半导体层、硬掩模层、介质层；

图形化所述介质层形成第一开口；

在所述第一开口的侧壁上形成侧墙，所述侧墙和所述第一开口的底部围成第二开口；

依次去除所述第二开口露出的硬掩模层、半导体层直至露出衬底，形成第三开口；

向所述第三开口中填充绝缘材料，形成绝缘层；

去除介质层，以所述侧墙为掩模去除所述侧墙露出的硬掩模层，形成硬掩模图形，以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层，形成鳍部。

2.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，还包括：在形成鳍部之后，形成覆盖所述鳍部、绝缘层和衬底的栅极层。

3.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，在所述以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层的步骤之后，通过修整工艺减小剩余的半导体层的水平宽度，形成鳍部。

4.如权利要求3所述的鳍式场效应晶体管的制造方法，其特征在于，通过修整工艺使剩余的半导体层的水平宽度在1～3nm的范围内。

5.如权利要求3所述的鳍式场效应晶体管的制造方法，其特征在于，所述修整工艺包括水平方向蚀刻。

6.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，通过蚀刻去除所述硬掩模图形露出的半导体层。

7.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述在所述第一开口的侧壁上形成侧墙的步骤包括：在形成侧墙的过程中，还在介质层上形成保护层。

8.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述绝缘层的材料包括氧化硅。

9.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述硬掩模层的材料包括多晶硅或无定形硅。

10.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述侧墙的材料包括氮化硅。

11.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述介质层的材料包括氧化硅。

12.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述第二开口的水平宽度在1～5nm的范围内。

13.如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，在以所述侧墙为掩模去除所述侧墙露出的硬掩模层，形成硬掩模图形的步骤之后，在以所述硬掩模图形为掩模去除所述硬掩模图形露出的半导体层，形成鳍部的步骤之前，还包括去除侧墙。

14.如权利要求13所述的鳍式场效应晶体管的制造方法，其特征在于，在形成鳍部之后，还包括通过蚀刻去除所述硬掩模图形。

15.如权利要求13所述的鳍式场效应晶体管的制造方法，其特征在于，所述硬掩模层的材料包括多晶硅或无定形硅，所述侧墙的材料为氮化硅，所述去除侧墙的步骤包括：通过热磷酸去除所述侧墙。