CN102945659A - 一种硅基液晶微显示器像素点电路 - Google Patents

一种硅基液晶微显示器像素点电路 Download PDF

Info

Publication number
CN102945659A
CN102945659A CN2012105173135A CN201210517313A CN102945659A CN 102945659 A CN102945659 A CN 102945659A CN 2012105173135 A CN2012105173135 A CN 2012105173135A CN 201210517313 A CN201210517313 A CN 201210517313A CN 102945659 A CN102945659 A CN 102945659A
Authority
CN
China
Prior art keywords
transmission gate
pixel circuit
effect transistor
field effect
memory capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105173135A
Other languages
English (en)
Inventor
李晨
夏军
张晓龙
雷威
张晓兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN2012105173135A priority Critical patent/CN102945659A/zh
Publication of CN102945659A publication Critical patent/CN102945659A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种硅基液晶微显示器像素点电路，显示器采用帧刷新模式，每一行像素点与数字模拟转换器DAC总线之间有一个行选总开关。像素点电路由5个传输门和两个存储电容组成，即第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）、第五传输门（TG5）、第一存储电容CA，第二存储电容CB；每一个传输门均由一对场效应管构成。第一存储电容CA接在第一传输门（TG1）、第二传输门（TG2）之间，第二存储电容CB接在第三传输门（TG3）、第四传输门（TG4）之间，第一存储电容CA，第二存储电容CB另一端接地；第五传输门的输出端分别与第一传输门（TG1），第三传输门相连；第二、第四传输门的输出端接液晶负载。

Description

一种硅基液晶微显示器像素点电路
技术领域
本发明涉及硅基液晶显示器件（LCoS，Liquid Crystal on Silicon）技术领域，具体地说属于硅基液晶微显示器像素点电路领域。
背景技术
硅基液晶微型显示器件是一种在制备有驱动电路的CMOS（ComplementaryMetal-Oxide-Semiconductor Transistor互补金属氧化物半导体）硅基背板与ITO（铟锡氧化物）玻璃面板之间灌装液晶而成的新型微显示器件，它综合应用了CMOS集成电路技术和液晶显示技术，具有高分辨率、微型化和低成本等诸多优势，是一种极具发展潜力的微显示器件。
硅基液晶COMS驱动背板是硅基液晶微型显示器件的关键组成部分，主要由像素阵列以及***驱动电路两部分组成。LCoS驱动电路作用是将数字格式的视频信号转化为成驱动屏幕的模拟信号，最终显示为人眼可辨识的图像。
LCoS技术中的每个像素点电路由一个开关管和一个MOS电容组成，在常规工艺中，MOS电容占整个像素面积的一半，随着分辨率的增加和电路面积的减小，电容面积缩小，导致MOS电容变小，图像显示质量下降。
随着微型显示器件分辨率的提升，像素单元中的晶体管及连接像素的传输线所带来的寄生电容对电路的影响越来越大。如图1是传统的像素点电路结构。采用这种结构，阵列内数字模拟转换器DAC传输线等效电容以及处于关断状态的其他所有行列上的像素输入端传输门的寄生电容都会成为数字模拟转换器DAC负载电容，对数字模拟转换器DAC的驱动能力要求很高，并且寄生电容分布不均匀严重影响显示器成像质量。本发明提出的像素点电路设计方案能有效解决以上提到的问题。
发明内容
技术问题：针对现有的随着分辨率的提高，寄生电容越来越大的问题，本发明提出了一种硅基液晶微显示器像素点电路，能有效降低寄生电容。
针对存储电容的大小受像素面积限制的问题，本发明提出了一种在有限面积内增大存储电容的方法。
技术方案：为达到上述目的，本发明的硅基液晶微显示器像素点电路中，像素点电路由5个传输门和两个存储电容组成，即第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第一存储电容CA，第二存储电容CB；每一个传输门均由一对场效应管构成，第一PMOS场效应管和第二NMOS场效应管构成第一传输门，第三PMOS场效应管和第四NMOS场效应管构成第二传输门，第五PMOS场效应管和第六NMOS场效应管构成第三传输门，第七PMOS场效应管和第八NMOS场效应管构成第四传输门，第九PMOS场效应管和第十NMOS场效应管构成第五传输门；第一存储电容CA接在第一传输门和第二传输门之间，第二存储电容CB接在第三传输门和第四传输门之间，第一存储电容CA和第二存储电容CB另一端接地；第五传输门的输入端为该像素点电路的输入端，接数字模拟转换器DAC，第五传输门的输出端分别与第一传输门和第三传输门的输入端相连；第一传输门的的输出端接第二传输门的输入端，第三传输门的的输出端接第四传输门的输入端，第二传输门和第四传输门的输出端相连作为该像素点电路的输出端接液晶负载。
第五传输门由行选信号控制，数字模拟转换器DAC逐行对像素点电路充电时，未选中行对应的行选开关保持关断状态，同一列像素点电路之间由第五传输门相隔离，减小了同一列其他像素导致的寄生电容。
每一行像素点与数字模拟转换器DAC总线之间有一个行选总开关，行选总开关由行选信号控制，保证除了当前写入的行外，阵列内其他行的传输线与数字模拟转换器DAC总线断开，减小像素阵列内数字模拟转换器DAC传输线引入的寄生电容。
所述第一存储电容CA，第二存储电容CB采用金属氧化物半导体MOS电容与多晶硅-绝缘层-多晶硅PIP电容两个电容并联的存储电容结构。在有限的像素点面积内，增大了电容，提高了电路稳定性和线性度。
所述像素点电路采用帧刷新模式，第一传输门、第三传输门控制对第一存储电容CA、第二存储电容CB中的一个充电，同时第二传输门和第四传输门控制另一个存储电容对液晶负载放电。
有益效果：本发明提出的像素点电路结构，虽然增加了与阵列外数字模拟转换器DAC传输线相连接的处于关断状态的传输门等效电容和处于导通状态的像素内传输门寄生电容，但是减少了阵列内数字模拟转换器DAC传输线等效电容以及处于关断状态的像素输入端传输门的寄生电容，数字模拟转换器DAC的最大负载电容减少达到95%以上，大大提高了显示器件的成像质量。
本发明通过采用了MOS电容与PIP电容两个电容并联的存储电容结构，在不增加电容面积的情况下，存储电容增加了20%左右，提高了显示质量。
附图说明
图1是一种传统的像素点电路结构图。
图2是本发明提出的LCoS阵列中像素连接关系图。
图3是本发明提出的像素点电路结构图。
具体实施方式
本发明提出的像素点电路如图3所示，该像素点电路由5个传输门和两个存储电容组成，即第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5、第一存储电容CA，第二存储电容CB；每一个传输门均由一对场效应管构成，第一PMOS场效应管1和第二NMOS场效应管2构成第一传输门TG1，第三PMOS场效应管3和第四NMOS场效应管4构成第二传输门TG2，第五PMOS场效应管5和第六NMOS场效应管6构成第三传输门TG3，第七PMOS场效应管7和第八NMOS场效应管8构成第四传输门TG4，第九PMOS场效应管9和第十NMOS场效应管10构成第五传输门TG5；第一存储电容CA接在第一传输门TG1和第二传输门TG2之间，第二存储电容CB接在第三传输门TG3和第四传输门TG4之间，第一存储电容CA和第二存储电容CB另一端接地；第五传输门TG5的输入端为该像素点电路的输入端，接数字模拟转换器DAC，第五传输门TG5的输出端分别与第一传输门TG1和第三传输门TG3的输入端相连；第一传输门TG1的的输出端接第二传输门TG2的输入端，第三传输门TG3的输出端接第四传输门TG4的输入端，第二传输门TG2和第四传输门TG4的输出端相连作为该像素点电路的输出端接液晶负载。
第五传输门TG5由行选信号控制，数字模拟转换器DAC输出电压逐行对像素点电路充电时，未选中行对应的行选开关保持关断状态。同一列像素点电路之间由于第五传输门TG5的存在，也处于断开状态，减小了同一列其他像素点电路导致的寄生电容。
如图2所示，每一行像素点与数字模拟转换器DAC总线之间有一个行选总开关，行选总开关由行选信号控制，行选总开关可以保证除了当前写入的行外，阵列内其他行的传输线与数字模拟转换器DAC总线断开，因此可大大减小像素阵列内数字模拟转换器DAC传输线引入的寄生电容。
虽然增加了与阵列外数字模拟转换器DAC传输线相连接的处于关断状态的传输门等效电容和处于导通状态的像素内传输门寄生电容，但是减少了阵列内数字模拟转换器DAC传输线等效电容以及处于关断状态的像素输入端传输门的寄生电容，数字模拟转换器DAC的最大负载电容减少达到95%以上。
PIP电容由两层多晶硅（poly）层构成，中间用二氧化硅隔开，上下极板通过场氧化层与衬底及其他器件隔开，只要能精确控制生长氧化层介质的厚度，就可以得到精确的电容值，单位电容值比MOS电容略小。PIP电容具有性能稳定、线性度好、寄生电容小等优点。
由于本发明提出的像素点电路采用CMOS工艺，电路中已经包含了多层poly层，所以可以使用两层多晶硅层来构成电容器。具体步骤为先在MOS管的栅极氧化层之上后，沉积第一多晶硅薄膜；再在第一多晶硅薄膜上，生长介电层薄膜；然后在介电层薄膜上沉积第二多晶硅薄膜。再通过布线将MOS电容和PIP电容并联。
本发明采用了双电容并联的结构，第一存储电容CA，第二存储电容CB由MOS电容和PIP电容器并联构成。采用这种结构可以在相同面积的条件下，可以比MOS电容增加20%左右的大小。

Claims (5)

1.一种硅基液晶微显示器像素点电路，其特征在于像素点电路由5个传输门和两个存储电容组成，即第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）、第五传输门（TG5）、第一存储电容CA，第二存储电容CB；每一个传输门均由一对场效应管构成，第一PMOS场效应管（1）和第二NMOS场效应管（2）构成第一传输门（TG1），第三PMOS场效应管（3）和第四NMOS场效应管（4）构成第二传输门（TG2），第五PMOS场效应管（5）和第六NMOS场效应管（6）构成第三传输门（TG3），第七PMOS场效应管（7）和第八NMOS场效应管（8）构成第四传输门（TG4），第九PMOS场效应管（9）和第十NMOS场效应管（10）构成第五传输门（TG5）；第一存储电容CA接在第一传输门（TG1）和第二传输门（TG2）之间，第二存储电容CB接在第三传输门（TG3）和第四传输门（TG4）之间，第一存储电容CA和第二存储电容CB另一端接地；第五传输门（TG5）的输入端为该像素点电路的输入端，接数字模拟转换器DAC，第五传输门（TG5）的输出端分别与第一传输门（TG1）和第三传输门（TG3）的输入端相连；第一传输门（TG1）的输出端接第二传输门（TG2）的输入端，第三传输门（TG3）的输出端接第四传输门（TG4）的输入端，第二传输门（TG2）和第四传输门（TG4）的输出端相连作为该像素点电路的输出端接液晶负载。
2.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于第五传输门（TG5）由行选信号控制，数字模拟转换器DAC逐行对像素点电路充电时，未选中行对应的行选开关保持关断状态，同一列像素点电路之间由第五传输门（TG5）相隔离，减小了同一列其他像素导致的寄生电容。
3.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于每一行像素点与数字模拟转换器DAC总线之间有一个行选总开关，行选总开关由行选信号控制，保证除了当前写入的行外，阵列内其他行的传输线与数字模拟转换器DAC总线断开，减小像素阵列内数字模拟转换器DAC传输线引入的寄生电容。
4.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于所述第一存储电容CA，第二存储电容CB皆采用金属氧化物半导体MOS电容与多晶硅-绝缘层-多晶硅PIP电容两个电容并联的存储电容结构。
5.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于所述像素点电路采用帧刷新模式，第一传输门（TG1）、第三传输门（TG3）控制对第一存储电容CA、第二存储电容CB中的一个充电，同时第二传输门（TG2）和第四传输门（TG4）控制另一个存储电容对液晶负载放电。
CN2012105173135A 2012-12-05 2012-12-05 一种硅基液晶微显示器像素点电路 Pending CN102945659A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105173135A CN102945659A (zh) 2012-12-05 2012-12-05 一种硅基液晶微显示器像素点电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105173135A CN102945659A (zh) 2012-12-05 2012-12-05 一种硅基液晶微显示器像素点电路

Publications (1)

Publication Number Publication Date
CN102945659A true CN102945659A (zh) 2013-02-27

Family

ID=47728597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105173135A Pending CN102945659A (zh) 2012-12-05 2012-12-05 一种硅基液晶微显示器像素点电路

Country Status (1)

Country Link
CN (1) CN102945659A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935294A (zh) * 2014-03-20 2015-09-23 晶宏半导体股份有限公司 振荡器
CN106448553A (zh) * 2016-11-29 2017-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN106448552A (zh) * 2016-11-29 2017-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN111063297A (zh) * 2020-02-22 2020-04-24 禹创半导体(广州)有限公司 一种微型micro LED显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164334A (zh) * 2005-04-07 2008-04-16 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
US20120169692A1 (en) * 2010-12-31 2012-07-05 Opris Ion E Micro Electromechanical System (MEMS) Spatial Light Modulator Pixel Driver Circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164334A (zh) * 2005-04-07 2008-04-16 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
US20120169692A1 (en) * 2010-12-31 2012-07-05 Opris Ion E Micro Electromechanical System (MEMS) Spatial Light Modulator Pixel Driver Circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935294A (zh) * 2014-03-20 2015-09-23 晶宏半导体股份有限公司 振荡器
CN106448553A (zh) * 2016-11-29 2017-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN106448552A (zh) * 2016-11-29 2017-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN106448553B (zh) * 2016-11-29 2018-10-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN106448552B (zh) * 2016-11-29 2018-11-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN111063297A (zh) * 2020-02-22 2020-04-24 禹创半导体(广州)有限公司 一种微型micro LED显示装置

Similar Documents

Publication Publication Date Title
US10255840B2 (en) Display panel, driving method for display panel, and display device
WO2021237874A1 (zh) 阵列基板、显示面板、显示装置及驱动方法
CN101051820B (zh) 放大器以及使用放大器的驱动电路
CN101329843B (zh) 液晶显示装置及其驱动方法
CN103454823B (zh) 一种阵列基板及液晶显示面板
CN102654986A (zh) 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
TWI734942B (zh) 具有非顯示區域的顯示系統
CN104008738B (zh) 显示面板与栅极驱动器
US11132934B2 (en) Shift register unit comprising input circuit, output circuit, and first node control circuit, gate driving circuit, display device, and driving method
US10971091B2 (en) Array substrate, display panel and driving method thereof, and display device
CN110176202B (zh) 信号处理电路及其驱动方法、显示面板及显示装置
CN102945659A (zh) 一种硅基液晶微显示器像素点电路
CN110738974B (zh) 液晶像素电路、其驱动方法、显示面板及显示装置
CN105319786A (zh) 具有低切换频率的数据线驱动极性的阵列基板
CN102354698A (zh) 实现高动态cmos图像传感器的方法
CN111009224A (zh) 显示面板的驱动方法、显示装置
CN107369406A (zh) 具有双闸薄膜电晶体的无线显示器
WO2020192476A1 (zh) 多路选择电路及驱动方法、多路选择单元、显示装置
CN104637430A (zh) 栅极驱动电路及显示装置
CN109616072A (zh) 显示面板的驱动方法及显示设备
CN109102782A (zh) 栅极驱动电路以及使用该栅极驱动电路的液晶显示器
CN104867452A (zh) 信号分离器及amoled显示装置
CN103325346A (zh) 驱动控制方法及相关源极驱动器
US7505071B2 (en) Horizontal charge coupled device driving circuit with reduced power consumption, solid-state image-sensing device having the same, and driving method of the solid-state image-sensing device
CN113808518B (zh) 源极驱动电路及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130227