CN102931206A - 一种高密度相变存储器电路结构及其制备方法 - Google Patents

Abstract

本发明涉及一种高密度相变存储器电路结构及其制备方法，所述相变存储器结构包括选通管及n个相变电阻，所述选通管的源端接地，栅端接字线WL；所述n个相变电阻并列排布，各该相变电阻的一端共同连接在所述选通管的漏端，各该相变电阻的另一端分别连接各自的位线，其中n为整数，n≧2。本发明能够在不改变选通管尺寸的前提下，通过改变相变存储单元及其版图结构，提高相变存储器的密度，获得高密度相变存储器。

Description

一种高密度相变存储器电路结构及其制备方法

技术领域

本发明属于微纳米电子技术领域，涉及一种信息存储器，特别是涉及一种高密度相变存储器电路结构及其制备方法。

背景技术

相变存储单元是基于20世纪60年代末70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储单元可以做在硅晶片或SOI衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材，其研究热点也就围绕器件工艺展开。器件的物理机制研究包括如何减小器件料等。相变存储单元的基本原理是用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻实现信息的写入、擦除和读出操作。

相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：擦操作(RESET)，当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；写操作(SET)，当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。

相变存储器现在通常的存储结构为11R(即1个晶体管和1个相变电阻(phase changeresistor，PCR)构成1个存储单元，如图1)，1D1R和1B1R三种结构。1T1R结构由于工艺简单、与CMOS工艺完全兼容以及不需要增加额外的光罩成为首选结构。但是，相变存储器具有很多优点，其缺点就是操作电流较大，从而导致了1T1R结构中单元选通管的面积大而影响存储器的密度和成本。由于相变存储电阻是个纳米尺寸的器件，所以密度是受制于选通管的大小，在不改变选通管尺寸的前提下，我们改变存储单元结构及其版图结构，可以提高相变存储器的密度。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高密度相变存储器电路结构，在不改变选通管尺寸的前提下，通过改变相变存储单元及其版图结构，提高相变存储器的密度。

为实现上述目的及其他相关目的，本发明提供一种高密度相变存储器电路结构，所述相变存储器结构包括选通管及n个相变电阻，所述选通管的源端接地，栅端接字线WL；所述n个相变电阻并列排布，各该相变电阻的一端共同连接在所述选通管的漏端，各该相变电阻的另一端分别连接各自的位线，其中n为整数，n≥2。

优选地，n的取值为4～6。

优选地，所述选通管是MOS管、二极管或三极管。

本发明还涉及一种高密度相变存储器器件结构制备方法，该方法包括以下步骤：

1)提供一半导体衬底，在所述半导体衬底上形成外延层；

2)在所述外延层上按照常规工艺形成STI结构、有源区以及栅区域和在该栅区域周围的隔离结构；

3)形成设有接触孔的第一绝缘层；

4)填充钨塞到所述接触孔；

5)沉积相变薄膜材料；

6)刻蚀所述相变薄膜材料形成n个相变电阻，其中n为整数，n≥2；

7)制备金属层并刻蚀成位线；

8)制备其余金属层互联。

本发明还包括一种高密度相变存储器器件结构，该相变存储器器件结构包括n个相变电阻以及半导体衬底；

位于该半导体衬底上的外延层；

位于该外延层上的有源区以及用于隔离所述有源区的STI结构；

位于所述有源区上的栅区域和在该栅区域周围的隔离结构；

位于有源区、栅区域以及STI结构上的绝缘层；

设置于绝缘层内的接触孔；

位于绝缘层上的若干金属层；

所述接触孔内填充有金属用于连接所述金属层和有源区；

所述相变电阻位于第一金属层和有源区之间，通过底电极与选通管的源区相连。

本发明还涉及一种高密度相变存储器器件结构，该相变存储器器件结构包括n个相变电阻以及半导体衬底；

位于该半导体衬底上的外延层；

位于该外延层上的有源区以及用于隔离所述有源区的STI结构；

位于所述有源区上的栅区域和在该栅区域周围的隔离结构；

位于有源区、栅区域以及STI结构上的绝缘层；

设置于绝缘层内的接触孔；

位于绝缘层上的若干金属层；

所述接触孔内填充有金属用于连接所述金属层和有源区；

所述相变电阻位于任意的两层相邻的金属层之间，通过低一层的金属层与选通管的源区相连。

如上所述，本发明的一种高密度相变存储器结构，具有以下有益效果：在不改变选通管尺寸的前提下，通过将多个相变存储器与一个选通管相串联，可以提高相变存储器的密度，获得高密度相变存储器。

附图说明

图1显示为11R结构相变存储单元示意图。

图2显示为1TnR结构相变存储单元示意图。

图3显示为1T4R结构相变存储单元示意图。

图4显示为相变电阻置于金属层a和有源区之间的1T4R结构相变存储单元结构示意图。

图5a-5b显示为相变电阻置于金属层a和金属层b之间的1T4R结构相变存储单元结构示意图。

图6显示为相变电阻置于金属层a和金属层b之间的1T5R结构相变存储单元结构示意图。

图7a-7b显示为相变电阻置于金属层m-1和金属层m之间的1T6R结构相变存储单元结构示意图。

元件标号说明

1                      有源区

2                      栅

3                      接触孔

4                      第一金属层

6                      通孔

7                      第二金属层

8                      金属层m-1

9                      顶层通孔

10                     顶层金属层m

BL、BLk、BL0～BLn-1    位线

R、Rk、R0～Rn-1        相变电阻

WL                     字线

T                      晶体管

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如图1所示的为1T1R结构相变存储单元示意图，1个晶体管T和1个相变电阻R相串联。晶体管T的源端接地，栅端接字线WL，漏端接相变电阻R的一端，相变电阻R的另一端接位线BL。这是通常使用的基本结构。

请参阅图2至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本发明采用1TnR结构相变存储单元，n大于1且为整数1个晶体管T和n个相变电阻R0，……，Rn-1构成相变存储基本单元，n个相变电阻R0，……，Rn-1的一端都与晶体管T的漏端相连，n个相变电阻R0，……，Rn-1的另一端各自接位线BL0，BL1，……BLn-1。晶体管T的栅端接字线WL。n的个数取决于晶体管T的尺寸及版图布局。对于1T1R结构而言，n个相变电阻R0，……，Rn-1所占的面积为n个晶体管T所占的面积，而对于1TnR而言，n个相变电阻R0，……，Rn-1所占面积为1个晶体管T所占的面积。

在对相变存储单元进行选择时，1个晶体管T连接的n个相变电阻R0，……，Rn-1不能同时进行选取，每次只能对其中的1个相变电阻进行选择。当要选择其中一个相变电阻时，字线WL导通，n个相变电阻R0，……，Rn-1中有且只有一个连接的位线BL导通，此晶体管T上连接的其余相变电阻处于悬浮状态。不选通时，字线WL处于关断状态，位线BL处于悬浮状态。表1是1TnR结构相变存储单元状态表。BLk是n个相变电阻R0，……，Rn-1中的任意一个的位线。当对此单元中的任意一个相变电阻Rk进行选择时，这个单元连接的晶体管T导通，即WL导通，Rk上连接的位线BLk导通，其余相变电阻连接的位线都悬浮，实现了对Rk的选择。有且只有1个相变电阻的位线导通。当对这个相变存储单元不进行选择时，WL关闭，n个相变电阻R0，……，Rn-1的位线处于悬浮状态。

表1

图3是取n为4构成的1T4R结构相变存储单元示意图。在图3的实施例中，1个晶体管T和4个相变电阻R0，R1，R2和R3构成相变存储单元，4个相变电阻R0，R1，R2和R3的一端连接在晶体管T的漏端，另一端各自连接位线BL0，BL1，BL2，BL3，晶体管T的源端接地，栅端接字线WL。

图4是相变电阻置于顶层电极金属层a和有源区之间的存储单元结构示意图。图4中，晶体管T的源端连接至地，晶体管T漏端连接了4个相变电阻R0，R1，R2和R3，这4个相变电阻R0，R1，R2和R3通过底电极与晶体管T漏端的有源区相连。这里是以4个为例子来说明，并不一定是放置4个相变电阻，要根据有源区的面积大小和相变电阻所占的面积来决定。下述版图示意图中的相变电阻的个数也是如此。

实施例1

图5a是相变电阻单元5置于顶层电极金属层a和低一层金属层b之间的存储单元版图结构示意图。图5b为图5a的剖面图。图5a中晶体管T的源端连接至地，晶体管T漏端连接了4个相变电阻R0，R1，R2和R3，这4个相变电阻R0，R1，R2和R3通过顶层电极金属层a与晶体管T漏端的有源区相连。

该存储单元器件的制备过程如下：

1)提供一半导体衬底，在所述半导体衬底上形成外延层；

2)在所述外延层上按照常规工艺形成STI结构、有源区1以及栅区域2和在该栅区域周围的隔离结构；

3)形成设有接触孔3的绝缘层；

4)填充钨塞到所述接触孔3；

5)沉积相变薄膜材料；

6)刻蚀所述相变薄膜材料形成n个相变电阻5，本实施例中n为4个；

7)制备第一金属层4并刻蚀成位线；

8)完成其余的互联线。

本实施例中，所述相变电阻5位于第一金属层4和有源区1之间，通过底电极与选通管的源区相连。

实施例2

图6是相变电阻5置于顶层电极金属层4和金属层6之间的存储单元结构示意图。图6中晶体管T的源端连接至地，晶体管T漏端连接了5个相变电阻R0，R1，R2，R3和R4，这5个相变电阻R0，R1，R2，R3和R4通过顶层电极金属层4与晶体管T漏端的有源区1相连。相变电R0，R1，R2，R3和R4置于顶层电极金属层4和金属层6之间。由于金属层4和金属6之间有更多的空间，而且相变电阻R0，R1，R2，R3和R4的底电极不再固定在晶体管T的有源区1正上方，可以通过金属层4与有源区1相连，所以把相变电阻R0，R1，R2，R3和R4置于金属层4和金属层6之间的个数要多于相变电阻5置于金属层4下面的个数.

其制备工艺和实施例1类似，栅区域2位于有源区1之上，接触孔3填充金属后连同金属层4和有源区1。

实施例3

图7a是相变电阻置于多周期上电极金属层m-1和金属层m之间的存储单元版图结构示意图。对于相变存储器而言，多周期的上电极的周期数一般是3至8层。金属层m为顶层电极金属层。图7a中晶体管T的源端连接至地，晶体管T漏端连接了6个相变电阻R0，R1，R2，R3，R4和R5，这6个相变电阻R0，R1，R2，R3，R4和R5通过金属层m-1及其金属层m-1以下的金属与晶体管T漏端的有源区相连。相变电阻R置于金属层m和金属层m-1之间。由于至金属层m-1时，很多布线都已完成，金属m和金属m-1之间有更多的空间，而且相变电阻R0，R1，R2，R3，R4和R5的底电极不再固定在晶体管T的有源区正上方，可以通过金属m-1及金属m-1以下的金属层与有源区相连，所以把相变电阻R置于金属m和金属m-1之间的个数要多于相变电阻R置于金属1下面的个数。

请参阅图7b所示，一种高密度相变存储器器件结构，该相变存储器器件结构包括n个相变电阻5以及半导体衬底；位于该半导体衬底上的外延层；位于该外延层上的有源区1以及用于隔离所述有源区的STI结构；位于所述有源区1上的栅区域2和在该栅区域周围的隔离结构；位于有源区、栅区域以及STI结构上的绝缘层；设置于绝缘层内的接触孔3；位于绝缘层上的金属层；所述接触孔3内填充有金属用于连接所述金属层和有源区1；

本实施例中，金属层包括第一金属层4以及设于所述第一金属层4上的第二金属层7以及连接所述第一金属层和该第二金属层的通孔6。所述第二金属层上还设有第m-1层金属层8以及与所述第m-1层金属层8相邻并位于其上的m金属层10，以及连接这两个金属层的顶层通孔9。所述相变电阻位于第m-1层金属层8和m金属层之间，通过m金属层10与选通管的源区相连。m金属层为顶层金属层。

本发明中，所述相变电阻5位于任意的两层相邻的金属层之间，通过低一层的金属层与选通管的源区相连。

综上所述，本发明涉及一种以多个相变电阻和一个选通管相串联构成相变存储单元的高密度相变存储器结构及其结构，目的在于在不改变选通管尺寸的前提下，提高相变存储器的密度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种高密度相变存储器电路结构，其特征在于：所述相变存储器结构包括选通管及n个相变电阻，所述选通管的源端接地，栅端接字线WL；所述n个相变电阻并列排布，各该相变电阻的一端共同连接在所述选通管的漏端，各该相变电阻的另一端分别连接各自的位线，其中n为整数，n≧2。

2.根据权利要求1所述的一种高密度相变存储器结构，其特征在于：n的取值为4～6。

3.根据权利要求1所述的一种高密度相变存储器结构，其特征在于：所述选通管是MOS管、二极管或三极管。

4.一种高密度相变存储器器件结构制备方法，其特征在于：该方法包括以下步骤：

1）提供一半导体衬底，在所述半导体衬底上形成外延层；

2）在所述外延层上按照常规工艺形成STI结构、有源区以及栅区域和在该栅区域周围的隔离结构；

3）形成设有接触孔的绝缘层；

4）填充钨塞到所述接触孔；

5）沉积相变薄膜材料；

6）刻蚀所述相变薄膜材料形成n个相变电阻，其中n为整数，n≧2；

7）制备金属层并刻蚀成位线；

8）制备其余金属层互联。

5.根据权利要求4所述的高密度相变存储器器件结构制备方法，其特征在于：所述步骤6）中n的取值为4～6。

6.一种高密度相变存储器器件结构，其特征在于：该相变存储器器件结构包括n个相变电阻以及半导体衬底；

位于该半导体衬底上的外延层；

位于该外延层上的有源区以及用于隔离所述有源区的STI结构；

位于所述有源区上的栅区域和在该栅区域周围的隔离结构；

位于有源区、栅区域以及STI结构上的绝缘层；

设置于绝缘层内的接触孔；

位于绝缘层上的若干金属层；

所述接触孔内填充有金属用于连接所述金属层和有源区；

所述相变电阻位于第一金属层和有源区之间，通过底电极与选通管的源区相连。

7.一种高密度相变存储器器件结构，其特征在于：该相变存储器器件结构包括n个相变电阻以及半导体衬底；

位于该半导体衬底上的外延层；

位于该外延层上的有源区以及用于隔离所述有源区的STI结构；

位于所述有源区上的栅区域和在该栅区域周围的隔离结构；

位于有源区、栅区域以及STI结构上的绝缘层；

设置于绝缘层内的接触孔；

位于绝缘层上的若干金属层；

所述接触孔内填充有金属用于连接所述金属层和有源区；

所述相变电阻位于任意的两层相邻的金属层之间，通过低一层的金属层与选通管的源区相连。

Images