CN102931124A

CN102931124A - 高密度薄膜混合集成电路的集成方法

Info

Publication number: CN102931124A
Application number: CN2012104928157A
Authority: CN
Inventors: 杨成刚; 苏贵东
Original assignee: Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Current assignee: Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2013-02-13
Anticipated expiration: 2032-11-28
Also published as: CN102931124B

Abstract

本发明公开了一种高密度薄膜混合集成电路的集成方法，该方法是先采用薄膜制作工艺，制作含有薄膜导带、阻带及键合区的底座基片及小陶瓷基片，小陶瓷基片与底座基片连接的引脚以薄膜方式分别从小陶瓷基片的两面制作在与底座基片集成的同一端；接着在引脚键合区和底座基片相应的键合区形成金球；然后，采用薄膜混合集成方式，在小陶瓷基片的正反面集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合；最后，将集成后的小基片垂直集成在底座基片上，完成高密度薄膜混合集成电路。本发明采用三维竖向垂直集成，将一个以上半导体芯片或片式元器件垂直集成在同一底座基片上，实现高密度三维集成，提高薄膜混合集成电路的集成度。

Description

高密度薄膜混合集成电路的集成方法

技术领域

本发明涉及混合集成电路，具体而言，涉及薄膜混合集成电路，进一步来说，涉及高密度薄膜混合集成电路。

背景技术

原有薄膜混合电路的集成技术中，在陶瓷基片的混合集成面采用二维平面集成技术，将半导体芯片、其他片式元器件直接装贴在薄膜基片上，再采用键合丝（金丝或硅铝丝）进行引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。原有技术存在的主要问题是：由于是采用二维平面集成技术，半导体芯片、其他片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的薄膜电阻、薄膜电容、薄膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高。

经检索，涉及高密度集成电路的中国专利申请件不少，如99813068.0号《高密度集成电路》、02121825.0号《高密度集成电路构装结构及其方法》、200410063042.6号《高密度集成电路》、201010141336.1号《高密度集成电路模块结构》、201110334691.5号《一种高密度集成电路封装结构、封装方法以及集成电路》等。但尚无高密度薄膜混合集成电路的申请件。

发明内容

本发明目的是提供高密度薄膜混合集成电路的集成方法，以增加基片单位面积上可集成的芯片数、其他片式元器件数量，达到提升薄膜混合集成电路集成密度的目的。

发明人提供的高密度薄膜混合集成电路，是采用三维竖向垂直集成的方法来实现的，具体做法是：先采用薄膜制作的常规工艺在陶瓷基片上制作所需薄膜导带、阻带及键合区，完成底座基片及小陶瓷基片的制作，其中，小陶瓷基片与底座基片连接的引脚以薄膜的方式分别从小陶瓷基片的两面制作在与底座基片集成的同一端；接着在引脚键合区采用金丝球键合或丝网印刷后再流焊的方法形成金球，用同样的方法在底座基片相应的键合区域形成金球；然后，采用薄膜混合集成的方式，在小陶瓷基片的正反面集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合；最后，将集成后的小陶瓷基片垂直集成在底座基片上，完成高密度薄膜混合集成电路。

上述薄膜是通过磁控溅射或电子束蒸发的方式形成的。

上述导带、阻带、键合区是通过光刻、选择性腐蚀薄膜、激光调阻的方法制作的。

上述小陶瓷基片是采用共晶焊接或金球键合、绝缘粘胶剂加固的方式垂直集成在底座基片上的。

上述金球采用金丝球键合或丝网印刷金属浆料后用再流焊的方法形成的。

发明人指出：上述片式元器件是不包括半导体芯片的其他片式元器件。

本发明的优点是：①采用三维竖向垂直集成，可将一个以上半导体芯片或其他片式元器件垂直集成在同一底座基片上，实现高密度三维集成，大大提高薄膜混合集成电路的集成度；②由于可集成更多的半导体芯片、其他片式元器件，从而可集成更多的功能；③可减少整机应用***使用电子元器件的数量，从而减小整机的体积，提高应用***的可靠性；④由于采用高密度集成，大大缩短引线长度，可进一步提高薄膜混合集成电路的工作频率和可靠性。

采用本发明方法生产的器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等领域，特别适用于装备***小型化、高可靠的领域，具有广阔的市场前景和应用空间。

附图说明

图1为原有薄膜混合集成电路的集成技术示意图，图2为本发明的高密度薄膜混合集成电路的结构示意图。

图中1为管壳基座，2为陶瓷基片，3为管脚，4为导带/键合区，5为半导体芯片，6为阻带，7为片式元器件，8为绝缘粘接剂，9为金球，10为小基片，11为内引线。

具体实施方式

实施例：

贵州振华风光半导体公司研发的高密度薄膜混合集成电路集成方法，以高密度薄膜混合集成电路工艺为例，具体实施工艺流程如下：

（1）选取产品需求的管基、管帽;

（2）陶瓷基片的选取：采用三氧化二铝陶瓷基片（Al₂O₃）或氮化铝陶瓷基片（Al₃N₄）作衬底。包括粘贴在底座的底座陶瓷基片、用于三维竖向垂直集成的陶瓷基片;

（3）按产品设计的图形制作光刻掩模板;

（4）在2×10-3Pa以下的高真空磁控溅射台或电子束蒸发台中，在陶瓷基片上形成镍-铬合金（80%Ni∶20%Cr）电阻薄膜，薄膜厚度由产品要求的方块电阻进行控制，通过外接方块电阻测试仪进行过程监控；

（5）继续抽真空到2×10-3Pa以下，采用第（4）的方法，形成一层金薄膜，金薄膜的厚度1～3μm，其厚度通过膜厚测试仪进行测试；

（6）通过涂胶机涂布光刻胶，在80℃左右的烘箱中进行预烘烤；

（7）用光刻掩模进行暴光、显影；

（8）在180℃左右的高温烘箱中进行高温坚膜；

（9）先后选择性刻蚀金、镍-铬合金；

（10）去除光刻胶；

（11）激光调阻、退火，完成薄膜基片制作；

（12）将调阻后的陶瓷基片进行划片分离；

（13）将底座基片用合晶焊、回流焊或浆料粘贴方式装贴在底座上;

（14）采用金丝键合设备，分别在底座基片、用于三维竖向垂直集成的陶瓷基片的相应键合区域形成金球;

（15）按常规集成电路组装工艺，在三维竖向垂直集成的陶瓷基片上进行半导体芯片、其他贴片元器件的组装;

（16）在专用夹具上对已组装半导体芯片或其他贴片元器件的三维竖向垂直集成陶瓷基片进行内引线键合（金丝或硅铝丝）;

（17）按常规集成电路组装工艺，在底座陶瓷基片上进行半导体芯片、其他贴片元器件的组装。

（18）在专用夹具上对已组装半导体芯片或其他贴片元器件的底座陶瓷基片进行内引线键合（金丝或硅铝丝）。

（19）采用浆料粘贴的方式，将已完成键合的三维竖向垂直集成陶瓷基片垂直装贴在底座陶瓷基片相应的区域上。

（20）烧结：在高纯氮的保护下、在180℃左右的高温箱中进行2小时左右的高温烧结，将三维竖向垂直集成陶瓷基片与底座陶瓷基片有机地烧结在一起。

（21）封帽：在特定的环境中进行封帽，完成整个器件的集成与生产工作。

（22）测试、筛选、打印与包装：按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装工作。

（23）产品入库。

Claims

1. 一种高密度薄膜混合集成电路的集成方法，其特征是先采用薄膜制作工艺，在陶瓷基片上制作所需薄膜导带、阻带及键合区，完成底座基片及小陶瓷基片的制作，其中，小陶瓷基片与底座基片连接的引脚以薄膜的方式分别从小陶瓷基片的两面制作在与底座基片集成的同一端；接着在引脚键合区和底座基片相应的键合区形成金球；然后，采用薄膜混合集成的方式，在小陶瓷基片的正反面集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合；最后，将集成后的小陶瓷基片垂直集成在底座基片上，完成高密度薄膜混合集成电路。

2. 如权利要求1 所述的方法，其特征在于所述薄膜是通过磁控溅射或电子束蒸发的方式形成的。

3. 如权利要求1 所述的方法，其特征在于所述导带、阻带、键合区是通过光刻、选择性腐蚀薄膜、激光调阻的方法制作的。

4. 如权利要求1 所述的方法，其特征在于所述小陶瓷基片是采用共晶焊接方式或用金球键合、绝缘粘胶剂加固的方式垂直集成的。

5. 如权利要求1 所述的方法，其特征在于所述金球是采用金丝球键合或丝网印刷金属浆料后用再流焊的方法形成的。