CN102904549B - 一种施密特触发器电路 - Google Patents

Abstract

本发明公开了施密特触发器电路，包括第1电阻、第2电阻、第3电阻、第4电阻、第5电阻，第1三极管、第2三极管、第3三极管、第4三极管，其中，第1三极管、第2三极管、第3三极管为NPN型三极管，第4三极管为PNP型三极管；通过第1电阻、第2电阻组成的正反馈电路，以及第1三极管、第3电阻、第4电阻以及第4三极管组成的同相放大电路与第2三极管、第5电阻、第3三极管组成的同相放大电路并联，当输入触发信号为正电平时，通过简短的两级三极管放大，正反馈回输入端获得施密特触发器性能。本发明由于采用两级双极性三极管放大，延时时间短,不存在锁定效应，触发电压灵敏度一致性好，电路工作电压范围宽。

Description

一种施密特触发器电路

技术领域

本发明涉及数字电路，特别涉及数字电路中施密特触发器电路。

背景技术

对于标准施密特触发器，当输入电压高于正向阈值电压，输出为高电平；当输入电压低于负向阈值电压，输出为低电平；当输入在正负向阈值电压之间，输出电压不改变，也就是说输出由高电平翻转为低电平，或是由低电平翻转为高电平对应的阈值电压是不同的。只有当输入电压发生足够的变化时，输出才会变化，因此将这种元件命名为触发器。这种双阈值动作被称为迟滞现象(滞回特性)，表明施密特触发器有记忆性。所以，传统的理论认为，施密特触发器是一种双稳态多谐振荡器。

施密特触发器可作为波形整形电路，能将模拟信号波形整形为数字电路能够处理的方波波形，而且由于施密特触发器具有滞回特性，所以可用于抗干扰，其应用包括在开环配置中用于抗干扰，特别在开关电源电路中，利用小体积的隔离变压器把占空比经常改变的方波信号传至下一级，完成隔离驱动时，就显得很有价值，如双管正激变换器电路中离正电源近的晶体管，就需要隔离驱动，占空比经常改变的方波信号其频谱很宽，小体积的隔离变压器在很宽的频率下要完成方波的完美传输，对隔离变压器要求很严格。所以，有的技术方案是利用一只超小型变压器，利用其低频性能差，产生的微分效应，将方波传输到下一级成为尖脉冲，再利用施密特触发器还原成方波，如已无权的中国公开号101640527的《利用脉冲调制解调方式实现信号传递的IGBT驱动电路》摘要附图，数字2所指就是这种电路。为了方便描述，这里引用作为本文的图1，超小型变压器T把原边的方波转换为尖脉冲，该电路利用两个反向器U1A和U1B串联，加入仅在高电平时起作用的电阻R4和二极管D1串联的正反馈电路，完成“将脉冲变压器传递过来的窄脉冲还原为控制信号”。

事实上，选用CMOS数字电路就可实现这一功能，但随着电源标准、电源技术的进步，如目前广泛使用的半桥LLC谐振转换器，其变换效率很高，其工作频率经常上升至300KHz至500KHz甚至以上，这时对隔离驱动、同步整流驱动的延时要求极为苛刻，CMOS一级的延时就有25-50ns时长，两级串联后就有50-100ns时长，在实际使用中，由于工作频率很高，COMS电路的锁定效应很容易出现。COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大，这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片；同时烧毁开关电源。

CMOS由于内部是MOS管输入，其输入电压灵敏度受MOS管的开启电压影响，一致性不好，开关电源在批量生产时，驱动的一致性不好保证。

当然，选用TTL数字电路可以解决上述CMOS带来的困扰，TTL数字电路速度快，如74HC14，其一级门电路的延时只有5-10ns时长，可以满足目前的要求。但是TTL数字电路工作电压为5V，其输出电压一般为3.5V左右，驱动后续的MOS功率管或同步整流的MOS管，都存在驱动电压不足，常见的MOS功率管或同步整流的MOS管，若想得到极低的导通内阻R_DS(ON)，要求驱动电压都在7V以上，如很多公司推出的升压驱动集成电路其输出电压都在10V左右。

已授权的中国公开号为101595630的《绝缘型DC-DC变换器》的授权文本中第[0015] 段的第3行，也指出这个问题：但由于一般的高速逻辑门IC 其绝对最大额定值电压通常为7V 左右，因此第一开关元件Q1的栅极驱动电压成为比其更低的电压。若第一开关元件Q1 不是能够利用逻辑电平驱动的MOSFET，则栅极驱动电压不足。

即TTL数字电路组成的将脉冲变压器传递过来的窄脉冲还原为控制信号的电路，需在后级再加一级电平转换电路，即前文所述的“升压驱动集成电路”，这级电路一般也会带来延时，且增加了成本，这种电路低速的一般需0.80元人民币左右，高速的都在2元以上。

不仅增加了电路的复杂性，由于器件增加，也降低了整机电路的可靠性，在日益追求高功率密度、小体积的时代，多加一片升压驱动集成电路会给电路板的设计带来很大的麻烦！若采用同步延时法，即所有驱动功率级的环节，采用相同的延时，那么就要加入多片升压驱动集成电路或延时电路，将会占用更大电路板面积。

在教科书上，也会使用图2的电路作为施密特触发器的原理讲解，图2是用接入正反馈的比较器或运算放大器来实现，其中，Vin为施密特触发器电路的信号输入端，Vout为施密特触发器电路的信号输出端，对于这一电路，翻转发生在接近地的位置，迟滞量由R2和R4的阻值控制，这种电路存在的问题是，若输出5V的驱动电压，延时为50nS，那么对比较器或运算放大器的转换速率(Slew rate，也译作压摆率)要求高达10⁵V/uS，这是不现实的，目前还没有这么好的运算放大器或电压比较器。

在教科书上，还会使用图3所示基于2个晶体管的施密特触发电路，如图3所示，通路中电阻RC1、R1、R2设定了晶体管T2的基极电压，不过，这一分压通路会受到晶体管T1的影响，如果晶体管T1饱和导通，通路将会提供极低的电压给晶体管T2的基极至发射极，即当Vin输入高电平时，晶体管T1饱和导通，晶体管T2截止，电源电压V+通过电阻RC2向Vout提供高电平，在高电平状态时，输出电压接近V+，另一过程与此相反，因此，在两个状态间翻转的阈值电压取决于触发器的现态。

图3电路中，当输入电压Vin低于晶体管T1和T2的共射极电压时，T1不会导通。晶体管T2的基极电压由上述分压电路决定。由于接入负反馈(电阻RE构成)，电阻RE的设置使得双阈值动作变成现实，共射极上所加的电压必须低于分压电路上所得到的电压，这样就能使晶体管T2导通，并且触发器的输出是低电平状态，由于电阻RE端电压的存在，输出低电平状态并不理想；正因为高电平是依靠电阻RC2提供，而低电平是依靠晶体管T2导饱和导通并经电阻RE获得，这就决定了在低电平状态时，输出电压仍会远远高于地线电压。因此在这种情况下，输出电压不够低，无法达到逻辑低电平，这就需要在触发器电路上附加放大器。

所以这个电路只能作为实验教学演示用，在工业领域的开关电源驱动中，没有实际的应用价值。

图4示出了实际的TTL数字集成电路中的基本单元电路：反相器(非门)。也可以用分立元件实现图4反相器的功能。该电路由三部分组成，即晶体管T1组成电路的输入级，晶体管T3、T4和二极管D组成输出级，以及由晶体管T2组成的中间级作为输出级的驱动电路，将晶体管T2的基极的单端输入信号转换为互补的双端输出信号，以驱动T3和T4。图4的TTL反相器的工作原理：

(1)当输入为高电平，如Vin=1.7V及以上时，电源V+通过Rb1和晶体管T1的集电结向晶体管T2、T3提供基极电流，使T2、T3饱和导通，输出为低电平，Vout＝0.15V。此时晶体管T1的基极电压为

Vb1=Vbc1+Vbe2+Vbe3=(0.7+0.7+0.7)V=2.1V ………………………………式(1)

显然，这时晶体管T1的发射结处于反向偏置，而集电结处于正向偏置(基极到集电极为一个PN结，正向导通)。由于T2和T3饱和，输出Vc3=0.15V，同时可估算出晶体管T2的集电极电压Vc2的值：

Vc2=Vce2+Vb3=(0.15+0.7)V=0.85V        ………………………………式(2)

此时，Vb4=Vc2=0.85V。作用于晶体管T4的发射结和二极管D的串联支路的电压为Vc2-Vout=(0.85-0.15)V=0.7V，显然，T4和二极管D均为截止状态，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。

(2)当输入为低电平，如Vin=0.3V及以下时，晶体管T1的发射结导通，其基极电压等于输入电压Vin加上发射结正向压降，即

Vb1=(0.3+0.7)V=1.0V                    ………………………………式(3)

此时Vb1作用于晶体管T1的集电结和晶体管T2、T3的发射结上，相当于3个二极管的压降，需要2.1V才能良好导通。1.0V的电压无法打开3个PN结，所以晶体管T2、T3都截止，这时晶体管T4的基极因为电阻Rc2的存在，V+通过Rc2向晶体管T4提供基极电流，晶体管T4处于导通状态，经过二极管D输出高电平。输出电压为

Vout≈(V+)-Vbe4-V_D=(5-0.7-0.7)V=3.6V    ………………………………式(4)

这也是TTL数字电路驱动电压不足的重要原因，当然TTL数字电路也有其优点，如采用晶体管T1的发射极作为输入级以提高工作速度，其原理为：

如图4所示，当TTL反相器输入电压Vin由高(如3.6V)变低(0.3V)的瞬间，晶体管T1的基极电压Vb1＝(0.3+0.7)V＝1.0V。但由于晶体管T2、T3原来是饱和导通的，它们的基区存储电荷还来不及消散，这也是通常所说的三极管存储时间(storage time)，双极性三极管都存在一个存储时间(Storage time)，即三极管基极接收到关断信号时，集电极电流要延时一小段时间才开始下降直到关断。在此瞬间，晶体管T2、T3的发射结仍处于正向偏置，即晶体管T1的集电极电压为晶体管T2和T3的基极至发射结电压之和：

Vc1=Vbe2+Vbe3=(0.7+0.7)V=1.4V         ………………………………式(5)

此时，晶体管T1的发射极为0.3V，基极电压为1.0V，而集电极电压为1.4V，即晶体管T1的发射结为正向偏置，而集电结是反向偏置，于是晶体管T1工作在放大区，这时产生基极电流ib1，该管的放大部数为β₁，经放大后的集电极电流ic1≈β₁×ib1，其方向是从T2的基极流向T1的集电极，再流向T1的发射极，很快地从T2的基区抽走多余的存储电荷，使晶体管T2迅速地脱离饱和而进入截止状态。晶体管T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使晶体管T3的集电极电流加大，多余的存储电荷迅速从晶体管T3集电极消散而晶体管T3达到截止，从而加速了状态转换。

当TTL反相器输入电压Vin由低(如0.3V)变高(3.6V)的瞬间，前文有分析。从上述的分析可以看到，无论是输出高电平，还是低电平，TTL数字电路中的基本单元电路——非门，都要经过3级晶体管处理，即产生的延时为单级晶体管的3倍，对于图1所示的标准应用电路，要经过6级晶体管延时处理才能输出信号，减慢了信号处理速度。

综上所述，现有的施密特触发器电路有如下不足：

1、CMOS集成电路两级串联后就有50-100ns时长，锁定效应很容易出现，很容易烧毁芯片；同时烧毁开关电源；

2、CMOS集成电路输入电压灵敏度一致性不好，开关电源在批量生产时，驱动的一致性不好保证；

3、TTL数字集成电路的工作电压低，输出的驱动电压不足；使用时需加电平转换电路；

4、现有电路需要用两个非门串联，内部为6级工作，延时较大。

发明内容

有鉴于此，本发明要解决CMOS容易出现锁定效应、输入电压灵敏度一致性不好，TTL数字集成电路的工作电压低、驱动电压低，需要用两个非门串联，内部为6级工作，造成延时大一系列问题。本发明提供施密特触发器电路，不存在锁定效应，输入电压灵敏度一致性好，工作电压范围宽，延时时间短。

本发明的目的是通过以下技术方案实现的：

一种施密特触发器电路，包括第1电阻、第2电阻、第3电阻、第4电阻、第5电阻，第1三极管、第2三极管、第3三极管、第4三极管，其中，第1三极管、第2三极管、第3三极管为NPN型三极管，第4三极管为PNP型三极管，同时包括4个端子，信号输入端、信号输出端、工作电源端、接地端；其连接关系为：第1电阻的一端为信号输入端，第1电阻的另一端连接第2电阻的一端，第1电阻的另一端和第2电阻的一端的连接点同时还连接第1三极管的基极和第2三极管的基极；第2电阻的另一端为施密特触发器电路的信号输出端，同时连接第3三极管的基极和第4三极管的集电极；第1三极管的发射极、第2三极管的发射极和第3三极管的发射极全部连接到接地端，第1三极管的集电极通过第3电阻连接第4电阻，第4电阻的另一端连接工作电源端，第3电阻和第4电阻的连接点同时还连接第4三极管的基极，第4三极管的发射极连接工作电源端；第2三极管的集电极通过第5电阻连接工作电源端，第2三极管的集电极和第5电阻连接点同时连接第3三极管的基极；第1三极管和第2三极管为同型号的三极管。下面简称该方案为本发明的原始技术方案。

技术方案二：作为上述原始技术方案的进一步改进，在原始技术方案上，增加第6电阻，第4三极管的发射极通过第6电阻连接工作电源端。     作为上述两种技术方案的进一步改进，增加第7电阻、第8电阻，在第1三极管基极与第1电阻的另一端和第2电阻的一端的连接点之间串上第7电阻，在第2三极管基极与第1电阻的另一端和第2电阻的一端的连接点之间串上第8电阻，其它连接关系不变。 

作为上述前两种技术方案的进一步改进，本发明也提供了一种电路或一种集成电路的设计方法，第1三极管和第2三极管为一只双集电极三极管，即基极、发射极共同，而做出两个集电极的三极管。

作为上述技术方案的进一步改进，可以用恒流源替代上述的第5电阻。

本发明的工作原理说明：

以上述原始技术方案的连接关系来阐述工作原理，从外部向信号输入端施加正电平的触发信号时，根据连接关系，第1三极管和第2三极管导通，电路中第3电阻、第4电阻以及第5电阻的取值已确保第1三极管和第2三极管是饱和导通的；那么，第3三极管由于其基极是连接第2三极管的集电极，而这时第2三极管是饱和导通的，第3三极管的基极到发射极的电压很低而截止，同时，由于第1三极管是饱和导通的；第4电阻和第3 电阻有电流流过，这时，第4三极管的发射极是接工作电源端，而基极是连接在第3电阻和第4电阻的连接点上，故PNP型的第4三极管导通，其集电极向信号输出端提供电流，信号输出端输出高电平，这个高电平经过第2电阻施加到第1三极管、第2三极管的基极，维持了电路输出高电平这个状态；

此刻，若从外部向信号输入端施加负电平的触发信号时，这个信号经第1电阻、第2电阻分压后，若电压小于第1三极管和第2三极管的基极、发射极正向导通电压，一般在0.6V左右，那么第1三极管和第2三极管截止，第3三极管由于其基极是连接第2三极管的集电极，第3三极管的基极从第5电阻得到电流而导通，同时，由于第1三极管也同步截止；第4电阻和第3 电阻有没有电流流过，同样，第4三极管的发射极是接工作电源端，而基极是连接在第3电阻和第4电阻的连接点上，故PNP型的第4三极管截止，其集电极无电流输出，而第3三极管已导通，信号输出端输出低电平，这个低电平经过第2电阻施加到第1三极管、第2三极管的基极，维持了电路的输出低电平这个状态；

由于第1三极管和第2三极管的基极、发射极是并联的，从其集电极分别控制第4三极管和第3三极管的基极，信号输入端的信号每次触发都只经过两级三极管，其中一个通道为第2三极管和第3三极管组成的通道，另一个通道为第1三极管和第4三极管组成的通道。由于每触发只经过2级三极管，三极管存储时间带来的影响，在相同的制造工艺或三极管的前提下，背景技术中图4对应的TTL基本单元电路要实现施密特触发器，需要6级，显而易见，本发明的施密特触发器电路的延时时间短于现有技术的电路，而且本发明的成本也低，现有技术的电路需2个非门串联，共需8个晶体管，而本发明只有4个晶体管。

基于上述原理，在原始技术方案上，增加第6电阻，第4三极管的发射极通过第6电阻连接工作电源端；这样，当第1三极管饱和导通时，第4三极管由于发射极至电源串入第6电阻，第4三极管的输出方式成为恒流源限制式输出，限制了第4三极管的最大输出电流，保护了电路不受损坏。

前文提到，增加第7电阻、第8电阻，在第1三极管基极中串上第7电阻，在第2三极管基极中串上第8电阻，其它连接关系不变；那么第1三极管和第2三极管的基极、发射极是并联的，相当于是镜像工作，这对三极管的一致性提出较高要求，增加第7电阻、第8电阻主要是防止第1三极管、第2三极管的特性不一至，这种串入电阻分流的工作原理为公知技术。

用恒流源替代上述的第5电阻，显而易见，当工作电压升高时，这一级的工作电流不变，提高了电路的工作电压适应性。

与现有技术相比，由于本电路使用了双极性三极管，没有使用MOS管，不存在锁定效应，而且由于信号输出端是控制第1三极管、第2三极管的基极至发射极导通电压，仅需大于0.7V的电压即可，具有灵敏度高，一致性好的特点；由于只用了2级电路，相比现有技术的6级，延时时间短于现有技术的电路，即本发明具有以下有益效果：

本发明提供施密特触发器电路，不存在锁定效应，输入电压灵敏度一致性好，工作电压范围宽，延时时间短。

由于器件少，成本上比现有技术也低。

附图说明

图1为中国公开号101640527的公开文件摘要附图的部分引用图；

图2为教科书上讲解施密特触发器原理使用的电路原理图；

图3为教科书上使用2个晶体管的施密特触发电路的电路原理图；

图4为实际的TTL数字集成电路中的基本单元电路；

图5为本发明第一实施例的电路原理图；

图6为第一实施例隔离变压器T原边、信号输出端的波形图；

图7为图4的实际的TTL基本电路信号输入端Vin、信号输出端Vout的波形图；

图8为本发明第二实施例的电路原理图；

图9为本发明第三实施例的电路原理图；

图10为本发明第四实施例的电路原理图；

图11为本发明第五实施例的电路原理图；

图12为第一种低成本的恒流源原理图；

图13为另一种低成本的恒流源原理图。

具体实施方式

第一实施例

图5示出了本发明第一实施例的电路原理图；按本发明的原始技术方案的连接关系绘出来电路图。包括第1电阻R101、第2电阻R102、第3电阻R103、第4电阻R104、第5电阻R105，第1三极管T101、第2三极管T102、第3三极管T103、第4三极管T104，其中，第1三极管T101、第2三极管T102、第3三极管T103为NPN型三极管，第4三极管T104为PNP型三极管，同时包括4个端子，信号输入端Vin、信号输出端Vout、工作电源端V+、接地端；其连接关系为：第1电阻R101的一端为信号输入端Vin，第1电阻R101的另一端连接第2电阻R102的一端，连接点同时还连接第1三极管T101的基极和第2三极管T101的基极；第2电阻R102的另一端为施密特触发器电路的信号输出端Vout，同时连接第3三极管T103的集电极和第4三极管T104的集电极；第1三极管T101的发射极、第2三极管T102的发射极和第3三极管T103的发射极全部连接到接地端，第1三极管T101的集电极通过第3电阻R103连接第4电阻R104，第4电阻R104的另一端连接工作电源端V+，第3电阻R103和第4电阻R104的连接点同时还连接第4三极管T104的基极，第4三极管T104的发射极连接工作电源端V+；第2三极管T102的集电极通过第5电阻R105连接工作电源端V+，第2三极管T102的集电极和第5电阻R105连接点同时连接第3三极管T103的基极；

其中具体参数为：第1电阻R101为3.3K、第2电阻R102为10K、第3电阻R103为1K、第4电阻R104为300Ω、第5电阻R105为2.2K，第1三极管T101、第2三极管T102、第3三极管T103为2N3904，第4三极管T104为与2N3904之配套的2N3906。工作电源端V+为5V直流。

输入用的隔离变压器T采用PC95材质的磁心，外径4.3mm，内孔径1.5mm、高1.8mm的磁环；原边绕制5匝，副边绕制1匝提供尖脉冲触发信号，信号源为Agilent公司的33210A函数/任意波形发生器作为信号源，工作频率为1MHz，输出为5V峰峰值，经50欧的匹配网络，经容值为103(0.01uF)的电容加到隔离变压器T的原边。观察用的示波器为Tektronix 的MSO2014，1通道观察隔离变压器T的原边波形，2通道接在图5的信号输出端Vout观察，得到的波形如图6所示。可以看出，信号被延时了182.7nS(在图6中底部中间偏右侧)。

在电源中串入电流表，第一实施例的工作电流为4.06mA。

为了对比，我们采用了图4的实际的TTL数字集成电路中的基本单元电路，用分立元件实现其功能，其中三极管T1至T4全部采用同厂家同型号的2N3904，电阻值如图中标示一样，Rb1为4K，Rc2为1.6K，Re3为1K，Rc4为130Ω，由于为单级非门电路，无法实现信号保持，所以把Agilent公司的33210A信号源经经50欧的匹配网络直接接在图4的Vin对地之间，观察用的示波器采用上述的同一台设备，1通道观察Vin波形，2通道接在图4的信号输出端Vout观察，得到的波形如图7所示。由于这是一个非门，信号被反向，可以看出，信号被延时了320nS(在图7中右上部分测量显示方形小窗最后一行△符号后)。

从图7同时可以看到，图4这种基本反相器(非门)电路的特点是：输入信号处于上升沿时，延时极小，实测只有28nS；输入信号处于下降沿时，延时较大，实测为320nS；所以，当用两个图4这样的电路串联起来，并象图1一样实现施密特触发器时，输入信号的上升沿和下降沿都会被延时(320nS+28nS)=348nS。

在电源中串入电流表，图4电路的工作电流为2.47mA。用图4电路两级串联实现施密特触发器时，工作电流为4.95mA。

本发明的第一实施例施密特触发器的延时为182.7nS，为现有技术的(182.7÷348)=52.5%。本发明的第一实施例施密特触发器的工作电流为现有技术的(4.06÷4.95)=82%。

由于本发明第一实施例所选的分立元件中的三极管耐压都在40V，所以，该电路即使把工作电压升为12V，这样输出电平就在0.3V至11.7V之间，峰峰值高达11.4V，足以驱动开启电压很高的MOS管。对于本技术领域的人来说，从5V升至12V，工作电流会大幅上升，同时延时时间因工作的上升而下降，这时可以调整第3电阻R103、第4电阻R104、第5电阻R105的阻值，让本发明电路的工作电流降到合理水平。

通过上述的数据对比，可以看到，若把本发明做成集成电路，那么，用目前相同的TTL集成电路的工艺，本发明同样把延时时间缩短为原来的52.5%左右。

第二实施例

图8示出了本发明第二实施例的电路原理图；在第一实施例的基础上，增加第6电阻R106，断开第4三极管T104与工作电源端这间的连接，串入第6电阻R106即可。即第4三极管T104的发射极通过第6电阻R106连接工作电源端。

第6电阻R106的阻值为43Ω。

实测信号被延时了166.6nS，为了节约篇幅，这里不再给出测试图的截图。

在电源中串入电流表，第二实施例的工作电流为4.04mA，略有下降。

与第一实施例不同的地方，当第1三极管T101饱和导通时，实测饱和压降为0.15V，那么第3电阻和第4电阻的端电压之和为5V-0.15V=4.85V，那么第4电阻的端电压为1.12V，那么第4三极管T104的最大输出电流限制在

(1.12V-0.7V)÷43Ω=9.8mA             ………………………………式(6)

实现了对电路的最大输出电流限制，由于第4三极管T104的发射极中串入电阻，相当于提高了T104这级的输入阻抗，提升了这级的响应速度，故电路的总消耗电流略有降低，同时电路的延时也略有缩短，由第一实施例的182.7nS缩短为166.6nS，为现有技术的(166.6÷348)=47.9%。

进一步地提高了本发明的性能。分立元件的一致性不是太好，为了方便生产，可以增加第7电阻、第8电阻，在第1三极管基极中串上第7电阻，在第2三极管基极中串上第8电阻，其它连接关系不变；这就是第三实施例示出的电路。

第三实施例

图9示出了本发明第三实施例的电路原理图；在第一实施例的基础上，增加第7电阻R107、第8电阻R108，在第1三极管T101基极中串上第7电阻R107，在第2三极管T102基极中串上第8电阻，其它连接关系不变；这就得到第三实施例电路。其它连接关系同第一实施例。

其中具体参数为：第1电阻R101为2.2K、第2电阻R102为10K、第3电阻R103为5.6K、第4电阻R104为2.2K、第5电阻R105为5.6K，第7电阻R107和第8电阻R108为100Ω，第1三极管T101、第2三极管T102、第3三极管T103为S9018高频三极管，第4三极管T104为低放大倍数的2N5401，其特征频率为f_T=400MHz。工作电源端V+为12V直流。

输入用的隔离变压器、信号源以及工作频率、观察用的示波器和实施例一中相同，由于选用了特征频率更高的管子，尽管各电阻都被加大了，实测信号被延时了116.2nS。为了节约篇幅，这里不再给出测试图的截图。

在电源中串入电流表，第三实施例的工作电流为3.64mA。

同样实现发明目的。

事实上，增加第7电阻R107、第8电阻R108由100Ω改为几欧，串在第1三极管T101、第2三极管T102的发射极，效果是一样的。这里不再举例分析。

同样在第三实施例中，追加第6电阻R106，断开第4三极管T104与工作电源端这间的连接，串入第6电阻R106仍可实现发明目的，由于原理简单，前文已论述过，这里不再绘图、举例说明。

作为上述第一实施例、第二实施例进一步改进，本发明也提供了一种集成电路的设计方法，第1三极管和第2三极管为一只双集电极三极管，即基极、发射极共同，而做出两个集电极的三极管，这就是第四实施例。

第四实施例

图10示出了本发明第四实施例的电路原理图；包括第1电阻R101、第2电阻R102、第3电阻R103、第4电阻R104、第5电阻R105，第1三极管T101、第3三极管T103、第4三极管T104，其中，第1三极管T101为两个集电极的三极管，两个集电极分别为第1集电极C1和第2集电极C2，第2三极管T102、第3三极管T103为NPN型三极管，第4三极管T104为PNP型三极管，同时包括4个端子，信号输入端Vin、信号输出端Vout、工作电源端V+、接地端；其连接关系为：第1电阻R101的一端为信号输入端Vin，第1电阻R101的另一端连接第1三极管T101的基极，同时连接第2电阻R102的一端；第2电阻R102的另一端为施密特触发器电路的信号输出端Vout，同时连接第3三极管T103的集电极和第4三极管T104的集电极；第1三极管T101的发射极和第3三极管T103的发射极全部连接到接地端，第1三极管T101的第1集电极C1通过第3电阻R103连接第4电阻R104，第4电阻R104的另一端连接工作电源端V+，第3电阻R103和第4电阻R104的连接点同时还连接第4三极管T104的基极，第4三极管T104的发射极连接工作电源端V+；第1三极管T101的第2集电极C2通过第5电阻R105连接工作电源端V+，第2集电极C2和第5电阻R105连接点同时连接第3三极管T103的基极；

现有的集成电路工艺实现这种共基极、共发射极，而多集电极的“三极管”是很轻松的事，这种结构的三极管在各种集成电路中极为常见，根据技术方案中的工作原理，第四实施例同样实现本发明目的。

第五实施例

图11示出了本发明第五实施例的电路原理图；在第一实施例的基础上，用恒流源I101替代上述的第5电阻R105。其它连接关系不变。

恒流源I101的输出电流为2mA，型号为E-202。其它参数同第一实施例相同，实际测试同样实现发现目的。

当电源电压升高时，由于I101这一路的电流不再变大，所以第五实施例的电路总的工作电流上升较慢，进一步提高了电源适应性。

对于前面的四个实施例，都可以用这个方法，把第5电阻R105替换成恒流源，恒流源技术是成熟的公知技术，图12为第一种低成本的恒流源原理图、图13为另一种低成本的恒流源原理图，其中三极管T201为恒流输出管，电阻R202为偏置电阻，调节电阻R201就可以改变恒流电流的大小，在图12中，是用三极管T202的放大作用实现恒流的，某种原因使得输出电流变大时，那么电阻R201的端压降会变大，这时三极管T202的基极电流变大，其集电极电流增大，造成在电阻R202上压降大，等于三极管T201的基极电压升高，从而造成三极管T201的集电极电流下降。而图13中，某种原因使得输出电流变大时，那么电阻R201的端压降会变大，由于二极管D201和D202串联，相当于一个1.2V至1.4V的稳压管，这时，电阻R201的端压降会变大，会造成三极管T201的发射极到基极的电压降低，那么三极管T201的集电极电流因此而下降，回到恒流点上。其中301端口接工作电源上，302端口接第2三极管T102的集电极上或图10中第1三极管T101的第2集电极C2上。

以上所举的实施例，上电后，在没有触发信号时，其输出都为低电平，若想得到上电输出为高电平的电路，在输入端对工作电源端加上常用的上电复位电路即可。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，如在电阻R102、R103上并上加速电容，这些改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种施密特触发器电路，包括：第1电阻、第2电阻、第3电阻、第4电阻、第5电阻，第1三极管、第2三极管、第3三极管、第4三极管，所述的第1三极管、所述的第2三极管、所述的第3三极管为NPN型三极管，所述的第4三极管为PNP型三极管，同时还包括4个端子，信号输入端、信号输出端、工作电源端和接地端；其连接关系为：所述的第1电阻的一端为信号输入端，所述的第1电阻的另一端连接所述的第2电阻的一端，所述的第1电阻的另一端和所述的第2电阻的一端的连接点同时还连接所述的第1三极管的基极和所述的第2三极管的基极；所述的第2电阻的另一端为所述的信号输出端，所述的信号输出端连接所述的第3三极管的集电极和所述的第4三极管的集电极；所述的第1三极管的发射极、所述的第2三极管的发射极和所述的第3三极管的发射极全部连接到所述的接地端，所述的第1三极管的集电极通过所述的第3电阻连接所述的第4电阻，所述的第4电阻的另一端连接所述的工作电源端，所述的第3电阻和所述的第4电阻的连接点同时还连接所述的第4三极管的基极，所述的第4三极管的发射极连接所述的工作电源端；所述的第2三极管的集电极通过所述的第5电阻连接所述的工作电源端，所述的第2三极管的集电极和所述的第5电阻的连接点同时连接所述的第3三极管的基极；所述的第1三极管和所述的第2三极管为同型号的三极管。

2.根据权利要求1所述的施密特触发器电路，其特征在于：还包括第7电阻、第8电阻；所述的第1电阻的另一端和所述的第2电阻的一端的连接点同时连接所述的第7电阻一端、所述的第8电阻一端，所述的第7电阻的另一端连接所述的第1三极管的基极，所述的第8电阻的另一端连接所述的第2三极管的基极，其它连接关系不变；或所述的第1电阻的另一端和所述的第2电阻的一端的连接点同时连接所述的第1三极管的基极、所述的第2三极管的基极，所述的第1三极管的发射极经所述的第7电阻后连接至所述的接地端，所述的第2三极管的发射极经所述的第8电阻后连接至所述的接地端，其它连接关系不变。

3.根据权利要求1或2所述的施密特触发器电路，其特征在于：所述的第1三极管和第2三极管为一只基极、发射极共同，有两个集电极的双集电极三极管。

4.根据权利要求1或2所述的施密特触发器电路，其特征在于：所述的第5电阻替换为1只恒流源。

5.根据权利要求3所述的施密特触发器电路，其特征在于：所述的第5电阻替换为1只恒流源。

6.根据权利要求1或2所述的施密特触发器电路，其特征在于：还包括第6电阻，所述的第6电阻连接在所述的第4三极管的发射极和所述的工作电源端之间。

7.根据权利要求3所述的施密特触发器电路，其特征在于：还包括第6电阻，所述的第6电阻连接在所述的第4三极管的发射极和所述的工作电源端之间。

8.根据权利要求4所述的施密特触发器电路，其特征在于：还包括第6电阻，所述的第6电阻连接在所述的第4三极管的发射极和所述的工作电源端之间。

9.根据权利要求5所述的施密特触发器电路，其特征在于：还包括第6电阻，所述的第6电阻连接在所述的第4三极管的发射极和所述的工作电源端之间。