CN102899608B - 镀膜的方法 - Google Patents
镀膜的方法 Download PDFInfo
- Publication number
- CN102899608B CN102899608B CN201110210471.1A CN201110210471A CN102899608B CN 102899608 B CN102899608 B CN 102899608B CN 201110210471 A CN201110210471 A CN 201110210471A CN 102899608 B CN102899608 B CN 102899608B
- Authority
- CN
- China
- Prior art keywords
- substrate
- shadow mask
- mask unit
- plated film
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明公开一种镀膜的方法,其包括:提供一基板、以及一镀膜源与基板相对,提供一阴影掩模单元于基板与镀膜源之间且对应于基板的一第一区域,其中阴影掩模单元具有一开口图案,阴影掩模单元的面积小于基板的面积;以阴影掩模单元为掩模,利用镀膜源进行一第一镀膜制作工艺,以于开口图案所暴露出的第一区域上形成一第一图案化镀膜;使阴影掩模单元与基板之间相对位移,以使位移后的阴影掩模单元对应于基板的一第二区域;以及以阴影掩模单元为掩模,利用镀膜源进行一第二镀膜制作工艺,以于开口图案所暴露出的第二区域上形成一第二图案化镀膜。
Description
技术领域
本发明涉及膜层的形成方法,且特别是涉及在大尺寸的基板上进行镀膜的方法。
背景技术
有机发光二极管(Organic Light Emittine Diode;OLED)具有结构简单、不需外加背光源、分辨率高、像素独立色彩表现佳、反应时间较短等优异的特性,目前已普遍运用于平面显示器的全彩化的制作工艺技术中。
有机发光二极管显示元件的制作方法是利用掩模(Shadow Mask)与像素对位技术将有机发光材料蒸镀于玻璃基板上以形成一图案化的有机发光层,其中掩模是由一金属薄膜以及一与金属薄膜的周边区相连的框架构成。
近年来,随着玻璃基板的制作技术日益进步,玻璃基板的尺寸日益增加,因此,需要使用尺寸较大的掩模。然而,掩模的尺寸增加会衍生出一些问题,例如:框架尺寸增加会导致重量增加且容易变形,因此,在储存、搬运、与制作工艺中对人员的操作以及机台设计会增加许多难度,以致于制作成本提高;金属薄膜的尺寸受到供应商的限制,故不易取得大尺寸的金属薄膜;以及随着金属薄膜的尺寸增加,用以加工金属薄膜的机具也需配合放大,以致于制作成本大幅提高。
发明内容
为解决上述问题,本发明一实施例提供一种镀膜的方法,包括:提供一基板、以及一镀膜源与基板相对,提供一阴影掩模单元于基板与镀膜源之间且对应于基板的一第一区域,其中阴影掩模单元具有一开口图案;以阴影掩模单元为掩模,利用镀膜源进行一第一镀膜制作工艺,以于开口图案所暴露出的第一区域上形成一第一图案化镀膜;使阴影掩模单元与基板之间相对位移,以使位移后的阴影掩模单元对应于基板的一第二区域,第二区域与第一区域部分重叠或是彼此分离;以及以阴影掩模单元为掩模,利用镀膜源进行一第二镀膜制作工艺,以于开口图案所暴露出的第二区域上形成一第二图案化镀膜。
附图说明
图1A至图1D为本发明一实施例的镀膜制作工艺的上视图;
图2A至图2D分别为图1A至图1D沿I-I’线段的剖视图;
图3A为本发明另一实施例的镀膜制作工艺的上视图;
图3B为图3A沿I-I’线段的剖视图;
图4为本发明又一实施例的镀膜制作工艺的上视图;
图5为本发明一实施例的镀膜制作工艺的上视图;
图6A至图6C为本发明一实施例的镀膜制作工艺的上视图;
图7A至图7C分别为图6A至图6C沿I-I’线段的剖视图;
图8为本发明另一实施例的镀膜制作工艺的上视图。
主要元件符号说明
110~基板;
112~表面;
120~镀膜源;
130~阴影掩模单元;
132~开口图案;
132a~开口;
134~金属薄膜;
136~框架;
142、144、144a、146、148~图案化镀膜;
A1~第一区域;
A2~第二区域;
A3~第三区域;
L1、L2~长度;
V1、V2、V3、V4、V5、V6~移动方向;
W1、W2~宽度。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是,本发明提供许多可供应用的发明概念,其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的说明,非用以限制本发明的范围。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者,当述及一第一材料层位于一第二材料层上或之上时,包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在附图中,实施例的形状或是厚度可扩大,以简化或是方便标示。
图1A至图1D绘示本发明一实施例的镀膜制作工艺的上视图。图2A至图2D分别绘示图1A至图1D沿I-I’线段的剖视图。
请同时参照图1A与图2A,提供一基板110、以及一镀膜源120与基板110相对,其中镀膜源120例如为一蒸发源,其适于在基板上蒸镀电激发光材料,例如有机发光二极管(OLED)材料。基板110例如为一玻璃基板。在基板110与镀膜源120之间提供一阴影掩模单元130,且阴影掩模单元130对应于基板110的一第一区域A1。在一实施例中,阴影掩模单元130配置于第一区域A1上。
详细而言,阴影掩模单元130具有一开口图案132暴露出部分第一区域A1。在一实施例中,开口图案132具有多个开口132a。在一实施例中,阴影掩模单元130的面积小于基板110的面积,也就是说,阴影掩模单元130的尺寸小于基板110的尺寸(例如长度及/或宽度)。在一实施例中,阴影掩模单元130包括一具有开口图案132的金属薄膜134以及一框架136,框架136与金属薄膜134的周边区接触以支撑金属薄膜134。
接着,以阴影掩模单元130为掩模,利用镀膜源120进行一镀膜制作工艺(例如蒸镀制作工艺),以于开口图案132所暴露出的第一区域A1上形成一图案化镀膜142(如图1B与图2B所示)。
然后,请同时参照图1B与图2B,使阴影掩模单元130与基板110之间相对位移,以使位移后的阴影掩模单元130对应于基板110的一第二区域A2。详细而言,在本实施例中,使阴影掩模单元130与基板110之间相对位移为在基板110位置固定的情况下移动阴影掩模单元130,以改变阴影掩模单元130与基板110的相对位置。在一实施例中,第二区域A2与第一区域A1彼此不重叠。
在一实施例中,阴影掩模单元130位于基板110的一表面112上,且阴影掩模单元130的移动方向(如图2B所示的移动方向V1)平行于表面112的任一方向。此外,在移动阴影掩模单元130时,可一并移动镀膜源120,以使镀膜源120对齐阴影掩模单元130。
之后,以阴影掩模单元130为掩模,利用镀膜源120进行一镀膜制作工艺,以于开口图案132所暴露出的第二区域A2上形成一图案化镀膜144(如图1C与图2C所示)。在一实施例中,图案化镀膜142与图案化镀膜144彼此分离。
接着,请参照图1C与图2C,使阴影掩模单元130与基板110之间再次相对位移,以使再次位移后的阴影掩模单元130对应于基板110的一第三区域A3。在一实施例中,第三区域A3与第一区域A1及第二区域A2彼此分离。在一实施例中,阴影掩模单元130的移动方向(如图2C所示的移动方向V2)平行于表面112的任一方向。
然后,以阴影掩模单元130为掩模,利用镀膜源120进行一镀膜制作工艺,以于开口图案132所暴露出的第三区域A3上形成一图案化镀膜146(如图1D与图2D所示)。图案化镀膜142、144、146的材质例如为电激发光材料,如有机发光二极管材料。
之后,如图1D与图2D所示,可视情况而重复前述制作工艺步骤(包括依序使阴影掩模单元130与基板110之间相对位移以及进行镀膜制作工艺)一或多次,以再于基板110上形成一或多个图案化镀膜148。
在一实施例中,当阴影掩模单元130的长度L1不小于基板110的长度L2,且阴影掩模单元130的宽度W1小于基板110的宽度W2时(如图1A所示),可使相对位移的移动方向V1与再次相对位移的移动方向V2皆平行于基板110的宽度方向(如图1C所示)。
图3A绘示本发明另一实施例的镀膜制作工艺的上视图。图3B绘示图3A沿I-I’线段的剖视图。在另一实施例中,如图3A与图3B所示,第一区域A1与第二区域A2可部分重叠,且进行镀膜制作工艺之后所形成的图案化镀膜142与图案化镀膜144a可彼此部分重叠。之后,可重复移动阴影掩模单元并进行镀膜制作工艺直到完成预定形成在基板110上的所有图案化镀膜。
图4绘示本发明又一实施例的镀膜制作工艺的上视图。在又一实施例中,如图4所示,当阴影掩模单元130的宽度W1小于基板110的宽度W2,且阴影掩模单元130的长度L1小于基板110的长度L2时,阴影掩模单元130需沿着基板110的长度方向与宽度方向进行相对位移,以完成基板110上所有区域的镀膜,因此,相对位移的移动方向V1可不平行于再次相对位移的移动方向V2,举例来说,相对位移的移动方向V1垂直于再次相对位移的移动方向V2。值得注意的是,图4的虚线图案代表在进行每一次镀膜制作工艺时阴影掩模单元130的位置。
图5绘示本发明一实施例的镀膜制作工艺的上视图。此外,在一实施例中,如图5所示,在进行镀膜制作工艺时,阴影掩模单元130与基板110可仅部分重叠,且阴影掩模单元130可朝向方向V3、V4移动。值得注意的是,图5的虚线图案代表在进行每一次镀膜制作工艺时阴影掩模单元130的位置。
由前述可知,本实施例的镀膜方法是通过使阴影掩模单元130与基板110相对位移来达成全板镀膜,因此,可使用尺寸较小的阴影掩模单元130(小于基板110的尺寸)来作为掩模,故可避免现有因掩模尺寸增加所衍生出的各种问题,进而增加制作工艺的容易度并大幅降低制作成本。
图6A至图6C绘示本发明一实施例的镀膜制作工艺的上视图。图7A至图7C分别绘示图6A至图6C沿I-I’线段的剖视图。值得注意的是,本实施例所使用的元件结构、材质等相似于前述图1A至图1D的实施例,因此,在此不再赘述相似元件的结构与材质。
请同时参照图6A与图7A,提供一基板110、以及一镀膜源120与基板110相对。在基板110与镀膜源120之间提供一阴影掩模单元130,且阴影掩模单元130对应于基板110的一第一区域A1。
接着,以阴影掩模单元130为掩模,利用镀膜源120进行一镀膜制作工艺,以于阴影掩模单元130的开口图案132所暴露出的第一区域A1上形成一图案化镀膜142(如图6B与图7B所示)。
然后,请同时参照图6B与图7B,在阴影掩模单元130位置固定的情况下,移动基板110,以使位移后的阴影掩模单元130对应于基板110的一第二区域A2。
此外,在一实施例中,阴影掩模单元130位于基板110的一表面112上,且基板110的移动方向(如图7B所示的移动方向V1)平行于表面112的任一方向。
之后,以阴影掩模单元130为掩模,利用镀膜源120进行一镀膜制作工艺,以于开口图案132所暴露出的第二区域A2上形成一图案化镀膜144(如图6C与图7C所示)。
之后,如图6C与图7C所示,可视情况而重复前述制作工艺步骤(包括依序移动基板110以及进行镀膜制作工艺)一或多次,以再于基板110上形成一或多个图案化镀膜148。
图8绘示本发明另一实施例的镀膜制作工艺的上视图。在一实施例中,如图8所示,在阴影掩模单元130位置固定的情况下,可沿任意方向移动基板110,例如沿方向V5、V6移动,以于基板110上形成适合的图案化镀膜。值得注意的是,图8中所绘示的虚线框为基板110沿方向V5、V6位移后所在的位置。
综上所述,本发明的镀膜方法是通过使阴影掩模单元与基板相对位移来达成全板镀膜,故可使用尺寸较小的阴影掩模单元来作为掩模,因此,可避免现有因掩模尺寸增加所衍生出的各种问题,进而增加制作工艺的容易度,并大幅降低制作成本。
虽然结合以上较佳实施例揭露本发明,然而其并非用以限定本发明的范围,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视附上的权利要求所界定的为准。
Claims (11)
1.一种镀膜的方法,包括:
提供一基板、以及一镀膜源与该基板相对,提供一阴影掩模单元于该基板与该镀膜源之间且对应于该基板的一第一区域,其中该阴影掩模单元具有一开口图案;
以该阴影掩模单元为掩模,利用该镀膜源进行一第一镀膜制作工艺,以于该开口图案所暴露出的该第一区域上形成一第一图案化镀膜;
使该阴影掩模单元与该基板之间相对位移,以使位移后的该阴影掩模单元对应于该基板的一第二区域,该第二区域与该第一区域部分重叠或是彼此分离;
以该阴影掩模单元为掩模,利用该镀膜源进行一第二镀膜制作工艺,以于该开口图案所暴露出的该第二区域上形成一第二图案化镀膜;
使该阴影掩模单元与该基板之间再次相对位移,以使再次位移后的该阴影掩模单元对应于该基板的一第三区域,该第三区域与该第一区域及该第二区域部分重叠或是彼此分离;以及
以该阴影掩模单元为掩模,利用该镀膜源进行一第三镀膜制作工艺,以于该开口图案所暴露出的该第三区域上形成一第三图案化镀膜,其中该阴影掩模单元的宽度小于该基板的宽度,且该阴影掩模单元的长度小于该基板的长度,其中该相对位移的方向不平行于该再次相对位移的方向。
2.如权利要求1所述的镀膜的方法,其中使该阴影掩模单元与该基板之间相对位移的步骤包括:
在该基板的位置固定时,移动该阴影掩模单元。
3.如权利要求2所述的镀膜的方法,其中使该阴影掩模单元与该基板之间相对位移的步骤还包括:
移动该镀膜源,以对齐该阴影掩模单元。
4.如权利要求2所述的镀膜的方法,其中该阴影掩模单元位于该基板的一表面上,且该阴影掩模单元的移动方向平行于该表面的任一方向。
5.如权利要求1所述的镀膜的方法,其中使该阴影掩模单元与该基板之间相对位移的步骤包括:
在该阴影掩模单元的位置固定时,移动该基板。
6.如权利要求5所述的镀膜的方法,其中该阴影掩模单元位于该基板的一表面上,且该基板的移动方向平行于该表面的任一方向。
7.如权利要求1所述的镀膜的方法,其中该第一图案化镀膜与该第二图案化镀膜彼此分离或是彼此部分重叠。
8.如权利要求1所述的镀膜的方法,其中该相对位移的方向垂直于该再次相对位移的方向。
9.如权利要求1所述的镀膜的方法,其中该第一镀膜制作工艺与该第二镀膜制作工艺为蒸镀制作工艺。
10.如权利要求1所述的镀膜的方法,其中该第一图案化镀膜与该第二图案化镀膜的材质包括电激发光材料。
11.如权利要求1所述的镀膜的方法,其中该阴影掩模单元的面积小于该基板的面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110210471.1A CN102899608B (zh) | 2011-07-26 | 2011-07-26 | 镀膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110210471.1A CN102899608B (zh) | 2011-07-26 | 2011-07-26 | 镀膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102899608A CN102899608A (zh) | 2013-01-30 |
CN102899608B true CN102899608B (zh) | 2015-01-14 |
Family
ID=47572093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110210471.1A Active CN102899608B (zh) | 2011-07-26 | 2011-07-26 | 镀膜的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102899608B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106103789A (zh) * | 2014-03-12 | 2016-11-09 | 阿德文泰克全球有限公司 | 用于大面积沉积的小掩模铺设技术 |
CN114540891A (zh) * | 2018-12-31 | 2022-05-27 | 乐金显示有限公司 | 掩模 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10102237A (ja) * | 1996-09-25 | 1998-04-21 | Casio Comput Co Ltd | 電極形成方法 |
JP2000313951A (ja) * | 1999-04-28 | 2000-11-14 | Sony Corp | 成膜装置及び成膜方法 |
JP2003297562A (ja) * | 2002-03-29 | 2003-10-17 | Sanyo Electric Co Ltd | 蒸着方法 |
WO2011034011A1 (ja) * | 2009-09-15 | 2011-03-24 | シャープ株式会社 | 蒸着方法および蒸着装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4463492B2 (ja) * | 2003-04-10 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 製造装置 |
-
2011
- 2011-07-26 CN CN201110210471.1A patent/CN102899608B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10102237A (ja) * | 1996-09-25 | 1998-04-21 | Casio Comput Co Ltd | 電極形成方法 |
JP2000313951A (ja) * | 1999-04-28 | 2000-11-14 | Sony Corp | 成膜装置及び成膜方法 |
JP2003297562A (ja) * | 2002-03-29 | 2003-10-17 | Sanyo Electric Co Ltd | 蒸着方法 |
WO2011034011A1 (ja) * | 2009-09-15 | 2011-03-24 | シャープ株式会社 | 蒸着方法および蒸着装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102899608A (zh) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108630830B (zh) | 透明oled显示面板及其制作方法 | |
US20210214836A1 (en) | Mask device and evaporation method | |
CN103839923B (zh) | 一种对位标记的制作方法及基板 | |
KR20120140473A (ko) | 박막 증착용 마스크 프레임 어셈블리 | |
US8951700B2 (en) | Methods of manufacturing optical filters and methods of manufacturing organic light emitting display devices having optical filters | |
US11158689B2 (en) | Electroluminescent display panel, manufacturing method thereof and display device | |
US20070161149A1 (en) | Method of fabricating organic electronic device | |
US20170176813A1 (en) | A display panel and a manufacturing method thereof, a display device | |
US20110159774A1 (en) | Shadow mask and method of making the same | |
US20190044068A1 (en) | Mask plate | |
JP2023528107A (ja) | アレイ基板、製造方法、ディスプレイパネルおよびディスプレイデバイス | |
US20210296620A1 (en) | Display substrate and display device | |
CN106856203A (zh) | 一种顶发射显示发光器件及其制备方法 | |
CN110635066A (zh) | 一种透明显示基板及其制作方法、透明显示装置 | |
US10270054B2 (en) | Organic light-emitting diode components including an insulating layer and an auxiliary electrode layer positioned above the insulating layer, manufacturing methods for organic light-emitting diode components, display panels including organic light-emitting diode components, and display devices | |
CN107369777B (zh) | 一种oled基板及其制备方法、显示装置 | |
CN102899608B (zh) | 镀膜的方法 | |
US10141510B2 (en) | OLED display panel, manufacturing method thereof and display device | |
CN102569127A (zh) | 一种制造平板显示装置的设备和方法 | |
CN102651457A (zh) | 基板的固定装置及基于该装置的固定方法 | |
CN108258019B (zh) | 一种柔性可控oled显示装置及制作方法、显示设备 | |
CN203456464U (zh) | 电致发光装置 | |
Solanki et al. | An efficient and facile method to develop defect-free OLED displays | |
KR102016465B1 (ko) | 유기전계발광표시장치의 제조방법 | |
CN103490012A (zh) | 电致发光装置及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: 518109 Guangdong, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 4, building 1, building Applicant after: Qunkang Technology (Shenzhen) Co., Ltd. Applicant after: Innolux Display Group Address before: 518109 Guangdong, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 4, building 1, building Applicant before: Qunkang Technology (Shenzhen) Co., Ltd. Applicant before: Chimei Optoelectronics Co., Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |