CN1028825C - 用于数据通信接收机的节电装置 - Google Patents

Abstract

数据通信接收机，包括接收器，用以接收被传送的编码消息信号；电池节电电路给接收器供电；耦合到接收器的信号恢复电路，恢复接收到的编码消息信号，以产生多达M×N位的数据流；地址相关器与信号恢复电路耦合，用来对M×N位数据流的至少一部分与一预设M位编码字的相应部分作相关处理；电池节电电路响应于地址相关器，并在N个错误计数的第一个均超过一预设错误计数时中止对接收器的供电。

Description

本发明一般涉及在数据通信接收机中的节电领域，更确切地说，涉及在接收块***地址的数据通信接收机中的一种节电装置。

寻呼接收机在使用储能有限的电池时，一般采用节省电池的技术以延长电池寿命，已应用的这类技术的例子，有编码相关节约电池技术和非编码相关节约电池技术。一例已应用的编码相关节约电池技术是将寻呼接收机分配给特定的帧，如POCSAG信号协议中常用的那样。因为在POCSAG信号格式中有8个可分配帧，故大致可得到8比1的电池改善因子。另一例编码相关电池节电技术是在相应消息之前将地址分组。这使未在地址编组中检测到其地址的寻呼接收机能在消息部分传送期间节省电力。

一例非编码相关电池节电技术是一个缺信号检测器，它控制一个电池节电电路，该电路间歇地提供一供电电压，并响应一被处理的非预设信号而使电池节电电路处于不工作状态。另一种非编码相关 的节电技术，是以重要性递增的顺序传送接收机识别码数字;这大大降低了接收机的功率消耗，从而延长了寻呼接收机电池的寿命。另一例应用的非编码相关电池节电技术，是接收一个比地址长度小的第一预设位数，并将接收到的第一预设位数与相应的地址位进行比较。当接收的位与地址位间的比较错误超过一预设错误数时，地址解码被停止。

虽然这些电池节电技术都能提高电池寿命，但并不常能得到可靠的地址解码，尤其在信号较弱的情况下，或在传送地址过程中出现群发错误时更是如此，从而干扰了这些技术提供的电池节电性能。所以有必要进一步改善数据通信接收机中的电池寿命，使接收机能用能量容量有限的电池来驱动，并改善地址解码的可靠性。

根据本发明的第一方面，一个数据通信接收机包括一个用以接收被传送的编码消息信号的接收器，该信号中包括至少一个含有多达N个的M位长的地址的***度为N的块，其中M和N为整数;一个电源节电电路给接收器供电;一个与接收器耦合的去***器对接收到的编码消息信号作去***处理，以产生M×N位的数据流;一个与去***器的耦合的地址相关器顺序地用一预设M位编码字对该M×N位数据流作相关处理，以获得对应于N个地址的N个错误计数;电池节电电路，响应该地址并当N个错误计数中的每个都超过一预设错误计数时，中止对接收器的供电。

根据本发明第二方面，一个通信接收机包括一个用以接收被传 送的编码消息信号的接收器，该信号包括多个***度为K的消息流，该消息流包括至少一个含多达N个M位的地址组成的、***度为N的块，其中K，M和N为整数;一个电池节电电路给接收器供电;一个与接收器耦合的数据选择器，选择***度为K的消息流中的一个;一个与数据选择器耦合的去***器，对接收的编码消息信号作去***处理，以产生M×N位数据流;一个与去***器耦合的地址相关器，顺序地用一预定M位编码字对M×N位数据流作相关处理，以得到对应于N个地址的N个错误计数;电池节电电路，响应于地址，并在N个错误计数的每一个超过一预设错误计数时，中止对接收器的供电。

图1是根据本发明最佳实施例的一个数据传送***的电路框图。

图2是根据本发明最佳实施例的用以处理和传送消息信息的终端的电路框图。

图3-5是本发明最佳实施例所使用的信号协议的传送格式的时序图。

图6和7是显示本发明最佳实施例所使用的同步信号的时序图。

图8是根据本发明最佳实施例的一个数据通信接收机的电路框图。

图9是图8的数据通信接收机中所用的门限电平提取电路的电 路框图。

图10是图8中数据通信接收机所用的4级解码器的电路框图。

图11是图8中的数据通信接收机所用的符号同步器的电路框图。

图12是图8中数据通信接收机所用的4级到2进制变换器的电路框图。

图13是图8中数据通信接收机所用的同步相关器的电路框图。

图14是图8中数据通信接收机所用的相位定时发生器的电路框图。

图15是显示根据本发明最佳实施例的同步相关序列的流程图。

图16是显示本发明最佳实施例所用的传送帧结构的时序图。

图17是显示本发明最佳实施例中所用的控制字结构的时序图。

图18是图2中终端所用的帧的格式化器的电路框图。

图19-21是显示根据本发明最佳实施例的数据集中器/分配器操作的电路框图。

图22-24是显示根据本发明最佳实施例的传送相和消息传送位***的时序图

图25-27是显示根据本发明最佳实施例的数据通信接收机中的消息位取样操作的时序图。

图28是显示根据本发明最佳实施例的地址和数据***格式的时序图。

图29是根据本发明最佳实施例的部分***地址相关器的电路框图。

图30是显示根据本明最佳实施例的因电池节电器电路操作而得到的电池寿命改善的时序图。

图31是显示根据本发明最佳实施例的电池节电器电路操作的流程图。

图1是根据本发明的最佳实施例的一个数据传送***100（如寻呼***）的电路框图。在这样一个数据传送***100中，产生于电话（如提供数字数据传送的***），或产生于如字母数字数据终端的消息输入装置的消息，被通过公用交换电话网络（PSTN）发送到寻呼终端102，寻呼终端102处理这些数字或字母数字消息信息，以用设在***中的一个或更多的发送机104将其发送出去。当采用多个发送机时，这些发送机104最好将消息信息同时联送到数据通信接收机106。寻呼终端102对数字和字母数字信息的处理以及用来传送消息的信号协议将在下面描述。

图2是根据本发明的最佳实施例的、用以处理并控制消息信息发送所使用的寻呼终端102的电路框图。简短消息（如易由按键电话输入的、仅含音调的消息和数字消息）被以本领域中熟知的方式通过电话接口202耦合到寻呼终端102。较长的消息（如需要采用一数据输入装置的字母数字混编消息），通过一调制解调器206，用任一种熟知的调制解调器传送协议，耦合到寻呼终端102。当接收到对一消 息的安排请求时，控制器204对消息进行处理。控制器204最好是一微计算机，如Motorala公司产的MC68000或类似设备，它可执行各种预设程序，以处理如指示请求者输入消息的语音提示或能从数据输入装置接收消息的符号交换协议那样的终端操作。当接收到一个请求时，控制器204查阅存在用户数据库208中的信息，以决定怎样处理接收到的消息。用户数据库208包括（但不仅限于此）这些消息，如赋予数据通信接收机的地址，与地址相联系的消息类型以及涉及数据通信接收机状态的信息，如对不能付帐情况有无响应。设有一数据输入端240，它与控制器204相耦合并用来做这样的事，如对用户数据库208中存有的信息进行输入、更新或消除，还用来监控***运行及得到如付账信息那样的信息。

用户数据库208还包括如下信息，如给数据通信接收机指定什么传送帧及什么传送相，如下面将详细描述的那样。接收到的消息储存在有源寻呼存储器210中，存储器210根据指定给数据通信接收机的传送相将消息按顺序存储。在本发明的最佳实施例中，有源寻呼存储器210设有四个相队到，有源寻呼存储器最好是一双端口先入先出随机存取存储器，虽然也可以用其它随机存取存储器装置，如硬盘驱动器。在控制器204由诸如实时时钟214或其它适当的定时源提供的定时信息控制下，周期性地将存在各个相队列中的消息信息从有源寻呼存储器210中恢复出来，从各相队列恢复的消息信息先按帧号分类，再将其按地址、消息信息和其它传送所需的信息组 织起来，然后用帧分批控制器212将其消息大小分成帧。每一相队列的分批帧信息传到帧消息缓冲寄存器216，缓冲寄存器216暂时存储分批帧信息，直到下一个处理和传送的时刻。帧按数字顺序分批，所以当现行帧被传送时，下一个将被传送的帧处在帧消息缓冲寄存器216中，且再下一个帧被恢复和传送。在适当时刻，存在帧消息缓冲寄存器216中的分批的帧信息被传送到帧编码器218，并再次保持相队列关系。帧编码器218将地址及消息信息编成传送所要求的地址与消息编码字，如下面将描述的那样。编过码的地址与消息编码字被整理成块，送到块***器220，块***器220按本领域熟知的方式，每次***最好为8个的编码字，以便传送。来自块***器220的***编码字随后被顺序传送到相多路转换器221，多路转换器221通过传送相（transmissim    phase）将逐位基础上的消息信息转换成顺序数据流。接着控制器204启动帧同步发生器222，同步发生器222产生同步编码，并在每次帧传送开始时将其传送出去。在控制器204的控制下，顺序数据接合器224将同步编码与地址和消息信息多路传输，从中产生一为传送而适当格式化了的消息流。该消息流接着被传送到发送器控制器226，后者在控制器204的控制下将消息流传到分配通道228。分配通道228可以是任一种常用的多种分配通道中的任意一种，如导线，RF或微波分配通道，或者卫星分配链路。被分配的消息流被传送到一个或多个发送器站104，这取决于通讯***的大小。消息流首先被传送到双端口缓冲寄存器230，后 者在发送前暂时存储消息流。在一个由定时和控制电路232确定的适当时刻，消息流被从双端口缓冲寄存器230中取出，送到最好是一个4级FSK调制器的输入端。被调制的消息流随后被送到发送器236，以通过天线238发送出去。

图3、4和5是说明本发明的最佳实施例所用信号协议传送格式的时序图，如图3所示，信号协议使消息传送到分配给标号为帧0到帧127的128个帧中一个或多个的数据通讯接收机，如寻呼电话接收机。信号协议中提供的实际帧数可以比上述所说的多些或少些。所用帧数越多，在***中工作的数据通信接收机所用电池寿命越长。所用帧数越少，消息就会被更经常地排队和送到分配给某一特定帧的数据通信接收机，从而减少等待时间，即传送报告所需时间。

如图4所示，帧包括一个同步编码（Sync），其后还有，最好是11个消息信息块，标号为块0到块10。如图5所示，每个消息信息块包括，最好是8个地址、控制或数据编码字，对每一相标号为字0到字7。这样，帧中每一相可允许传送多达88个地址、控制和数据编码字。地址、控制和数据编码字最好是31，21BCH编码字，再加上一第32位偶数奇偶校验位，该校验位提供一到编码字组距离的附加位，也可采用其它编码字，如23，12Golay编码字。人们熟知的POCSAG信号协议提供利用第一编码字位来定义编码字的类型为数据型或地址型的地址和数据编码字，而本发明的最佳实施方案所用信号协议与POCSAG信号协议不同，它不这样区分地址与数据。地址 与数据编码字在这里按其在各自帧中的位置决定。

图6和7说明本发明的最佳实施例所用同步编码的时序图。特别地，如图6所示，同步编码最好包括三部分：一个第一同步编码（同步1），一个帧信息编码字（帧信息）和一个第2同步编码（同步2）。如图7所示，第一同步编码包括第一和第三部分，分别标为同步位1（bit sync 1）和BS1，它们为交替的1，0位形式，提供位同步;还包括第二和第四部分，分别标为“A”和其补码“ A”（“A杠”）它们提供帧同步。第二和第四部分最好是预定义的单个32，21BCH编码字，以提供高编码字相关可靠性，它们还用来显示地址与数据被传送的数据比特率。下表定义与信号协议共同使用的数据比特率。

比特率    “A”值

1600bps    A1    and    A1杠

3200bps    A2    and    A2杠

6400bps    A3    and    A3杠

未定义    A4    and    A4杠

如上表所示，为地址和消息传送预设了三个数据比特率，当然也可根据***要求预设更多或较少的数据比特率。为备将来之用，还预设了第四个“A”值。

帧信息编码最好是一个单个32，21BCH编码字，它在数据部分 中包括了预设数目的保留位，用来确定帧号，例如用来确定第0帧到第127帧的被编码的7个位。

第二同步编码的结构最好类似于上述第一同步编码的结构。然而，与最好以固定数据符号率，如1600bps（每秒比特）传送的第一同步编码不同，第二同步编码以在任一给定帧中传送地址和消息的数据符号率被传送。结果，第二同步编码使数据通信接收机在帧传送数据比特率下得到“精细”位和帧同步。

总的来说，本发明的最佳实施方案所用信号协议包括128个帧，每个帧包括一预设同步编码，还有11个数据块，每个数据块每相包括8个地址、控制或消息编码字。用同步编码可确认数据传送速率，保证数据通信接收机与以不同传送速率传送的数据编码字同步。

图8是根据本发明的最佳实施例的数据通信接收机106的电路框图。此数据通信接收机106的心脏是一控制器816，最好采用如Motorola公司生产的MC68HC05HC11微计算机作为此控制器。此微计算机控制器（以下称作控制器816）接收和处理从若干***电路的输入，如图8所示，并用软件子程序控制这些***电路的操作及相互作用。采用微计算机控制器进行处理和控制是本领域人员所熟悉的。

数据通信接收机106能接收地址、控制和消息信息（以下称作“数据”），这些数据最好用2级和4级调频技术来调制。被传送的数据被耦合在接收器部分804的天线802截获。接收器部分804，按本 领域常用方法，处理接收到的信息，以在输出端给出一个模拟4级恢复的数据信号（以下称作恢复数据信号）。恢复数据信号被送到门限电平提取电路808的一个输入端和4级解码器810的一个输入端。从图9可更清楚了解门限电平提取电路808，它包括两个定时电平检测电路902和904，它们把恢复数据信号作为其输入。电平检测器902检测峰值信号幅度，给出一正比于检测到的峰值信号幅度的高峰值门限信号，而电平检测器904检测谷值信号幅度，给出一正比于检测到恢复信号的谷值信号幅度的谷值门限电平信号。电平检测器902，904的输出端分别耦合到电阻906，912。相对的电阻906和912分别组出高门限输出信号（Hi）和低门限信号（Lo）。相对的电阻906和912也分别耦合到电阻908和910。相对的电阻908和910一端接在一起，构成一个电阻分压器，该分压器给出一个正比于恢复数据信号平均值的平均门限输出信号（Avg）。电阻906和912的阻值最好都取为1R，电阻908，910的阻值则最好都取2R，从而实现17%，50%和83%的门限输出信号值，它们被用来对4级数据信号解码，如下所述。

当最初给接收器部分通电时，如刚开启数据通信接收机时，通过控制输入端（中心取样）预设时钟频率选择器914，以选择-128倍时钟，即，时钟频率等于最低数据比特率（上面已提到它为1600bps）的128倍。128倍时钟信号由128倍时钟发生器844产生，如图8所示，它最好是工作在204.8KHz（千赫兹）的晶体控制振荡器，128倍 时钟发生器844的输出端接分频器846的输入端，分频器846将输出频率除以2，产生102.4KHz的64倍时钟。再回到图9，128倍时钟使电平检测器902，904在很短的时间里异步检测峰值信号幅值和谷值信号幅值，从而产生调制解码所需的低（Lo），平均（Avg）和高（Hi）门限输出信号值。在用同步信号实现符号同步后，如下面将描述的那样，控制器816产生一个第二控制信号（中心取样），以选择符号同步器812（见图8）产生的1倍符号时钟。

回到图8，参照图10可更清楚地了解4级解码器810的操作。如图所示。4级解码器810包括3个电压比较器1010，1020，1030和一个符号解码器1040。恢复数据信号接到三个比较器1010，1020，1030的一个输入端。高门限值输出信号（Hi）连到比较器1010的第二输入端，平均门限输出信号（Avg）连到比较器1020的第二输入端，低门限输出信号（Lo）连到比较器1030的第二输入端。三个比较器1010，1020，1030的输出连到符号解码器1040的三个输入端。符号解码器1040根据下表对输入进行解码。

门限    输出

Hi    Avg    Lo    MSB    LSB

RC_in＜ RC_in＜ RC_in＜ 0 0

RC_in＜ RC_in＜ RC_in＞ 0 1

RC_in＜ RC_in＞ RC_in＞ 1 1

RC_in＞ RC_in＞ RC_in＞ 1 0

如上表所列，当恢复数据信号（RCin）小于所有三个门限值时，产生的符号是00（MSB＝0，LSB＝0）。之后，当三个门限值的每一个被超过时，就有一个不同的符号产生，如表中所列。

4级解码器810的MSB输出接符号同步器812的一个输入端，并提供一个通过检测4级恢复数据信号中的零点交叉而产生的恢复数据输入。恢复数据输入的正值代表模拟4级恢复数据信号相对平均门限输出信号的二个正偏差，负值代表模拟4级恢复数据信号相对平均门限输出信号的两个负偏差。

从图11可更清楚地了解符号同步器812的工作。分频器846产生的102.4KHz的64倍时钟耦合到32倍选择器1120的一个输入端。32倍频选择器1120最好是一分频器，它能提供1分频和2分频选择的以产生一个32倍于符号传送速率的取样时钟。一个控制信号（1600/3200）耦合到32倍频率选择器1120的第二输入端，并用来为每秒1600和3200符号的符号传送速率选择取样时钟频率。选定的取样时钟耦合到32倍数据附加抽样器1110的一个输入端，附加抽样器1110以每个符号取样32次样的频率对恢复数据信号（MSB）进行取样。符号样耦合到数据边界检测器1130的一个输入端，检测器1130在检测到数据边界时就产生一输出脉冲。取样时钟也耦合到16/32倍分频电路1140的一个输入端，此分频电路1140用来产生与恢复数据信号同步的1倍和2倍符号时钟。16/32倍分频电路1140最好是一个上/下计数器。当数据边界检测器1130 检测到符号边界时就产生一脉冲，此脉冲和16/32倍分频电路1140的当前计数一起被“与”门1150选通。同时数据边界检测器1130还产生一脉冲，后者也耦合到16/32倍分频电路1140的一个输入端。当耦合到“与”门1150输入端的脉冲在16/32倍分频电路1140产生一32计数之前到达时，“与”门1150产生的一个输出使16/32倍分频电路1140的计数响应从数据边界检测器1130来的、耦合到电路1140输入端的脉冲而进1，并且当耦合到“与”门1150输入端的脉冲在16/32倍分频电路1140产生一计数之后到达时，“与”门1150产生的输出使16/32倍分频电路1140的计数响应从数据边界检测器1130来的、耦合到电路1140输入端的脉冲而减1，从而使1倍和2倍符号时钟与恢复数据信号同步。从下表可更清楚地了解产生的符号时钟频率。

输入时钟    控制输入    频率选择器    频率选择器    2倍    1倍

分频比    输出    符号时钟    符号时钟

（相对）    （SPS）    （BPS）    （BPS）

64倍    1600    2    32倍    3200    1600

64倍    3200    1    64倍    6400    3200

如上表所列，1倍和2倍符号时钟以每秒1600，3200和6400比特产生，并与恢复数据信号同步。

从图12可更清楚了解4级二进制变换器814。1倍符号时钟耦合到一个时钟频率选择器1210的第一时钟输入端，2倍符号时钟连到时钟频率选择器1210的第二输入端。符号输出信号（MSB、LSB）连到一个输入数据选择器1230的输入端。一个选择器信号（2L/4L）连到时钟频率选择器1210的选择器输入端和输入数据选择器1230的选择器输入端，并提供对符号输出信号作2级FSK数据或4级FSK数据变换控制。当选择2级FSK数据变换（2L）时，只有MSB输出被选择，它被连到并行至串行变换器1220的输入端。1倍时钟输入被时钟频率选择器1210选择，导致在并行至串行变换器1220的输出端产生一个1位2进制数据流。当选择4级FSK数据变换（4L）时，LSB和MSB输出都被选择，且它们耦合到并行至串行变换器1220的输入端。2倍时钟输入被时钟频率选择器1210选择，导致以2倍符号频率在并行至串行变换器1220的输出端产生2位二进制数据流。

回到图8，4级二进制变换器814产生的串行二进制数据流耦合到同步字相关器818和多路分解器820的输入端。从图13可更清楚地了解同步字相关器。控制器816把预设的“A”字同步格式从编码存储器822恢复出来并耦合到“A”字相关器1310。当接收到的 同步格式在可接受的误差范围内符合某一预设“A”字同步格式时，就产生一个“A”或“A杠”输出，该输出被连到控制器816。此被相关的“A”或“A杠”同步格式给帧标识（ID）字的起始处提供帧同步，并决定接着的消息的数据比特率，如前所述。

串行2进制数据流也连到帧字解码器1320的一个输入端，该解码器1320对帧字作解码并给出一标识信号，表明当前正被控制器816接收的帧号。在同步处理过程中，如接收器刚开启后，电池节电电路848（见图8）给接收器供电，使“A”同步字被接收，如前述，并继续供电以使同步编码的其余部分得到处理。控制器816将当前被接收的帧号与存在编码存储器822中的规定帧号表进行比较。如果当前接收的帧号与规定帧号不同，控制器816产生一个电池节电信号，后者连到电池节电电路848的输入，从而暂停给接收器部分供电。直到下一帧被分配给接收器，供电才恢复;这时，控制器816产生一电池节电信号，后者通到电池节电电路848，使接收器部分得到供电，以接收所分配的帧。

回到图13所示同步相关器的操作，控制器816从编码存储器822中恢复一个预设的“C”字同步格式，并将其耦合到“C”字相关器1330。当接收到的同步格式在可接受的误差范围内符合预设的“C”字同步格式时，就有一“C”或“C杠”输出产生，并被耦合到控制器816。该特定的相关处理过的“C”或“C杠”同步字给帧数据区起始处提供“精细”帧同步。

回到图8，实际数据部分的起始处靠控制器816产生一个块起始信号（Blk    start），该信号被耦合到一个字去***器824的输入端和数据恢复定时电路826的输入端。从图14可更清楚了解数据恢复定时电路826。一个控制信号（2L/4L）被耦合到时钟频率选择器1410的输入端，该时钟频率选择器1410选择1倍或2信符号时钟输入。被选择的符号时钟被耦合到相产生器1430的输入端;该相产生器1430最好是一定时环形计数器，它被定时以产生四个相输出信号（φ1-φ4）。一个块起始信号也连到相产生器1430的一个输入端，并用来将环形计数器维持在一预定相，直到对消息信息的实际解码开始。当块起始信号释放相产生器1430后，相产生器1430就开始产生定时相信号，这些信号与输入的消息符号同步。

再参看图8，定时相信号输出被耦合到相选择器828的输入端。操作中，控制器816从编码存储器822中恢复分配有数据通信接收机的传送相号。相号被传到控制器816的相选择输出端（φ选择），并被耦合到相选择器828的一个输入端。一个相应于所赋传送相的相时钟在相选择器828的输出端发出，并分别被耦合到多路分解器820、块去***器824、地址与数据解码器830和832的输入端。多路分解器820用来选择与赋于的传送相相关的二进制位，然后将其耦合到块去***器824的输入端，并将其计时到每一相应的相时钟的去***器阵列中。去***器阵列是-8×32二进位阵列，它相应于一个传送时钟对8个***地址、控制或消息编码字进行去***处 理。去***的地址编码字被耦合到地址相关器830的输入端。控制器816恢复赋予数据通信接收机的地址格式，并将该格式耦合到该地址相关器的第二输入端。当任一去***地址编码字在可接受的误差范围内与任一赋予数据通信接收机的地址格式匹配时，有关地址的消息信息就被数据解码器832解码，并以本领域常用方法存入消息存储器850。在存入消息信息后，控制器816产生一个可敏感的报警信号。此可敏感报警信号最好是一音响报警信号，虽然也可采用其它可敏感报警信号，如触觉报警信号，视觉报警信号等。控制器816将音响报警信号耦合到用来驱动音响报警装置如喇叭或传送器836的报警驱动器。用户可按本领域常用方法用用户输入控制器838取代报警信号的产生。

当探测到与数据通信接收机有关的地址后，消息信息就被耦合到数据解码器832的输入端;该解码器832将编码消息信息解码成适于存储和随后显示的（最好是）BCD或ASCⅡ格式。当控制器816从存储器中恢复出消息信息时，用户就可用用户输入控制838调用所存消息信息，并将其提供给显示驱动器840，以在显示器842，如LCD显示器上显示出来。

图15是根据本发明最佳实施例的数据通信接收机的操作流程图。在步骤1502，当开启数据通信接收机时，控制器在步骤1504开始工作，接收器部分被周期地供电，使之能接收出现在指定的RF通道上的信息。当在预设的一段时间内未在通道中检测到数据时，则在 步骤1508恢复电池节电操作。当在通道中检测到数据时（步骤1500），同步字相关器开始在步骤1510搜寻位同步。当在步骤1510得到位同步时，则在步骤1512开始“A”字相关处理。当在步骤1514检测到非补码“A”字时，消息传送率如上述方法在步骤1516被识别，而且由于已得到帧同步，所以在步骤1518确认帧识别编码字的起始时间（T1）。当未在步骤1514检测到非补码“A”字时，表明非补码“A”字可能受到传送中群发错误干扰，则在步骤1520确定是否检测到补码“A杠”字。当未在步骤1512检测到“A杠”字时，表明“A杠”字也可能受到传送中群发错误的干扰，则在步骤1508又恢复电池节电操作。当在步骤1520检测到“A杠”字时，则消息传送率在步骤1022被如上述那样识别，而且由于已得到帧同步，所以在步骤1524、帧识别编码字的起始时间（T2）被确认。在适当时间，在步骤1526对帧识别字进行解码。当检测到的帧标识与赋于数据通信接收机的帧标识不同时（步骤1528），则在步骤1508恢复电池节电操作，并将之保持如此直到接收到下一个赋值帧。在步骤1528已解码帧标识与一分配的帧标识对应时，则在步骤1530设定消息接收率。接着在步骤1532尝试以消息传送率作位同步。当在步骤1533得到位同步时，在步骤1534开始“C”字相关处理。当在步骤1536检测到非补码“C”字时，就得到帧同步，并且在步骤1538确认消息传送的起始时间（T3）。

当在步骤1536未检测到非补码“C”字时，表明非补码“C”字可 能在传送中受到群发错误的干扰，所以在步骤1540确定是否检测到补码“C杠”字。若在步骤1540未检测到补码“C杠”字，表明“C杠”字可能在传送中受到群发错误的干扰，则在步骤1508再次恢复电池节电器的工作。若在步骤1540检测到“C杠”字，则得到帧同步，并在步骤1542确认消息传送的起始时间（T4）。在适当时刻可在步骤1544开始进行消息解码。

总的来说，通过提供在时间上分开的多个同步编码字，用易受群发错误干扰的同步信息作同步处理的可靠性被大大提高了。采用两个同步编码字，其中一个预设同步编码字作为第一同步编码字，另一个是第一预设编码字的补码的第二预设编码字，保证了在第一或在第二预设编码字上的精确同步。通过对同步编码字进行解码，可得到附加信息，如数据传送率，从而使消息信息的传送在几个数据比特率速率下进行。通过采用第二个编码同步字对，可实现在实际消息信息传送率下的“精细”帧同步，而且又由于同步编码字在时间上分开，用易受群发错误干扰的同步信息在不同数据比特率下作同步处理的可靠性被大大提高了，从而提高了数据通信接收机接收并向接收用户提供消息的可靠性。

图16是根据本发明的最佳实施例的传送帧结构的时序图。如前面图4所述及再次在图16中所示，传送帧包括一个同步编码字1600，后面接有11个数据块，标为块0到块10。地址、控制和消息块按预设次序分布在11个数据块中。位于块0的第一编码字，总是块 信息编码字1602，它包括如地址域1604和向量域1606的起始位置那样的信息，余下87个编码字可用于地址、向量和数据编码字的传送。通过知道地址域1604和向量域1606的起始位置，控制器能计算每帧需要解码的地址编码字数目，以确定帧中何时出现消息。结果，地址域1604包括相应于在数据域1608中报告的一个或多个地址编码字。只有指明数字和字母数字混编信息的地址编码字才含有相应的消息位于数据域1608中。只含音调的消息由于没附有消息部分，在数据域1608中没有相应的消息。对确有相应消息的地址编码字，向量域1606包括控制字或称向量，它确定消息在数据域1608中起始与结束位置，在位于地址域1604中的地址编码字与位于向量域1606中的向量之间有一一对应的关系。

图17是显示帧信息控制字1702的时序图，帧信息控制字1702是作为前面图7中描述的同步信息的一部分被传送的。如图17所示，4个位1704被用来定义循环号（0到14号）。当在单个循环期间传送128个帧时，15个128个帧循环所需传送时间是1小时。循环0总是每隔1小时起始，所以可按循环帧计数得出当前时间。7个位1706被用来定义帧号（0-127号）。另外4个位1708被用来表明地址只位于第一传送块（块0），结果每当位1708中的任一个被设定时，都可得到附加的电池节电性能，如下面图29中将要描述的那样。

图18是用在图2的控制器中的帧格式化器212的电路框图。如上所述，被接收的消息存入有源寻呼存储器210中。有源寻呼存储 器210最好是一个双端口、先入先出的随机存取存储器，它又进一步被消息传送相所描述，且它以根据赋予数据通信接收机的消息传送相接收到的消息的顺序储存消息。当然也可用其它类型的存储器，如可用硬盘驱动器作为有源寻呼存储器210。

带有输出1904的控制器1902周期性地（如每一传送帧间隔一次）顺序地恢复存在消息存储区的、代表有源寻呼存储器210的消息传送相的消息。恢复出的消息被耦合到帧解码器1906的输入端，帧解码器确认在当前传送帧期间将被传送的消息和将在一个或更多个后续帧传送期间被传送的消息。由Sehwendeman等在1992年5月提交的，标题为“带可变长消息进位的数据通信接收机”的、委托给本发明的受让人的美国专利申请No07/891363，在此被用作对比文件，其中分开了计数连续帧的帧格式化器的操作。当在任一消息传送相中检测到消息并且该消息要在当前传送帧期间被传送时，则帧解码器1906产生一个耦合到控制器1902的消息检测信号。接着控制器1902分析有关消息，以确定消息传送所需编码字数。根据赋予恢复的消息的传送帧，控制器1902将得到的消息编码字计数耦合到一组帧计数器1908，帧计数器1908保留当前帧（N）所需消息编码字的总计数。当前传送帧的消息存入当前传送帧缓冲寄存器1910。当帧计数器1908为当前帧（N）保留的编码字计数超过预设的帧传送队列容量（即如上所述的87个编码字）时，在读出有源寻呼存储器210时检测到的多出的消息被存入加载缓冲寄存器1912。存 在加载缓冲寄存器1912中多出的消息将在一个或多于三个后续传送帧中被传送，如Schwendeman等人所描述的那样。

在当前传送帧的所有消息被恢复后，存在当前传送帧缓冲寄存器1910中的消息被耦合到数据集中器1914的输入端，数据集中器1914根据消息传送速度处理存在相应于传送相的四个消息存储区中的消息。集中的消息随后耦合到数据分配器1916的输入端，数据分配器1916又根据传送速度将集中的消息分配给帧消息缓冲寄存器216。之后传送的消息处理如图2所述那样进行。

图19-21是显示根据本发明的最佳实施例的数据集中器/分配器的工作的电路框图。数据集中器1914最好是一个可编程4线对1线，2线或4线的多路分解器，其操作受控制器1902控制。数据分配器1916最好是一可编程的1线，2线或4线对4线多路转换器，其操作也受控制器1902控制。数据集中器1914和数据分配器1916的操作都可用微计算机的例行软件来实现。

当消息数据要以每秒1600比特（bps）传送时，存在当前传送帧缓冲寄存器的四个传送相区中的消息总数一般为无消息加载的87个或更少编码字，而且一般少于消息的87个编码字的1.5倍或2倍。然而，在当前帧传送队列超过87个消息加载的编码字的二倍时，最好改变下一传送速度。如图19所示，数据集中器1914将4个发送相的内容结合到一个串行输出端，然后这些内容被再分配到四个帧消息缓冲寄存器传送相中的两个（1和3）。另两个帧消息缓冲寄存器 传送相（2和4）被数据分配器连到一逻辑零端，然后装入帧消息缓冲寄存器。帧消息缓冲寄存器的内容被进一步为传送（如上面图2中所描述的那样）被处理，并被加到传送器处的4级FSK调制器的输入端，由于提供给帧消息缓冲寄存器传送相2和4的逻辑零输入端，这就导至2级FSK消息调制发生在1600bps，相应于每秒1600个符号的符号频率。

若要以每秒3200比特（bps）传送消息数据，则存在上述当前缓冲寄存器的4个传送相区中的总数一般二倍于87个或更少于无消息加载的编码字，并且一般小于87个带消息加载的编码字的三倍或四倍。然而，在当前帧传送队列超过87个带消息加载编码字的4倍时，最好改变后续传送速度。如图20所示，4个传送相的内容（1和2，3和4）被数据集中器1914结合成两个串行输出（2和3），然后被数据分配器1916重新分配给4个帧消息缓冲寄存器传送相（分别给1和3，2和4）。帧消息缓冲器内容被进一步为传送而被处理，如图2所述，并被加到传送器处的4级FSK调制器的输入端，导致4级FSK调制以3200bps产生，这也相应于每秒1600符号的符号频率。

若要以每秒6400比特（bps）传送消息数据，存在上述当前帧缓冲寄存器的4个传送相区中的消息总数一般是87个或更少个不带消息加载编码字的4倍，而且一般少于87个带消息加载编码字的6倍或8倍，虽然靠在后续三个传送帧中强迫加载可能达到87个编 码字的16倍的消息加载。如图21所示，4个传送相的内容直接通过数据集中器1914和数据分配器1916送到帧消息缓冲寄存器。帧消息缓冲寄存器的内容被进一步处理以便传送，如图2中所描述的那样，并被加到传送器处的4级FSK调制器的输入端，这就导致4级FSK调制在6400bps下产生，这相应于每秒3200符号的符号率。

总的来说，帧格式化器用来检索存在图2所示的有源寻呼存储器中的、准备要传送的消息。帧格式化器对消息数据进行格式化，以便能够用，最好是4级FSK调制器在三个选定的传送速度下进行传送，从而在***接收的消息数目增加时使消息处理能力也增加。

图22-24是显示根据本发明的最佳实施例的传送相和消息传送的位***的时序图。如图4和图8中所述，每个传送块包括8个32位编码字，这些编码字按本发明的最佳实施例的信号协议被编码为地址、控制或数据编码字，并随后用本领域使用帧消息***的普通技术人员熟知的方法被***处理。因为如上所述，消息存在传送相中，每个传送相中的消息被独立编码和***。根据消息传送率，存在任一传送相中的传送帧数据可与存在其它传送相中的传送帧数据相关，或者与存在其它传送相中的传送帧数据消息完全无关，如图19-21中所述的那样。当传送帧数据最终被为传送而处理时，每一传送相的传送帧数据被一相多路调制器调制到一起，从而对已***的传送帧数据作进一步***处理。

回到图22，当传送帧数据2502被以每秒1600比特的有效速率 传送时，消息位信息2504，2506，2508用常规方式、以2级FSK调制形式出现在传送通道上，该2级FSK调制具有一个位周期2512，相当于每秒1600比特数据***，消息1（2504）的位零（BOM1）后跟着消息2（2506）的位零（BOM2），依此类推。传送帧数据得自四个传送相2510，并作为以每秒1600比特的速率传送的单个数据位被数据通信接收机解释。

回到图23，当传送帧数据2602，2604以每秒3200比特的有效速率被传送时，消息位信息2606，2608，2610，2612，2614和2616用非常规方法、以4级FSK调制形式出现在传送通道上，这种调制的位周期2620相当于每秒3200比特数据***，引到第一组数据通信接收机的消息（2606）的位零（BOM1）后面跟着引到第二组数据通信接收机的消息1（2612）的位零（BOM1），以此类推。传送帧数据仍得自4传送相2618，但是由数据通信接收机组解释为二个不相关数据流，每个数据流以每秒1600比特速度传送。

回到图24，当传送帧数据2702，2704，2706和2708被以每秒6400比特的有效速率传送时，消息位信息2710，2712，2714，2716，2718和2720以用非常规方法***的4级FSK调制数据的形式出现在传送通道上，这种调制的位周期2722等每秒6400比特，这种***方法是这样的，引向第一组数据通信接收机的消息1（2710）的位零（BOM1）后面跟引向第二组数据通信接收机的消息1（2716）的位零（BOM1），其后又跟引向第三组数据通信接收机的消息1（2718） 的位零（BOM1），其后还跟引向第四组数据传送接收机的消息1（2720）的零位（BOM1），以此类推。传送帧数据还是得自4传送相2722，但是被4组信号通信接收机解释为4个非相关数据流，每个数据流以每秒1600比特的速率传送。

总的来说，消息以每秒6400比特的恒定有效速率在一分配通道上、在端与发送器之间传送。然而，根据消息怎样在4个传送相中格式化，以及哪个同步编码字被传送，如上所述，被传送的消息被数据通讯接收机解释为以每秒1600比特的恒定有效传送速率被传送到消息1、2或4组数据通信接收机的消息。

图25-27是显示根据本发明的最佳实施例的数据通信接收机位取样操作的时序图。如上所述，所传送的同步编码字表明相对传送速率为每秒1600比特、每秒3200比特或每秒6400比特。每个数据通信接收机开始时赋给4个传送相φ1，φ2，φ3和φ4中的一相。若接收到的同步编码字表明下面将有每秒1600比特的消息传送，图8中相选择器828被访问以选择所有4个输出，产生一比特率为1600bps的相时钟提供给多种分解器820、块去***器830、地址相关器830和数据相关器832。如标有每秒1600比特（1600bps）的图25所示，这产生消息被所有数据通信接收机取样的消息位，而无论这些数据通***被赋于的传送相;取样是在以每秒1600比特数据位的中心进行的。

若接收到的同步编码字表明将有每秒3200比特的传送，图8中 的相选择器828被访问，以选择4个相输出中的2个，从而产生一个在传送相φ1和φ2期间或传送相φ3和φ4期间、比特率为每秒1600比特的相时钟;此相时钟被提供给多路分解器820、块去***器822、地址相关器830和数据相关器832。如标有每秒3200比特（3200bps）的图26所示，这产生消息被2组数据通信接收机（第一组：φ1和φ2，第二组：φ3和φ4）取样的消息位，取样在传送率为3200bps的数据位中心进行，从而有效地使传送通道中传送的信息量增加一倍。

若接收的同步编码字表明将有每秒6400比特的消息传送，图8中的相选择器828被访问以选择四个相输出中的一个，从而产生一个相时钟，该相时钟在传送相1，2，3和4期间以每秒1600比特产生，此相时钟被提供给多种分解器820、块去***器822、地址相关器830和数据相关器832。和标有每秒6400比特（6400bps）的图27所示，这产生被四组数据通信接收机（第一组：1，第二组：2，第三组：3，第四组：4）取样的消息位，取样发生在传送率为6400bps的数据位的中心，从而有效地使传送通道中传送的信息量增加四倍。

控制器814控制对接收到的数据的取样操作，如图8所示，取样操作在1600bps比特率下产生1个取样脉冲，在3200bps比特率下产生2个取样脉冲，在6400bps比特率下产生4个取样脉冲;取样脉冲在每一传送比特率均以数据位为中心。在三个传送比特率下恢 复哪个数据位的选择，受相选择器产生的相时钟控制，并且以每个数据通***如上所述地最初被规定接收的传送相为基础。

从图28-31可更清楚了解电池节电器操作。图28是说明根据本发明最佳实施例的地址、向量和数据***格式的时序图。如图28和前面图17中所示，信号协议包括一个同步编码字2802，其后还有11个传送块2804-2824。至少有一个块信息编码字在传送块0（2804）中被传送，其后跟有长度可变的地址、向量和数据域;该域长度取决于被传送的地址数目和消息类型，如纯音调型、数字型或字母数字混编型。所有传送块在接收器处被去***，如上面图8中所述，然而，地址信息不必完全去***以作地址解码从而提供附加加电池节电性能，如下所述。

回到图28，在传送块2804到2824中传送的信息按***图2826所示被***处理。在***图2826中，对每一传送块首先传送块内M长的最不重要的N个编码字位（M＝32，N＝8），随后传送次不重要的位，以此类推。对***编码字这种先最不重要位最后为最重要位的传送方式也提供了附加的电池节电性能，这一点可从图29更清楚地了解。

图29是根据本发明最佳实施例的部分***地址相关器的电路框图。当地址相关器的构造被安排得适于部分***地址相关处理时，图8中所示的多路分解器820根据数据传送率和赋予接收器的相，选择恢复的地址信息，并将其加到块去***器824的输入端。地 址信息也串接到地址相关器830的输入端、地址相关器830直接处理***地址信息，如下所述。块去***器用来恢复在块0中传送的块信息字，和向量和消息信息，如上面所述。

与恢复的数据同步的由相定时发生器826和相选择器828产生的（见图8）相时钟被耦合到图29所示块去***器824的时钟输入端，以使恢复的数据定时地进入去***器，相时钟还耦合到地址相关器830的时钟输入端，更确切地说，耦合到地址位多路分解器2902的时钟输入端。地址位多路分解器2902顺序地一次一位地选择8个地址相关器2904-2918中一个输入，从而执行地址去***处理。一个相应于数据通信接收机所赋地址的地址格式被加到地址相关器2904-2918的第二输入端。该地址相关器最好是位错误检测器，它包括一个比较器，用以对恢复的地址信息与相应的以每次1位方式赋予数据通***的地址进行比较，从而基本上并行地执行8个地址相关处理。当任一地址相关器检测到多于预设数目的位错误（如两个）时，就产生一个输出，它耦合到也示于图8中的控制器816的错误检测输入端。地址相关处理继续进行，直到检测到一个地址，就是说，收到至少一个具有小于预定位错误数的已收地址，或者直到发现所有地址具有大于预定数目的位错误，这时电池节电操作被启动。上述的电池节电操作在先于地址相关进行完全块去***时，使电池节电操作早于原来可能达到的时间。

在本发明的地址相关器操作另一个实施例中（未示出），恢复的 数据如上所述地被一次一位地定时输入块去***器。然而，与上述实施例不同，地址信息从块去***器中以字节形式一次一列地恢复，并被耦合到地址相关器2904-2918的输入端。位错误检测和地址相关控制与前述相同。

作为同步编码一部分被传送的帧信息控制字包括4位，后者被用来确认地址信息是否限定为块0，或者地址信息是否扩展到附加块中。为了说明方便，应注意，当消息传送被限为10个字符数字消息（如电话号码）时，单个传送帧中可传送多达22个地址。图30是显示根据本发明最佳实施例的、因电池节电器操作而得的电池寿命改善的时序图。波形3002和3004代表一轻载***，如地址传送限于传送块0（最多7个地址）的***。波形3006和3008代表一中载***，如地址传送限于传送块0和1（最多15个地址）的***。波形3010和3012代表一满载***，如地址传送限于传送块0，1和2（最多22个地址）的***。

考虑轻载***，波形3002描述电池节电因子，电池节电因子必须在全部块0被接收到并去***以便作地址解码时才能得到。如图所示，接收器所加的电力对应于帧内3000位中总数为450位（10位用于接收器预热，184个同步编码字位，和256个块0编码字位），因而得到6.67比1的电池节电因子。然而在本发明最佳实施例中，由于***的数据大多绕过块去***器，如上所述，解码器可确定在接收每个可被传送的8个可能地址的开头位地址信息所需的时间内， 在块内8个地址的每个地址中检测到两个以上错误的几率是47%。结果地址解码提前中止，电池节电开始。当执行部分***地址解码时，在最好情况下，接收器所加的电力只对应于3000位中的266位，产生11。28比1的电池节电占空因数，当所有8个地址编码字的所有32位都必须被接收到以决定地址是否存在时，接收器的供电降到最差情况，电池节电充占空因数为6.67比1。

当用部分***地址解码时，类似的电池节电改进也发生在中载***和满载***中。在中载***中，当要求完全的块去***时，可得4.25比1的电池节电因子，如波形3006所示，若在接收到地址信息时执行部分***地址解码，电池节电因子为5.75比1，如波形3008所示。在满载***中，当要求完全的块去***时，可得到3.12比1的电池节因子，如波形3010所示，作为对比，若接收到地址信息时执行部分***地址解码，则可得4.97比1的电池节电因子，如波形3012所示。在波形3012中，电池节电也可在传送块中开始，例如当在传送块1中未检查到地址时。当确认在传送块2中有附加地址正在被传送时（如所示），对应于传送块2起始处之前的10位，再次加电，以使接收器预热，之后再加电，至少对应附加的72位或者直到确定无地址存在或者检测到一个地址。

图31是显示根据本发明部分***地址解码器的另一个实施例的操作流程图。当一列地址信息被输入去***器，如上面的部分***地址解码器的另一个实施例所描述的那样，在步骤3102，一字节块 ***数据被传送到地址相关器。在步骤3104该块***数据的字节与对应于该列（从中***数据的位被传送）的赋予的地址位进行逐位比较。在步骤3106，当受比较的位（n）与指定地址位不符时，在步骤3108，对应于受比较的位的错误计数器（n）被增值。在步骤3110，一个位置索引（n）被增值，而且在步骤3112，当n不等于8时，则下一个字节的位（n）在步骤3104被按上述方式比较。在步骤3112，当位的位置索引值等于8时，控制器在步骤3114进行检查以确定是否所有错误计数器值都大于2。当所有错误计数器值都大于2时，在步骤3116，对接收器的供电被中止，电池节电操作被按上述方式执行。在步骤3114，当一个或多个错误计数器值不大于2时，控制器在步骤3118进行检查以确定是否到了块的结尾。在步骤3118，若未到块尾，则在步骤3122，一个列位置索引被增值，之后按上述方法再次执行步骤3102到3118。当在步骤3118检测到块结尾时，即表明可能检测到一个地址，错误计数器的值被重新计算;在步骤3120，当发现任一错误计数器的值小于3时，地址检测得到证实，且产生一表明接收到一个地址的警报。

总之，部分***地址解码可如图29所示那样顺序或如图31所示那样以字节方式对恢复的数据进行解码。字节型的解码能用微计算机来执行解码功能。对地址的部分解码持续进行，直到***块中所有地址被确认都与赋予数据通信接收机的地址不符，这时可开始电池节电操作。通过按上述方法对地址进行***，可在不因减弱失去或 群发错误保护情况下，得到高数据速率的地址传送。当采用高速数据传送时，引向不同组数据通信接收机的地址可进一步如上所述地由相***，从而能以远低于通道中实际地址传送速率的比特率对***的地址信息进行解码。当被引向不同组数据通信接收机的相***地址传送出现时，部分***地址的解码不受影响。

Claims (10)

1、一种通信接收机，包括：

一个接收器，用以接收和检测编码消息信号，该所检测的编码消息信号包括至少一个由多达N个M位的地址组成的、***度为M的数据块，其中M和N为整数；

连接至所述接收器、用于向所述接收器供电的电源装置；其特征在于：

与所述接收器相耦合的数据恢复装置，用于恢复其上检测到的编码消息信号以产生多达M个N位数据流；

与所述数据恢复装置耦合的相关装置，用以将M个N位的数据流中的至少一部分与一预设M位编码字的相应部分进行相关处理，以得到相应于该多达N个接收地址的N个错误计数；

功率控制装置，与所述相关装置、接收器和电源装置相耦合并响应所述N个错误计数，用以当N个错误计数中的每一个均超过一预设错误计数时中止从所述电源装置向所述接收器的供电。

2、根据权利要求1的通信接收机，其中所述功率控制装置在N个错误计数的每一个均等于或大于3时中止对接收器的供电。

3、根据权利要求1的通信接收机，其中所述电源装置当N个错误计数中的任一个在对M×N位数据流作相关处理时小于3时维持对所述接收器的供电。

4、根据权利要求1的通信接收机，其中所述电源装置在一最小预设时间间隔内给所述接收器供电。

5、根据权利要求4的通信接收机，其中所述电源装置在最少两个N位数据流期间向所述接收器供电。

6、一个通信接收机，包括：

一个接收器，用以接收和检测编码消息信号，该所检测的编码消息信号包括多个***度为K的消息流，这些消息流包括至少一个由多达N个M位的地址组成的、***度为M的数据块，其中K，M，N为整数;

连接至所述接收器用以给所述接收器供电的电源装置，其特征在于：

与所述接收器耦合的选择装置，用以选择在所述所检测的编码消息信号内的K个***消息流中的一个;

与所述选择装置耦合的恢复装置，用于从其上恢复K个***消息流的所述选定的消息流以产生多达M个N位的数据流;

与所述恢复装置耦合的相关装置，用以对M个N位数据流的至少一部分与一预设M位编码字的相应部分作相关处理，以获得对应于该多达N个地址的N个错误计数，以及

功率控制装置，与所述相关装置、接收器和电源装置相耦合并响应所述N个错误计数，用以在N个错误计数中的每一个均超过一预设错误计数时中止从所述电源装置向所述接收器的供电。

7、根据权利要求6的通信接收机，其中所述功率控制装置在N个错误计数中的每一个均等于或大于3时中止对所述接收器的供电。

8、根据权利要求6的通信接收机，其中所述电源装置当选出的消息流中的N个错误计数中的任一个在对M个N位数据流作相关处理的步骤期间小于3时维持对所述接收器供电。

9、根据权利要求6的通信接收机，其中所述电源装置在选定的消息流期间在最少两个N位数据流内向所述接收器供电。

10、根据权利要求6的通信接收机，进一步包括与所述接收器耦合的装置，用于同步所述从K个***消息流中选择出一个的选择装置。

Images