CN102857958B - 一种测试rru上行链路时延的方法及*** - Google Patents

Abstract

本发明涉及一种测试RRU上行链路时延的方法，包括，射频拉远单元RRU接收到测试信号后，经过模拟数字转换器ADC接口采样数据至数字下变频滤波器DDC，对DDC的滤波器系数进行重新配置，滤波输出延时数据；滤波器输出数据至通用公共无线接口CPRI模块后，峰值检测模块对上述数据进行检测，在检测后计算得出上行链路时延。本发明还提供一种测试RRU上行链路时延的装置。采用本发明的技术方案，提高了测试效率，保证了测试的准确性。

Description

一种测试RRU上行链路时延的方法及***

技术领域

本发明涉及通信领域，特别涉及一种测试RRU(射频拉远单元)上行链路时延的方法及***。

背景技术

在基站对多用户设备UE的***中，需要基站发送空口帧频和接收空口帧频同步对齐收发，因此要求基站要能准确获得RRU空口到光口的上报延迟时间，调整上行无线解帧位置。如图1所示，是基站上行时延链路图，包括目前通用公共无线接口CPRI(Common PublicRadio Interface，CPRI)标准化组织协议规定的基站处理单元BBU(也称为无线设备控制器REC)，RRU(也称无线设备RE)和RA(无线收发设备)，上行链路时延包括光纤时延T34和Ta3(天线口到RRU光口延时)。

射频拉远单元RRU到基带资源池之间的时延包括空口到RRU光口和RRU光口到BBU两部分，后者可通过基带光纤测距获得，易于精确测量和在线动态测试。而空口到RRU光口之间的时延(Ta3)测量精度往往直接影响整个上行时延上报的准确性，这部分的测试目前的方法自动化程度和精度都不高，通常有如下两种测试方法，PRACH(Physical RandomAccess Channel，物理随机接入信道)和单子帧测试，连接示意图见图2。

其中PRACH测量方法是指在空口发送PRACH测试触发信号，然后在BBU侧进行相关峰值搜索。找出时延差，减去光纤测距算出的T34值即为RRU上行时延值Ta3。

具体测试方法是，(1)在BBU上引出一个周期为10ms的高脉冲信号，用该高脉冲信号作为信号源的测试触发信号；(2)当信号源接收到该该高脉冲信号时则发出PRACH信号；同时在BBU侧用PC机的FPGA(Field－Programmable Gate Array，即现场可编程门阵列)逻辑监控工具进行观测求相关后的峰值，通过手工计算触发帧频和峰值相对位置得出上行链路时延值，PRACH测出的时延值误差范围在16个TS范围(1个TS时间为1/30.72MHz),最大误差约521ns，比较粗略，靠接入时修正测试值后才能使用。

单子帧(1ms长度)数据测量方法是指

信号源发送单子帧测试触发信号，通过在RRU的CPRI光口用逻辑监测工具抓取波形计算时延；

具体地，信号源连接RRU单板上行输入，RRU单板引出帧频触发信号给信号源；RRU和PC间连接JTAG(Joint Test Action Group，联合测试行动小组)采集线缆；信号源接收到触发信号后，发出单子帧脉冲信号；用FPGA的监控工具来抓取数据头和帧频对比来读出时延值。

PRACH信号测试由于测试的误差范围较大，对于RRU上行逻辑的不稳定造成的时延抖动不敏感，导致不能发现链路延时不稳定问题。用单子帧LTE信号虽然能在测试时精度有所提高，但依然存在由于信号经过链路滤波出现形状较大失真，表现为数据包络出现时序上的抖动，上升沿变缓，加长了不稳定区域的时间长度，导致误差也比较大。再加上人为观测误差，一般有20～30个观测CLK周期。

发明内容

本发明解决的技术问题在于提供了一种测试RRU上行链路时延的方法，以解决现有技术中测试误差较大的问题；本发明还提供了一种测试RRU上行链路时延的装置。

为解决上述问题，本发明提供的测试RRU上行链路时延的方法包括，

射频拉远单元RRU接收到测试信号后，经过模拟数字转换器ADC接口采样数据后至数字下变频滤波器DDC，对DDC的滤波器系数进行重新配置后，滤波输出所需的延时数据；

所述数据至通用公共无线接口CPRI模块后，峰值检测模块对所述数据进行检测，在检测后计算得出上行链路时延。

上述的方法，其中，所述测试信号为方波脉冲信号。

上述的方法，其中，CPU接口模块使用板级支持包BSP命令对DDC的滤波器系数进行重新配置。

上述的方法，其中，所述峰值检测模块通过状态机对所述数据进行检测，所述状态机在空闲状态，计数状态和保持状态进行转换。

上述的方法，其中，所述峰值检测模块通过状态机对所述数据进行检测具体为，

峰值检测模块接收到帧频信号对检测计数器的触发，检测计数器开始计数；通过CPU配置的检测门限和CRPI接口模块接收的数据进行对比，若数据超过所述检测门限则认为信号达到并进行计数；进入保持状态后，输出计数结果。

上述的方法，其中，在检测后计算得出上行链路时延具体为，

CPU接口模块读取上行时延寄存器值，减去信号源触发延时和判定到达延时值，得到上行链路时延值。

本发明还提供了一种测试RRU上行链路时延的装置，包括模拟数字转换器ADC接口、数字下变频滤波器DDC、通用公共无线接口CPRI模块，还包括，

CPU接口模块，用于对DDC的滤波器系数进行重新配置进入测试时延模式，并在峰值检测模块检测后计算得出上行链路时延；

峰值检测模块，用于对进入CPRI模块的数据进行检测。

进一步地，CPU接口模块对DDC的滤波器系数进行重新配置进入测试时延模式具体为，

所述CPU接口模块使用板级支持包BSP命令对DDC的滤波器系数进行重新配置，将原有的滤波器系数只保留一个非零值，若该滤波器系数量化bits位宽为n，则将保留非零系数修改为2ⁿ。

进一步地，峰值检测模块用于对进入CPRI模块的数据进行检测具体为，

所述峰值检测模块用于接收到帧频信号对检测计数器的触发后，检测计数器开始计数；通过CPU配置的检测门限和CRPI接口模块接收的数据进行对比，若数据超过所述检测门限则认为信号达到并进行计数；进入保持状态后，输出计数结果。

进一步地，所述CPU接口模块根据峰值检测模块的检测得到上行链路时延具体为，

所述CPU接口模块，用于在检测进入保持状态后读取上行时延寄存器值，减去信号源触发延时和判定到达延时值，得到上行链路时延值。

采用本发明的技术方案，与现有技术相比具有突出了两个优点：一是测试不需要单独的逻辑采数版本支持和人工观测，可以在任何正式BBU+RRU测试环境上采用给RRU上行天线用信号源输入测试数据进行测试，直接用CPU读取上行时延寄存器即可自动将延时上报BBU用于延时调整计算；二是针对信号源发送的方波脉冲，通过BSP在线修改接收滤波器系数，达到滤波器只做延时功能，不破坏信号的时域形状目的。这样就可以精确地测算出信号的跳变点，测试误差从20个CLK有效缩小到个位数CLK的误差量级，这样对于任何链路的时延微变都是可感知的，保证了上报给BBU的时延的准确性，同时自动化测试方式大大提高了效率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是基站上行时延链路图；

图2是PRACH和单子帧测试连接示意图；

图3是本发明实施例应用的测试装置图；

图4是信号源发送的单子帧长度的方波数据源；

图5是本发明第一实施例流程图；

图6是状态机切换关系图；

图7是上行链路时延检测流程图；

图8是本发明第二实施例结构图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图3所示，是本发明实施例应用的测试装置图，该测试装置为BBU+RRU的正式测试环境，将信号源接入射频输入口，同时从RRU引出TRIG(触发)线到信号源。

本测试方法采用信号源发送调制到天线***频频段的1ms高脉冲信号，周期为10ms发送一次，如图4所示为信号源发送的单子帧长度的方波数据源。

如图5所示，是本发明第一实施例流程图，提供了一种测试RRU上行链路时延的方法，包括，

步骤S501，RRU触发信号源发送测试信号给RRU射频接口，经过ADC(Analog-to-Digital Converter，模拟/数字转换器)接口采样数据，然后经过数字下变频滤波器DDC；CPU接口模块用BSP(板级支持包)命令对DDC的滤波器系数进行重写，以确定所述DDC数据下变频滤波器是测试时延模式系数还是正常工作模式系数；

将所述滤波器系数按下述步骤进行操作：

上行链路的DDC滤波器系数经过在线配置，将原有的系数只保留一个非零值，如果该滤波器系数量化bits位宽为n，则将保留非零系数修改为2ⁿ。

例如分别针对一组15bits量化位宽偶数阶和奇数阶滤波器做出如下配置：

(1)对于偶数阶滤波器系数设置，将中间非对称滤波器系数设为2¹⁵＝32768，其余设为0。

原始滤波器值 重配测试时延滤波器值

x x x x x x x 16384 x x x x x x x -→0 0 0 0 0 0 0 32768 0 0 0 0 0 0 0

(2)对于奇数阶滤波器系数设置，将中间一对滤波器系数设为2¹⁵＝32768，其余设为0。

原始滤波器值 重配测试时延滤波器值

x x x x x x x 19226 19226 x x x x x x x-→0 0 0 0 0 0 0 32768 32768 0 0 0 0 0 0 0

这样保证了数据经过滤波器的原来时延要求，且不对数据进行任何的加权处理，完整保留信号在时域的形状，使测试上升沿近似方波形状，保证后序判决的正确性。

步骤S502,数据在进入CPRI接口模块后,峰值检测模块工作时通过检测状态机监控检测状态；峰值检测模块接收到帧频信号对检测计数器的触发，检测计数器开始计数；通过CPU设置的门限和已接收的数据进行对比；状态机在三个状态下进行转换，空闲状态(IDLE)，计数状态(CNT)和保持状态(CHECKED)；在进入保持状态后，输出当前计数器值到上行时延寄存器。根据检测到的测试延时值，通过计算得出上行链路时延值Ta3。

具体地，如图6所示，为状态机切换关系图。RRU上电时，状态机进入IDLE状态，当接收帧频信号时工作开始，检测状态机从IDLE状态进入CNT状态，根据CPU配置的检测门限开始和CRPI接口模块接收到的数据进行比较，连续检测到10个CLK(可以调整)周期的数据超门限值则认为信号到达，这时状态寄存器进入CHECKED状态，同时输出计数结果(CNTED)，CPU接口模块读取上行时延寄存器值后，减去信号源触发延时和判定的10个CLK延时值即可得到链路时延值，当下一个帧频到来时重新进入IDLE状态，进入下一轮检测，具体如图7所示，为上行链路时延检测流程图。

如图8所示，是本发明第二实施例结构图，提供了一种测试RRU上行链路时延的装置，包括模拟数字转换器ADC接口、数字下变频滤波器DDC、通用公共无线接口CPRI模块，增加CPU接口模块对于DDC滤波器系数的重配置，增加峰值检测模块检测CPRI模块接收的数据，具体地，

CPU接口模块，用于对DDC的滤波器系数进行重新配置进入测试时延模式，并在峰值检测模块检测后计算得出上行链路时延；

峰值检测模块，用于对进入CPRI模块的数据进行检测。

上述CPU接口模块对DDC的滤波器系数进行重新配置进入测试时延模式具体为，

所述CPU接口模块使用板级支持包BSP命令对DDC的滤波器系数进行重新配置，将原有的滤波器系数只保留一个非零值，若该滤波器系数量化bits位宽为n，则将保留非零系数修改为2ⁿ。

上述峰值检测模块用于对进入CPRI模块的数据进行检测，具体为，

所述峰值检测模块用于接收到帧频信号对检测计数器的触发后，检测计数器开始计数；通过CPU配置的检测门限和CRPI接口模块接收的数据进行对比，若数据超过所述检测门限则认为信号达到并进行计数；进入保持状态后，输出计数结果。

上述CPU接口模块根据峰值检测模块的检测得到上行链路时延，具体为，

所述CPU接口模块，用于在检测进入保持状态后读取相关寄存器值，减去信号源触发延时和判定到达延时值，得到上行链路时延值。

上述说明示出并描述了本发明的一个优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种测试RRU上行链路时延的方法，其特征在于，包括，

射频拉远单元RRU接收到测试信号后，

经过模拟数字转换器ADC接口采样数据后至数字下变频滤波器DDC，

对DDC的滤波器系数进行重新配置后，滤波输出所需的延时数据；

所述数据至通用公共无线接口CPRI模块后，峰值检测模块对所述数据进行检测，在检测后计算得出上行链路时延，其中，在检测后计算得出上行链路时延具体为，CPU接口模块读取上行时延寄存器值，减去信号源触发延时和判定到达延时值，得到上行链路时延值。

2.根据权利要求1所述的方法，其特征在于，所述测试信号为方波脉冲信号。

3.根据权利要求2所述的方法，其特征在于，CPU接口模块使用板级支持包BSP命令对DDC的滤波器系数进行重新配置。

4.根据权利要求3所述的方法，其特征在于，所述对DDC的滤波器系数进行重新配置具体为，

将原有的滤波器系数只保留一个非零值，若该滤波器系数量化bits位宽为n，则将保留非零系数修改为2ⁿ。

5.根据权利要求1至4任一所述的方法，其特征在于，所述峰值检测模块通过状态机对所述数据进行检测。

6.根据权利要求5所述的方法，其特征在于，所述峰值检测模块通过状态机对所述数据进行检测具体为，

峰值检测模块接收到帧频信号对检测计数器的触发，检测计数器开始计数；通过CPU配置的检测门限和CRPI接口模块接收的数据进行对比，若数据超过所述检测门限则认为信号达到并进行计数；进入保持状态后，输出计数结果。

7.一种测试RRU上行链路时延的装置，包括模拟数字转换器ADC接口、数字下变频滤波器DDC、通用公共无线接口CPRI模块，其特征在于，还包括，

CPU接口模块，用于对DDC的滤波器系数进行重新配置进入测试时延模式，并在峰值检测模块检测后计算得出上行链路时延，其中，所述CPU接口模块根据峰值检测模块的检测得到上行链路时延具体为，所述CPU接口模块，用于在检测进入保持状态后读取上行时延寄存器值，减去信号源触发延时和判定到达延时值，得到上行链路时延值；

峰值检测模块，用于对进入CPRI模块的数据进行检测。

8.根据权利要求7所述的装置，其特征在于，CPU接口模块对DDC的滤波器系数进行重新配置进入测试时延模式具体为，

所述CPU接口模块使用板级支持包BSP命令对DDC的滤波器系数进行重新配置，将原有的滤波器系数只保留一个非零值，若该滤波器系数量化bits位宽为n，则将保留非零系数修改为2ⁿ。

9.根据权利要求7或8所述的装置，其特征在于，峰值检测模块用于对进入CPRI模块的数据进行检测具体为，

所述峰值检测模块用于接收到帧频信号对检测计数器的触发后，检测计数器开始计数；通过CPU配置的检测门限和CRPI接口模块接收的数据进行对比，若数据超过所述检测门限则认为信号达到并进行计数；进入保持状态后，输出计数结果。