CN102821046A - 一种片上网络路由器输出缓冲*** - Google Patents
一种片上网络路由器输出缓冲*** Download PDFInfo
- Publication number
- CN102821046A CN102821046A CN2012102751307A CN201210275130A CN102821046A CN 102821046 A CN102821046 A CN 102821046A CN 2012102751307 A CN2012102751307 A CN 2012102751307A CN 201210275130 A CN201210275130 A CN 201210275130A CN 102821046 A CN102821046 A CN 102821046A
- Authority
- CN
- China
- Prior art keywords
- module
- address
- queue
- message
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种片上网络路由器输出缓冲***,包括共享输出缓冲存储器、可用地址队列模块、与输出端口数对应的通道队列模块,设路由器有I个输入端口和J个输出端口,则路由器的每个输入端口通过消息数据线RDATA_i与存储器连接,每个输出端口通过消息数据线SDATA_j与存储器连接;可用地址队列模块与存储器、每个通道队列模块之间通过I条输入地址数据线RAddr_i连接;每个通道队列模块有一条输出地址数据线SAddr_j分别连接到存储器、可用地址队列模块。本发明将所有输出端口的缓冲资源整合到一起,统一由硬件动态分配管理,通过模块间的协同工作,实现了交叉开关的基本功能,改善了片上网络对拥塞的承受能力。
Description
技术领域
本发明涉及一种输出缓冲***,特别涉及一种片上网络路由器的输出缓冲***。
背景技术
片上多核***主要是通过片上网络来进行核间通讯的。片上网络由网络适配器、路由结点、链路等基础部件组成,其中路由结点无疑是片上网络的关键部件。路由结点包含有输入缓冲、输出缓冲、交叉开关、路由仲裁单元和链路控制单元等元器件,其中交叉开关根据路由仲裁单元得出的路线将相应的输入缓冲和输出缓冲相连,实现消息转发。如图1所示为常规的使用交叉开关来连接输入缓冲和输出缓冲的方式,图中四个输入端口连接着四个独立的输入缓冲,输入缓冲通过一个4*4的交叉开关,连接四个独立的输出缓冲,每个输出缓冲连接着输出端口。
在目前大多数的片上网络体系结构中,缓冲占据着路由器主要面积,而缓冲在突然爆发的阻塞情况下是非常有用的,它可以吸收部分数据,从而解决或缓解这种突发情况,因此,在不增加总缓冲区大小的前提下,提高每个端口可用缓冲大小,从而提高网络的吞吐量,是片上网络性能改进的一个努力方向。
通常情况下路由结点中各输出端口的缓冲数量是相等的,那么如果一个路由结点上,绝大多数的输入消息都是向同一个输出方向转发时,就会发生某一条输出通道拥塞,其它的输出通道空闲的情况,这样空闲的输出通道就浪费了缓冲资源。因此,针对这种不均匀的消息转发模式,共享缓冲资源是提高缓冲利用率,改善缓冲性能的一个途径。
如果使用软件的方式动态共享缓冲资源,势必会降低运行速度,提高计算复杂度,因此,具有硬件控制的共享缓冲队列将是更优的选择。共享缓冲资源可以由两种方式实现,一种是根据实际应用的需求,将原本平均分配的缓冲资源调度给阻塞比较严重的通道上使用,是借用其它通道空闲缓冲的方式;另一种是将所有的缓冲资源整合起来,在需要时动态的为各通道分配所需的缓冲;相比较两种方法,后者对缓冲的分配更直接、有效。
在片上网络路由器中,交叉开关是连接输入缓冲和输出缓冲的枢纽,它有多种连接模式,通过时钟触发循环的更替,并结合路由仲裁单元计算的连接方式,实现消息从输入缓冲至输出缓冲的准确转发。但交叉开关十分消耗能源,如能试图用其他方式实现交叉开关的功能,从而取代它,将对减少片上网络的能量消耗有所帮助。
发明内容
本发明的目的在于提高片上网络路由器输出缓冲的利用率,尤其针对网络中不均匀的消息转发模式,改善网络的拥塞状况。同时通过增加硬件控制部件,取代交叉开关的基本功能,更快更有效的共享缓冲资源。
本发明的目的是通过以下技术方案实现的:
一种片上网络路由器输出缓冲***,包括共享输出缓冲存储器、可用地址队列模块、与输出端口数对应的通道队列模块,设路由器有I个输入端口和J个输出端口,则路由器的每个输入端口通过消息数据线RDATA_i与存储器连接,每个输出端口通过消息数据线SDATA_j与存储器连接;可用地址队列模块与存储器、每个通道队列模块之间通过I条输入地址数据线RAddr_i连接;每个通道队列模块有一条输出地址数据线SAddr_j分别连接到存储器、可用地址队列模块;其中:
共享输出缓冲存储器用于存储被传递的消息,在输入消息时,可用地址队列模块向存储器输入消息的存储地址,共享输出缓冲存储器将从输入端口接收的消息存入对应的地址中;在输出消息时,输出端口对应的通道队列模块向存储器输入消息的存储地址,存储器将该地址对应的消息输出到对应的输出端口;
可用地址队列模块用环形队列的方式,存放共享输出缓冲存储器中尚未使用的消息存储单元地址,该队列设有pTail指针指向可用地址队列的队尾,并且设有I个pAddr_i指针指向下一个将要分配给来自输入端口i的消息存储单元地址;当从输入端口i接收一个要分配给输出端口j的消息时,可用地址队列模块将该输入端口对应的可用地址即pAddr_i指针指向的地址传输到存储器和对应的通道队列模块,并为pAddr_i分配新的可用地址;当输出端口j要输出消息时,可用地址队列模块将从输出端口j对应的通道队列模块接收到的地址数据进行回收,即***到可用地址队列的队尾;
通道队列模块用环形队列的形式存放分配给对应输出端口的消息在共享输出缓冲存储器中的地址,当从输入端口i接收一个需要分配给输出端口j的消息时,端口j对应的通道队列模块从可用地址队列模块接收地址数据,并存储到自己的队列中;当输出端口j要输出数据时,端口j对应的通道队列模块将队首的地址数据传输到存储器和可用地址队列模块。
使用本发明提供的片上网络路由器输出缓冲***接收消息的步骤是:
a)可用地址队列模块判断共享输出缓冲存储器是否有可用空间,即判断可用地址队列是否为空,并告知输入端口一方;
b)如共享输出缓冲存储器有可用空间,且输入端口i要发送消息至输出端口j,则可用地址队列模块将pAddr_i所指向的地址值发送给共享输出缓冲存储器和与输出端口j对应的通道队列模块,并使pAddr_i指向一个新的可用地址;
c)共享输出缓冲存储器根据从可用地址队列模块接收到的地址值,将从输入端口接收到的消息存放在对应的存储空间内;
d)与输出端口j对应的通道地址队列模块将从可用地址队列模块接收到的地址值***Tail所指的队列尾端,并将Tail指针后移一位。
发送消息的步骤为:
a)通道队列模块判断对应的输出端口是否有要发送的消息,即判断通道队列是否为空,并告知输出端口一方;
b)如通道队列不为空并且输出端口可发送消息,则对应的通道队列模块将队列Head指针所指向的地址值发送给共享输出缓冲存储器和可用地址队列模块,并将Head指针后移一位;
c)共享输出缓冲存储器根据从通道队列模块接收到的地址值,将存放在对应存储空间的消息发送给与通道队列模块对应的输出端口;
d)可用地址队列模块将从通道队列模块接收到的地址值***pTail所指的队列尾端,并将pTail指针后移一位。
有益效果
本发明将所有输出端口的缓冲资源整合到一起,统一由硬件动态分配管理,支持多端口并行读写,通过模块间的协同工作,实现了交叉开关的基本功能,从而取代了交叉开关。本发明不仅提高了每个端口的可用缓冲数量,进而提高网络的吞吐量,而且更有效的解决了在不均匀的消息转发模式下缓冲利用率低的问题,改善了片上网络对拥塞的承受能力。
附图说明
图1为交叉开关缓冲连接模式图;
图2为共享缓冲队列的缓冲连接模式图;
图3为共享缓冲队列的结构示意图。
具体实施方式
下面结合附图,具体说明本发明的优选实施方式。然而,应该注意实施例只是本发明的一种实施方式,因此不能被认为是对本发明范围的限制(如端口数量),因为本发明可允许其他等效的实施方式。
针对图1所示的常规的使用交叉开关来连接输入缓冲和输出缓冲的方式,使用本发明设计后,交叉开关和四个独立的输出缓冲被整合到一起,形成一个共享输出缓冲存储器,如图2所示,图中BUFFER QUEUE为本发明的输出缓冲***。
图3是BUFFER QUEUE内部的详细结构图,其主要由三种类型的子模块构成:共享输出缓冲存储器Shared MEM、四个通道队列模块Queue_0、Queue_1、Queue_2、Queue_3和可用地址队列模块Addr_Queue。同时设置Trans_Copy模块实现数据分流,如果路由仲裁单元判断输入端口i的消息要转发至输出端口j,通过RQueue_i信号告知Trans_Copy,Trans_Copy模块将信息通过Transj_i信号通知给Queue_j模块。
共享输出缓冲存储器Shared MEM的功能为:无论是发往哪个输出端口的消息,都会被存储在该模块中,由输出端口所对应的通道队列模块记录下存放消息的地址。可根据应用的实际情况选择合适大小的存储器。在本实施例中将存储空间设计成32Byte,并假设每个消息长为8bit,每个输出缓冲队列平均缓存8条消息,总共可存放32条消息。
通道队列模块Queue_j:大小为20byte(32*5bit)的队列,它是一个四入一出的多端口队列,它可以接受来自四个输入通道的消息,并连接至对应的输出端口。Queue_j中存储的内容不是消息本身,而是消息在Shared MEM中存储的地址。逻辑上Queue_j是一个环形队列,设有Head和Tail指针。Head指向下一个将提供给输出端口的消息地址;Tail指向队尾最后一个消息。
可用地址队列模块Addr_Queue:大小为20byte(32*5bit)的队列,存放着所有Shared MEM中尚未使用的消息存储单元地址,它是一个四入四出的多端口队列,它根据路由仲裁结果,对来自四个输入端口Buffer的转发请求,分配Shared MEM中的存储空间,并将已分配的存储地址***到相应的Queue_j的队尾。每当Queue_j发送一个消息,会归还一个存储空间,将这个存储空间地址插到Addr_Queue的队尾。
逻辑上Addr_Queue也是一个环形队列,它有5个指针,分别是pAddr_0、pAddr_1、pAddr_2、pAddr_3和pTail,pAddr_i指向为下一个来自输入端口i的消息所分配的存储单元地址,pTail指向队列的尾部。
Queue_j和Addr_Queue两个模块完成了虚拟缓冲层上的功能,这两个模块协同工作,使用地址表示的方式完成了四个原本独立的缓冲队列的逻辑功能,而消息实体则存放在Shared MEM中。
本实施例中,共享输出缓冲存储器支持并行的多端口写和多端口读,写端口数与路由器输入端口数相同,读端口数与路由器输出端口数相同,从而可以提高读写速度。通道队列模块的个数与路由器输出端口的个数相同,且一一对应;通道队列模块是一个支持并行的多入一出的环形队列,通道队列模块中队列的最大长度与共享输出缓冲存储器中存储单元个数相同。可用地址队列模块中pAddr_i指针的个数与路由器输入端口的个数相同,且一一对应;可用地址队列模块是一个支持并行的多入多出的环形队列;可用地址队列模块中队列的最大长度与共享输出缓冲存储器中存储单元个数相同。
在本实施例中,设输入端口数为I,输出端口数为J,输入端口与可用地址队列模块之间还连接有I条输入信号线RMSG_Ri和I条地址满信号线NFull_i,可用地址队列模块与共享输出缓冲存储器之间连接有I条输入信号线REn_i,每个通道队列模块与共享输出缓冲存储器之间还连接有一条输出信号线SEn_j,且每个通道队列模块与对应输出端口之间通过非空信号线NEmpty_j和输出端口可用信号线SACK_j连接;
本实施例中,当接收一个消息时,执行步骤如下:
a)Addr_Queue模块检查pAddr_i指针是否和pTail指针重合,如果没有重合,说明可用地址队列非空,则NFull_i置有效值,否则,NFull_i置无效值;
b)如果NFull_i有效,且输入端口i有消息要发送,将消息内容赋给数据总线RDATA_i,并保持有效,置RMSG_Ri信号为有效值;如Addr_Queue接收到有效的RMSG_Ri信号,则将pAddr_i指针所指内容由RAddr_i信号线传递给Shared MEM模块和Queue_j模块,同时使REn_i信号有效;Addr_Queue给pAddr_i分配新的可用地址,如果没有可用地址,将pTail的值赋给pAddr_i;
c)Shared MEM模块一旦检测到W_i信号即REn_i有效,则将RDATA_i上的消息存储到RAddr_i地址所指的存储单元里;
d)Queue_j模块一旦检测到Transj_i信号有效,则将RAddr_i地址***通道队列Tail指针所指的队尾,并将Tail指针后移一位。
如要发送一个消息,步骤如下:
a)通道队列模块检查Head指针是否和Tail指针重合,如果没有重合,说明通道队列非空,则NEmpty_j置有效值,否则,NEmpty_j置无效值;
b)如果NEmpty_j有效,且输出端口可以发送消息,返回有效的SACK_j信号,Queue_j一旦检测到SACK_j有效,则将Head所指的地址通过SAddr_j发送给Shared MEM模块和Addr_Queue模块,且将SEn_j信号置为有效值,Head指针后移一位;
c)Shared MEM模块一旦检测到R_j即SEn_j信号有效,则将SAddr_j地址所指的存储单元中的消息内容通过数据总线SDATA_j传递给输出端口;
d)Addr_Queue模块将接收到的SAddr_j地址值***到pTail所指的队列尾端,并将pTail指针后移一位。
应该理解的是,以上所述仅为本发明的具体实施方式,并不用于限定本发明的保护范围,凡是在本发明的精神和原则之内,对上述内容所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种片上网络路由器输出缓冲***,其特征在于,包括共享输出缓冲存储器、可用地址队列模块、与输出端口数对应的通道队列模块,设路由器有I个输入端口和J个输出端口,则路由器的每个输入端口通过消息数据线RDATA_i与存储器连接,每个输出端口通过消息数据线SDATA_j与存储器连接;可用地址队列模块与存储器、每个通道队列模块之间通过I条输入地址数据线RAddr_i连接;每个通道队列模块有一条输出地址数据线SAddr_j分别连接到存储器、可用地址队列模块;其中:
共享输出缓冲存储器用于存储被传递的消息,在输入消息时,可用地址队列模块向存储器输入消息的存储地址,共享输出缓冲存储器将从输入端口接收的消息存入对应的地址中;在输出消息时,输出端口对应的通道队列模块向存储器输入消息的存储地址,存储器将该地址对应的消息输出到对应的输出端口:
可用地址队列模块用环形队列的方式,存放共享输出缓冲存储器中尚未使用的消息存储单元地址,该队列设有pTail指针指向可用地址队列的队尾,并且设有I个pAddr_i指针指向下一个将要分配给来自输入端口i的消息存储单元地址;当从输入端口i接收一个要分配给输出端口j的消息时,可用地址队列模块将该输入端口对应的可用地址即pAddr_i指针指向的地址传输到存储器和对应的通道队列模块,并为pAddr_i分配新的可用地址;当输出端口j要输出消息时,可用地址队列模块将从输出端口j对应的通道队列模块接收到的地址数据进行回收,即***到可用地址队列的队尾;
通道队列模块用环形队列的形式存放分配给对应输出端口的消息在共享输出缓冲存储器中的地址,当从输入端口i接收一个需要分配给输出端口j的消息时,端口j对应的通道队列模块从可用地址队列模块接收地址数据,并存储到自己的队列中;当输出端口j要输出数据时,端口j对应的通道队列模块将队首的地址数据传输到存储器和可用地址队列模块。
2.根据权利要求1所述的片上网络路由器输出缓冲***,其特征在于,输出缓冲***接收消息的步骤是:
a)可用地址队列模块判断共享输出缓冲存储器是否有可用空间,即判断可用地址队列是否为空,并告知输入端口一方;
b)如共享输出缓冲存储器有可用空间,且输入端口i要发送消息至输出端口j,则可用地址队列模块将pAddr_i所指向的地址值发送给共享输出缓冲存储器和与输出端口j对应的通道队列模块,并使pAddr_i指向一个新的可用地 址;
c)共享输出缓冲存储器根据从可用地址队列模块接收到的地址值,将从输入端口接收到的消息存放在对应的存储空间内;
d)与输出端口j对应的通道地址队列模块将从可用地址队列模块接收到的地址值***Tail所指的队列尾端,并将Tail指针后移一位。
3.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,输出缓冲***发送消息的步骤为:
a)通道队列模块判断对应的输出端口是否有要发送的消息,即判断通道队列是否为空,并告知输出端口一方;
b)如通道队列不为空并且输出端口可发送消息,则对应的通道队列模块将队列Head指针所指向的地址值发送给共享输出缓冲存储器和可用地址队列模块,并将Head指针后移一位;
c)共享输出缓冲存储器根据从通道队列模块接收到的地址值,将存放在对应存储空间的消息发送给与通道队列模块对应的输出端口;
d)可用地址队列模块将从通道队列模块接收到的地址值***pTail所指的队列尾端,并将pTail指针后移一位。
4.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,共享输出缓冲存储器支持并行的多端口写和多端口读,写端口数与路由器输入端口数相同,读端口数与路由器输出端口数相同。
5.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,通道队列模块的个数与路由器输出端口的个数相同,且一一对应;通道队列模块是一个支持并行的多入一出的环形队列,通道队列模块中队列的最大长度与共享输出缓冲存储器中存储单元个数相同。
6.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,可用地址队列模块中pAddr_i指针的个数与路由器输入端口的个数相同,且一一对应;可用地址队列模块是一个支持并行的多入多出的环形队列;可用地址队列模块中队列的最大长度与共享输出缓冲存储器中存储单元个数相同。
7.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,设置Trans_Copy模块实现数据分流,如果路由仲裁单元判断输入端口i的消息要转发至输出端口j,通过RQueue_i信号告知Trans_Copy,Trans_Copy模块将信息通过Transj_i信号通知给Queue_j模块。
8.根据权利要求1或2所述的片上网络路由器输出缓冲***,其特征在于,输入端口与可用地址队列模块之间还连接有I条输入信号线RMSG_Ri和I条地址满信号线NFull_i,可用地址队列模块与共享输出缓冲存储器之间连接有I条输入信号线REn_i,每个通道队列模块与共享输出缓冲存储器之间还连接有一条输出信号线SEn_j,且每个通道队列模块与对应输出端口之间通过非空信号线NEmpty_j和输出端口可用信号线SACK_j连接。
9.根据权利要求8所述的片上网络路由器输出缓冲***,其特征在于,当接收一个消息时,执行步骤如下:
a)Addr_Queue模块检查pAddr_i指针是否和pTail指针重合,如果没有重合,说明可用地址队列非空,则NFull_i置有效值,否则,NFull_i置无效值;
b)如果NFull_i有效,且输入端口i有消息要发送,将消息内容赋给数据总线RDATA_i,并保持有效,置RMSG_Ri信号为有效值;如Addr_Queue接收到有效的RMSG_Ri信号,则将pAddr_i指针所指内容由RAddr_i信号线传递给Shared MEM模块和Queue_j模块,同时使REn_i信号有效;Addr_Queue给pAddr_i分配新的可用地址,如果没有可用地址,将pTail的值赋给pAddr_i;
c)Shared MEM模块一旦检测到W_i信号即REn_i有效,则将RDATA_i上的消息存储到RAddr_i地址所指的存储单元里;
d)Queue_j模块一旦检测到Transj_i信号有效,则将RAddr_i地址***通道队列Tail指针所指的队尾,并将Tail指针后移一位。
10.根据权利要求8所述的片上网络路由器输出缓冲***,其特征在于,如要发送一个消息,步骤如下:
a)通道队列模块检查Head指针是否和Tail指针重合,如果没有重合,说明通道队列非空,则NEmpty_j置有效值,否则,NEmpty_j置无效值;
b)如果NEmpty_j有效,且输出端口可以发送消息,返回有效的SACK_j信号,Queue_j一旦检测到SACK_j有效,则将Head所指的地址通过SAddr_j发送给Shared MEM模块和Addr_Queue模块,且将SEn_j信号置为有效值,Head指针后移一位;
c)Shared MEM模块一旦检测到R_j即SEn_j信号有效,则将SAddr_j地址所指的存储单元中的消息内容通过数据总线SDATA_j传递给输出端口;
d)Addr_Queue模块将接收到的SAddr_j地址值***到pTail所指的队列尾端,并将pTail指针后移一位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275130.7A CN102821046B (zh) | 2012-08-03 | 2012-08-03 | 一种片上网络路由器输出缓冲*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210275130.7A CN102821046B (zh) | 2012-08-03 | 2012-08-03 | 一种片上网络路由器输出缓冲*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102821046A true CN102821046A (zh) | 2012-12-12 |
CN102821046B CN102821046B (zh) | 2015-05-06 |
Family
ID=47304907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210275130.7A Expired - Fee Related CN102821046B (zh) | 2012-08-03 | 2012-08-03 | 一种片上网络路由器输出缓冲*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102821046B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104636085A (zh) * | 2015-01-27 | 2015-05-20 | 北京理工大学 | 一种片上网络消息缓冲区的存储管理模块 |
CN106850440A (zh) * | 2017-01-16 | 2017-06-13 | 北京中科睿芯科技有限公司 | 一种面向多地址共享数据路由包的路由器、路由方法及其芯片 |
CN107528786A (zh) * | 2017-07-19 | 2017-12-29 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用*** |
CN111597141A (zh) * | 2020-05-13 | 2020-08-28 | 中国人民解放军国防科技大学 | 一种面向超高阶互连芯片的分级交换结构及死锁避免方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101841420A (zh) * | 2010-05-24 | 2010-09-22 | 中国人民解放军国防科学技术大学 | 面向片上网络的低延迟路由器结构 |
CN102035723A (zh) * | 2009-09-28 | 2011-04-27 | 清华大学 | 一种片上网络路由及实现方法 |
US20110243147A1 (en) * | 2010-03-31 | 2011-10-06 | Toshiba America Research, Inc. | Router design for 3d network-on-chip |
-
2012
- 2012-08-03 CN CN201210275130.7A patent/CN102821046B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102035723A (zh) * | 2009-09-28 | 2011-04-27 | 清华大学 | 一种片上网络路由及实现方法 |
US20110243147A1 (en) * | 2010-03-31 | 2011-10-06 | Toshiba America Research, Inc. | Router design for 3d network-on-chip |
CN101841420A (zh) * | 2010-05-24 | 2010-09-22 | 中国人民解放军国防科学技术大学 | 面向片上网络的低延迟路由器结构 |
Non-Patent Citations (2)
Title |
---|
JINGCAO HU 等: "System-Level Buffer Allocation for Application-Specific Networks-on-Chip Router Design", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》, 31 December 2006 (2006-12-31) * |
周瑞 等: "低功耗片上网络路由器设计", 《计算机应用》, 31 October 2011 (2011-10-31) * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104636085A (zh) * | 2015-01-27 | 2015-05-20 | 北京理工大学 | 一种片上网络消息缓冲区的存储管理模块 |
CN106850440A (zh) * | 2017-01-16 | 2017-06-13 | 北京中科睿芯科技有限公司 | 一种面向多地址共享数据路由包的路由器、路由方法及其芯片 |
CN107528786A (zh) * | 2017-07-19 | 2017-12-29 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用*** |
CN111597141A (zh) * | 2020-05-13 | 2020-08-28 | 中国人民解放军国防科技大学 | 一种面向超高阶互连芯片的分级交换结构及死锁避免方法 |
CN111597141B (zh) * | 2020-05-13 | 2022-02-08 | 中国人民解放军国防科技大学 | 一种面向超高阶互连芯片的分级交换结构及死锁避免方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102821046B (zh) | 2015-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11385934B2 (en) | Configurable logic platform with reconfigurable processing circuitry | |
US7283556B2 (en) | Method and system for managing time division multiplexing (TDM) timeslots in a network switch | |
CN111104775B (zh) | 一种片上网络拓扑结构及其实现方法 | |
CN101252536B (zh) | 路由器多队列数据包缓存管理与输出队列调度*** | |
CN101908036B (zh) | 一种高密度多处理器***及其节点控制器 | |
CN103532807B (zh) | 一种用于pcie数据服务质量管理的方法 | |
CN101841420B (zh) | 面向片上网络的低延迟路由器结构 | |
CN102521201A (zh) | 多核数字信号处理器片上***及数据传输方法 | |
CN104158738A (zh) | 一种低缓冲区片上网络路由器及路由方法 | |
US11671522B2 (en) | System and method for memory access in server communications | |
CN102821046B (zh) | 一种片上网络路由器输出缓冲*** | |
CN109861931B (zh) | 一种高速以太网交换芯片的存储冗余*** | |
CN102866980B (zh) | 用于多核微处理器片上互连网络的网络通信胞元 | |
CN1351791A (zh) | 带迁移字段缓冲的结构路由器 | |
CN102111327B (zh) | 信元调度方法和*** | |
US20070268926A1 (en) | System and Method for Allocating Memory Resources in a Switching Environment | |
Ebrahimi et al. | A high-performance network interface architecture for NoCs using reorder buffer sharing | |
CN108984280A (zh) | 一种片外存储器的管理方法和装置、计算机可读存储介质 | |
CN101499956A (zh) | 分级缓冲区管理***及方法 | |
CN103117962B (zh) | 一种星载共享存储交换装置 | |
CN114301858A (zh) | 共享缓存***及方法、电子设备及存储介质 | |
CN106850440B (zh) | 一种面向多地址共享数据路由包的路由器、路由方法及其芯片 | |
CN100382009C (zh) | 缓冲来自多个输入流的数据的排队***、***和方法 | |
CN100442768C (zh) | 一种在网络处理器中加载指令代码的方法和路由设备 | |
US8670454B2 (en) | Dynamic assignment of data to switch-ingress buffers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20160803 |
|
CF01 | Termination of patent right due to non-payment of annual fee |